JPS5868367A

JPS5868367A - 面像記録装置

Info

Publication number: JPS5868367A
Application number: JP56167603A
Authority: JP
Inventors: Jitsuhisa Hayashimoto; 林元　日古; Toshiaki Karita; 狩田　寿昭; Matahei Kotani; 小谷　又平; Hiroshi Sasaki; 宏佐々木
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1981-10-19
Filing date: 1981-10-19
Publication date: 1983-04-23

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】本発明はファクシミリ装置の記録装置等に有効な画像記
録装置にあり、特に、紙送り方向である垂直方向の副走
査ラインのピッチムラを補正するだめの手段を備えた画
像記録装置を提供するものである。

そして、前記副走査ラインのピッチ１濃を補正する手段
として、記録ヘッドを水平方向に掃引して記録した最下
段のラインと次に記録ヘッドを掃引して記録する場合の
最上段のラインの記録位置とが重複するようになして前
記ピッチムラの吸収を行なうようになしたところに本発
明の特徴がある。

ファクシミリ装置などの画像記録装置においては、垂直
方向に複数ドツト分配列（複数記録ライン分）した記録
ヘッドを備え、この記録ヘッドを記録紙の送り方向と直
交するつまり水平方向に主走査し、また紙送り方向及び
ドツトの配列方向である垂直方向に副走査する。

この副走査方向の制御において、紙送りのわずかなピッ
チずれが生じると記録ムラが発生するが、紙送りのピッ
チずれを皆無とすることは機構上困難であり、これを補
償する何等かの対策が望まれていた。

以下、本発明の画像記録装置を備えたファクシミリ装置
について説明する。

第１図はファクシミリ装置の画像記録部を抜きだしたブ
ロック図である。

第１図において、１はＮＣＵと呼ばれる回線制御装置で
あり、公衆回線をモデム２へ接続制御する。前記モデム
２は相手局より伝送されるアナログ情報よりデジタル情
報に変換して画像処理装置３へ供給する。

前記画像処理装置３はＣＣＩＴＴ勧告に決められた手順
に従って処理が成される。また、該処理装置３は相手局
から伝送される画情報が精密度（以下これをファイン情
報と称す）であるか粗密度（以下これをスタンダード情
報と称す）であるかが、相手局からの制御情報又は受信
局の操作スイッチに基づいて判定し、フラッグ８を制御
する。

この場合、ファイン情報であるとフラッグ８から［Ｆ］
小出力れまたスタンダード情報であると■出力される。

４は伝送されて来た画情報を記憶するメモリであり、１
６ライン分の情報を２ブロック分記憶できる容量を有し
ている。

５は記録制御回路であり、クロック発生回路６からの同
期信号に従って縦方向３２ビ・ノドの画情報を記録装置
７ヘシリアルに出力する。なお、該記録制御回路５の詳
細は第２図に具体的に示している。

前記クロック発生回路６は複数の同期信号を上記した画
像処理装置８及びラインメモリ４へ供給している。

ここで上記した画像処理装置３の処理動作について少し
説明すると、ＣＣＩＴＴ勧告における画情報の伝送は、
先ず画情報の伝送の前に相手局との同期をとり、そして
この同期信号（６Ｈｚ）に基づいて画情報を１ラインご
と伝送する。一方、受信局は前記同期信号に従って１ラ
インごと順次ラインメモリ４へ記憶される。該ラインメ
モリ４は上述した如く、１６ラインの容量（１ラインー
１７２８ビツト）を有するメモリブロックを２プロ・ツ
ク備えてデュアルバッツァ方式に使用される。

また、上記した記録装置７は縦方向に３２ビツトの記録
素子を備えた記録ヘッド（サーマルヘッド）をライン方
向に移動させながら記録しく主走査）、ライン記録が完
了するとヘッドが復帰する間に記録紙を縦方向に移動さ
せる′（副走査）。

この記録装置７の詳細を第４図に示しており、この第４
図について説明する。

１８はサーマルヘッド２８を固定するキャリッジであり
、側板１０．ＩＩに支持される案内シャフト１２．１：
（に移動自在に取付けられている。

このキャリッジ１８は主走査を行わせるパルスモータに
連係され、このパルスモータによって案内シャツ）１２
．１３上を往復移動される。

前記主走査を行うパルスモータは後述する主走査パルス
信号によって定速で往路移動（右移動）されまた復路移
動（左移動）時には前記主走査ノ櫂ルス信号より速い（
２倍の速度）復帰゛パルスによって高速度で復帰される
。

前記キャリッジ１８上にはサーマルへ・ノドの駆動回路
（第３図参照）を備えた回路基板１９が搭載され、また
キャリッジ１８の先端に傾斜をもって起立した部分１８
′に、サーマルへ・ノド２３力くビス２４．２４によっ
て固定されている。

そして、このサーマルへ・ノド２３はフレキシブルケー
ブル２２によりコネクタ２１を介して基板１９へ接続し
ている。３また、前記基板１９（まフラットケーブル２
５を介して記録制御回路５番こ接続している。

前記フラットケーブル２５は柔軟性を有しており、一旦
キャリツジ１８に固定具３１で固定した後に基板１９に
接続されている。このフラ・ノドケーブル２５における
信号線の数は、キヤ１）、ツジ１８の安定走行（定速度
）のためには極力少な（、−１方カイ［Ｌい。従って、
駆動信号はシリア　／ｌ／　Ｉｃ−１−ヤＩＪッジ１８
の駆動回路（回路基板１９）１こ供給され、ソシて基板
１９の回路によって７Ｎ＋’ラレル番こ変換されてサー
マルヘッド２８へ供給して０る。この点の構成について
は後述する第３図の回路構成でより明瞭となっている。

２６は側板１０，１１に固定され、サーマルへノド２３
と対向するところの背面板である。

１５．１６は記録紙案内ローラ工あり、＜Ｉｌｌ板１０
゜１１に回転自在に支持されると共（こ一端（ま伝達機
構部３０により、副走査のノクルスモータ番こ連結され
ており、記録紙を上方へ移動させる。このため、ローラ
１５には回転自在な押えローラ１４力（圧接されまたロ
ーラ１６にはし／＜−２８１こよってローラ１６より離
れるように移動される軸２７Ｇこ回転自在に支持される
押えローラ１７カイスプ１ノング２９によって圧接され
ている。

従って、記録紙は記録装置の後部ロール紙より先端が引
出されてロー５１５，１４１こ挾持され、然る後背面板
２６とサーマルへ・ノド２３の間を通過してローラ１６
と１７に挾持されて送出される。

前記したサーマルへ・１２３の構成（ま第５図でより明
瞭に示されている。

第５図において、サーマルへ・ノド２３Ｌ［板４６（放
熱体）にサーマルチ・ノブ４７カ（接着されており、こ
のチップ４７の左側には発熱体４０（抵抗体Ｒ１、Ｒ２
・・Ｒ３２）か設けられてし）る。この抵抗体Ｒ１＋Ｒ
２・・・Ｒ８２の配置構成は第６図に示す如く、約０．
１８ｍの間隔つまり精密度の記録に対応するところの３
２ドツト構成となっている。

前記発熱体４０（抵抗体ＲＩ＋Ｒ２・・・Ｒ８２）の他
端はチップ４７の一端側へ接点として導出され、この接
点はフレキシブルケーブル２２の一端に固定具４３によ
って接続している。

前述の説明で触れたサーマルヘッドの駆動回路について
第３図と共に説明すると、該回路はキャリッジ１８に搭
載された回路基板１９に構成されている。

この抵抗体Ｒ１、Ｒ２・・・Ｒ８２の一端は電源＋Ｖが
印加されており、他端にはＡグループとＢグループの対
を成した駆動回路群に接続されている。

前記ＡグループとしてはＧＡ、〜ＧＡ３２のナントゲー
トが構成され、これらのゲートＧＡ、〜Ｇ　Ａ　ａ　２
の一方の入力にはシフトレジスタ５０の各対応するビッ
ト出力が接続され、他方の入力には記録制御回路５から
の駆動パルスＳＴＲ，が入力されている。前記シフトレ
ジスタ５０は回路５からの記録データＩＮ、がシフトク
ロック信号ＨＣＬによってシフト動作されながら順次記
憶さ蛛る。

他方、ＢグループとしてはＧＢ、−ＧＢ８２のナントゲ
ートが構成され、これらのゲートＧＢ＋”ＧＢ３２の一
方の入力にはシフトレジスタ５１の各対応するビット出
力が接続され、他方の入力には記録制御回路５から出力
される温度補正パルス５ＴＲ２が入力されている。前記
シフトレジスタ５１は記録制御回路５からの補正データ
ＩＮ２がシフトクロ・ツク信号ＨＣＬによってシフト動
作されながら順次記憶される。この駆動パルスＳＴＲ，
は約０．４ｍｓ幅のパルスでありまた５ＴＲ２は約０．
６ｍｓ幅のパルスである。

前記Ｂグループで構成される補正回路は、サーマルつま
り感熱記録であるため、前のデータの有無によって発熱
体の温度上昇時間が異なり、その発熱体の温度を一定に
して記録濃度を一定とするために補正を行うものである
。

次に本発明に係る構成を明瞭に示すところの記録制御回
路５の具体的構成を第２図と共に詳細に説明する。

６１は１７ビツトで構成されるシフトレジスタであり、
１６ビツト目の出力端子６１ａと１７ビツト目の出力端
子６１ｂとを有している。

前記シフトレジスタ６１はラインメモリ４の１６ビツト
からなる１コラムの記録データが順次供給されて記憶さ
れると共に該シフトレジスタ６１からのデータは１７ビ
ツ′トで構成されているバッファレジスタ６３へ転送さ
れる。

また、シフトレジスタ６１はオアゲート１０９から供給
されるクロック信号に従って出力６１ａおよび出力６１
ｂよりシフト出力する。なお、該シフトレジスタ６１の
１６ビツト目と１７ビツト目はラインメモリ４より同一
のデータが記憶される。

１０１〜１０４のアンドゲート群にはこの一方の入力と
して上記シフトレジスタ６１の各ビットの出力となって
おり、この他方の入力にはｌコラム前の記録データを記
憶するバッファレジスタ６３の各ビット出力がインバー
タ１０５〜＋０８を介して入力される。

前記アンドゲート群１０１〜１０４の出力は１７ビツト
で構成されるもう１つのシフトレジスタ６４の各対応ビ
ットに記憶導入される。

従って、前記シフトレジスタ６４には１コラム前の記録
データつまりバッファレジスタ６３からの出力が“０”
であってかつシフトレジスタ６１のデータが“ｌ”の場
合には“′１′′を記憶し、温度補正データが記憶され
る。このシフトレジスタ６４はシフトレジスタ６１と同
一の構成である。

このシフトレジスタ６４はオアゲート１０９から供給さ
れるクロック信号に従って出力６４ａおよび６４ｂより
シフト出力される。

上記シフトレジスタ６１のシフト出力６１ｂは先のフラ
ッグ８（第１図参照）がファイン情報［Ｆ］の時に有効
となるアンドゲート１１５に入力する。

このアンドゲート１１５の出力はオアゲート１１７を介
して出力ＩＮ１として導出され、第４図に示した様にフ
ラットケーブル２５を経てシフトレジスタ５０（第３図
）に導入される。

はファイン情報［Ｆ］の時に有効となるアンドゲート１
１８に入力し、またシフト出力６４ａはスタンダード情
報０の時に有効となるアンドゲート１１２に入力し、こ
れらゲート１１Ｂと１１２の出力はオアゲート１１４を
介して出力ＩＮ２として導出され、フラットケーブル２
５を経てシフトレジスタ５１（第３図）に導入される。

６６は基準クロック発生回路であり、上記シフトレジス
タ６１，６４，５０．５１に印加するための分周回路６
７と、キャリッジ１８（第４図参照）を主走査方向に移
動させるためのパルスモータの駆動パルスを発生する分
周回路６９と、記録紙を上方の副走査方向に移動させる
パルスモータの駆動パルスを発生する分周回路７１と、
各ラインの伝送の同期信号を発生する分周回路７０とに
供給している。

前記した分周回路６７．６９，７０．７１はカウンタで
構成されており１分周回路６７は更に１ビツトの７リツ
プフロツプ６８に供給して２倍周期のパルスを発生する
。

また、キャリッジ１８の主−走査のための分周回路６９
は約１．８ｍｓ幅のパルスをアンドゲート１２６に供給
する出力と、この１４程度の周期パルスをアンドゲート
１３０へ供給する出力とを有すると共にこの後者のパル
スはキャリッジ１８を復帰させる際のパルスモータの駆
動パルスでアル。

分周回路７１はパルス数を計数するカウンタ７２に供給
し、８２個のパルスを計数すると“０″出力となるａ端
子と１６個のパルスを計数すると“０゛出力するｂ端子
とを備えている。

更に、分周回路７０は伝送の同期信号を発生するが、画
像伝送前に送受信局と同期が取られて６Ｈｚの同期信号
が定常的に発生する。

７４は７進カウンタであり、インバータ１２２よりの出
力°′１”とフリップ７０ツブ（Ｆ／Ｆ）７８のセット
出力とにより有効となるアンドゲート１２５からのパル
ス（フリップフロップ６８の出力）をカウントする。

前記カウンタ７４は７カウントするとアンドゲート１２
６よりリセットされるまで′°１“出力を続ける。この
カウンタ７４が“１″出力すると、アンドゲート１２１
そしてアンドゲート１１３゜】１６が有効となる。

前記アンドゲート１２１からの出力は、ファイン情報時
に有効となるアンドゲート１１０へ供給されそしてオア
ゲート１０９よりシフト動作のクロック信号を出力する
。

また、上述したアンドゲート１２５のパルスは７進カウ
ンタ７４以外に、スタンダード情報時に有効となるアン
ドゲート１１１とファイン情報時に有効となるアンドゲ
ート１１８に供給しており、ゲート１１１の出力はオア
ゲート１０９よりシフトクロック信号を出力しまたアン
ドゲート１１８の出力はオアゲート１２０を介して第３
図に示したシフトレジスタ５０，５１のシフトクロック
ＨＣＬとして出力する。

一方、アンドゲート１２４のパルス即ち、フリップフロ
ップ６８のパルスの屍周期のパルスはスタンダード情報
時に有効となるアンドゲート１１９を介して上記シフト
クロックＨＣＬとして出力する。

７５は前記シフトクロックＨＣＬを計数する８２進カウ
ンタであり、３２進をカウントすると“夏”出力して駆
動パルス５ＴＲＩを発生する第１のタイマ８０（０，４
ｍ５）と補正パルス５ＴＲ２を発生する第２のタイマ８
１（０，６ｍ５）を起動する。これらのパルスＳＴＲ，
と５ＴＲ２はフラットケーブル２５（第４図参照）を介
して第３図の駆動回路に供給される。

また、３２進カウンタ７５の出力は図示していないが、
ラインメモリ４の１コラム分のデータをシフトレジスタ
６１へ転送する起動信号ともなる。

上述した伝送の同期信号（６Ｈｚ）を発生する分周回路
７０の出力はアンドゲート１２９へ供給され、このゲー
ト１２９の他方入力として処理回路から１６ラインの記
憶を完了した時に出力される信号２００の信号が供給さ
れている。このゲート】２９の出力でフリップフロップ
（Ｆ／Ｆ）７８をセットさせる。なお、前記信号２００
の信号は同前記フリップフロップ（Ｆ／Ｆ）７３のセッ
ト出力はアンドゲート１２６を有効になして主走査のた
めの分周回路６９からの主走査パルスを出力し、カウン
タ７４及び７５をリセットすると共にオアゲート１２８
を介して主走査パルスモータへ駆動パルスを供給する。

また、前記主走査パルスはｎ進カウンタ７６へ供給して
いる。このｎ進カウンタ７６はパルスモータの定速度に
達するまでの立上りを補償するカウンタであり、ｎ進を
カウントするとパ１′′出力を続はアンドゲート１．２
７を有効にする。アンドゲート１２７の出力はフリップ
フロップ７８をセットし、りｐツク発生のアンドゲート
１２４，１２５を有効とする。さらに、前記アンドゲー
ト１２７の出力はオアゲート１３１を介して主走査ライ
ンカウンタ７７に供給されている。

前記の主走査ラインカウンタ７７はパルスモータして＋
７２８（Ａ４す、イズの記録幅に相当する）を計数する
と“１”出力するａ端子と、１７２ｇ＋ｎ（上記ｎ進カ
ウンタ７６のｎと略同じ）を計数すると“１”出力する
ｂ端子とを有し、これらの出力は°′１゛出力を続ける
。

前記ａ端子の出力はフリップ７０ツブ（Ｆ／Ｆ）７８を
リセットし続けると共にまたパルスモータの停止制御信
号となる。ｂ端子の出力はカウンタ７６をリセットしま
たフリップフロップ（Ｆ／Ｆ）７９を反転させる。この
Ｆ／Ｆ７９はキャリッジ１８の走行方向の指示信号とな
り、セット時には右方向の移動を指示する。

前記フリップフロップ（Ｆ／ｐ）７９のセット出力の立
上り時にカウンタ７７とＦ／Ｆ７Ｂをリセットすると共
に処理回路８へ主走査記録を完了したことを指示し、ラ
インメモリ４からシフトレジスタ６１へのデータ転送を
停止する。

さらにこのＦ／Ｆ７９のセット出力はアンドゲート１８
７を有効になし、アンドゲート１８４又はアンドゲート
１３５からの副走査パルスを副走査パルスモータへ供給
シテイル。

次に本発明装置の制御動作（第２図）を第８図。

第９図及び第１０図に示すタイムチャートを参照して説
明する。

ｆ１１７ｙヱ」」１１化１１これは精密度の記録であって第１図に示すフラッグ８が
セットされ、ファイン情報を示す［Ｆ］が出力される。

そして、送信局より同期信号に従って画情報が伝送され
、この画情報は第２図に示すラインメモリ４に１６ライ
ン分記憶される。

この１７ライン目の画情報の同期信ｊ８のが伝送される
前に、画情報処理回路３より信号２００が発生し、アン
ドゲート１２９を開いてＦ／Ｆ７３をセットする。また
、前記ラインメモリ４から第１コラムの記録データ１６
ビツトがシフトレジスタ６１に転送される。この時、１
６ビツト目と１７ビツト目は同一のデータが記憶される
ことに留意願いたい。

前記シフトレジスタ６１に導入されたデータは先ずアン
ドゲート１０１〜１０４へ導出される。初期においては
バッファレジスタ６３が全てリセットされている状態に
あることから、シフトレジスタ６４にはシフトレジスタ
６１と同一のデータが記憶される。この動作の後に、シ
フトレジスタ６１のデータはシフトレジスタ６３に転送
される。

ここで第８図の■が上記した同期信号を示し、■が記憶
完了を示す信号２００であって同期信号■の前に信号２
００が発生している。

また、第８図の■は分周回路６７の信号、■は分周回路
６８の信号、■は分周回路６９の信号（主走査パルス）
をそれぞれ示し、■は陣７３及び■はＦ／Ｆ７８の出力
を示すものである。更に［Ｆ］の領域がファイン情報時
の各種信号波形をまた■の領域がスタンダード情報時の
各種信号波形を示す。

一方、上述したようにアンドゲート１２９が開くことに
よって該ゲート１２９を介する同期信号によりＦ／Ｆ７
Ｂがセットされ、これによりアンドゲート１２６が有効
となる。

これにより主走査パルス（第８図■）がゲート１２６か
ら出力され、この主走査パルスはカウンタ７４と７５を
リセットすると共にオアゲート１２８を介して主走査パ
ルスモータに駆動パルスを供給する。更に該主走査パル
スはｎ進カウンタ７６に供給され、該カウンタ７６はこ
れをカウントする。

前記ｎ進カウンタ７６がｎ進カウントすると、アンドゲ
ート１２７が開き、Ｆ／Ｆ７８をセットすると共にカウ
ンタ７７にも供給される。前記Ｆ／Ｆ７８のセット出力
でアンドゲート１２５が有効となり、Ｆ／Ｆ６８からの
２倍周期のパルスが該ゲート１２５から７進カウンタ７
４に供給されると共にアンドゲート１１８及びオアゲー
ト１２０を介してシフトクロックＨＣＬを出力する。こ
のシフトクロックＨＣＬは３２進カウンタ７５に供給さ
れると共に第３図に示したシフトレジスタ５０と５１に
供給される。

また、前記カウンタ７４は７進カウントする／までは“０”出力しており、したがってアンドゲート１
１３と１１６が閉じたままとなっており、記録データＩ
Ｎ２と補正データＩＮ２は出力されない。これがため、
先のシフ峡レジスタ５０゜５１は７ビツト“′０”′シ
フトされる（第９図のＳＡ、参照）。

他方、前記のカウンタ７４が７進をカウントすると、ア
ンドゲート１２１が有効となると共にアンドゲート１１
３及び１１６を有効とする。

前記アンドゲート１２１が開くことによってアンドゲー
ト１１０とオアゲート１０９を介してシフトクロックＨ
ＣＬの８個目からのパルスがシフトレジスタ６１と６４
へ供給される。そして、アンドゲート１１３と１１６に
はシフトレジスタ６４の６４ｂとシフトレジスタ６１の
６１ｂの各々の出力が供給され、これが記録データＩＮ
、と補正データＩＮ２としてシフトレジスタ５１と５０
に夫々供給される。

従って、シフトレジスタ５０．５１には順次記録データ
と補正データがシフトして記憶される。

上記のように順次シフトされ、カウンタ７５が８２進を
カウントすると１”出力する。

この時、シフトレジスタ５０（５１）　は第９図から明
らかなように、ＳＡ９〜５Ａ２５の１７ビツトが“１”
となっている。つまり１６ライン（１６ドツト）のデー
タに対して１７ライン（１７ドツト）の記録データが設
定される。

第９図のＳＡ、〜ＳＡ　２６の信号は第３図におけるシ
フトレジスタ５０の各ビットの状態を示し、この例では
データとして全部黒で出力“１′′の状態を示している
。

前記カウンタ７５の“１”出力によってアンドゲート１
２４及び１２５が閉成すると共にタイマー８０．８１が
駆動されてＧＡ、−ＧＡ３２にＳＴＲ，がまたＧＢ、〜
ＧＢ８２には５ＴＲ２が供給される。この５ＴＲＩと５
ＴＲ２の供給されている間、各ゲートが開き、発熱体Ｒ
１＝Ｒ８２が通電されて記録されることになる。

また、ＧＢ、〜ＧＢ８２にはＳＴＲ，より長い幅のパル
ス５ＴＲ２が供給されているため、シフトレジスタ５１
が“１”記憶する対応のビットは長く通電されて補正が
行われる。

また、前記カウンタ７５の“ビ出力は処理回路３へ供給
され、次のコラムをシフトレジスタ６１に転送させ、上
記の動作を主走査パルスごとに繰返される。

上記の動作を繰返して主走査ライン全ての記録が終了す
ると、カウンタ７７のａ端子より“１″出力し、Ｆ／Ｆ
７８をリセットする。このため、アンドゲート１２４と
１２５が閉じる。また、前記ａ端子の出力で主走査パル
スモータは停止制御される。その後、カウンタ７７のｂ
端子より　“１″出力されると、カウンタ７６をリセ・
ノドしまたＦ／Ｆ７９を反転してセットし、該セット出
力によりＦ／Ｆ７Ｂをリセ・ノドさせてアンドゲート１
２６を閉じ、主走査パルスの出力を停止する。

一方、Ｆ／Ｆ　　７９のセット出力でアンドゲート１３
０及び１３７が有効となり、このアンド？−）　１３０
の開成で分周回路６９より出力される主走査パルス周期
より短い復帰パルスを主ジを復帰させる。

また、前記ゲート１８７の開成で副走査パルスモータに
１６ライン分の紙送りを行わせる。

ここで注意することは、記録は１７ラインであるために
、次の１６ラインの記録の先頭ラインと当該１７ライン
目の記録位置は重複することである（本発明の特徴部分
）。

これは記録位置を重ねることにより、副走査ラインのピ
ッチむらを補正するためである。

また、このファイン情報時には第９図からも明瞭なよう
に３２ビツトの中の中央の１６ドツト（１７ドツト）つ
まり５Ａ２５〜ＳＡ９を使用していることにも注意され
たい。これは記録ヘッドの中央部が記録紙に密接してい
ることから安定した画像が得られるからであり、またフ
ァクシミリの場合、画像読取装置も備えており、この場
合には記録ヘッドを有するキャリッジに読取の光学系を
一緒に備える。このために、同期信号は同一のものを使
用することから、精密度を読取る時に光学系のレンズは
中央部が最も平坦となって安定した読取り出力が得られ
るからである。

（２）　　ス　ン゛−ド　　の　Ａこれは粗密度の記録であって第１図のフラッグ８がリセ
ットされてスタンダード情報を示す０が出力される。

この粗密度の記録も上記精密度（ファイン情勧の場合と
略同様の動作が成されるが、特にクロック信号ＨＣＬが
ファイン情報時の１４周期のクロック信号となる点が異
なる。

即ち、第２図において、スタンダード情報を示ス信号０
によってアンドゲート１１１，１１２゜１１５及び１１
９が有効となり、アンドゲート１２４から出力されるη
周期のクロック信号がオアゲー１１２０を介してＨＣＬ
としてシフトレジスタ５０．５１に供給される。

また、アンドゲート１２５から出力されるシフトクロッ
クＨＣＬの２倍の周期のクロック信を介してシフトレジ
スタ６１．６４に供給される。

前記シフトレジスタ６１の１６ビツト目の出力６１ａは
アントゲ−）１１５．オアゲート１１７を介してＩＮ、
信号としてシフトレジスタ５０にクロック信号に基づい
てシフト入力される。

また、シフトレジスタ６４の１６ビツト出力６４ａはア
ンドゲート１１２．オアゲート１１４を介してＩＮ２信
号としてシフトレジスタ５１にクロック信号に基づいて
シフト入力される。

この様にシフトレジスタ５０．５１のクロック信号はシ
フトレジスタ６１．６４のクロック信号の１個に対して
２個のパルスが供給されるため、シフトレジスタ６１　
．６４の１ビツトに対して２ビツトのデータがシフトレ
ジスタ５０゜５１に記憶される。

第１０図はこの時の第３図におけるシフトレジスタ５０
の各ビットの状態を示し、この例はの場合を示している
。

そして、第２図におけるカウンタ７５が３２進をカウン
トすると、前記第１０図に示すように５Ａ２７．５Ａ２
８及びＳＡ　８１　＋　５Ａ８２が“１″　となる。

この様にして精密度のビット配列を有するヘッドで粗密
度の画像が記録される。なお、上記以外は上述したファ
イン情報と同じ動作であるので詳細は省略する。

（３）他の実施例上記ファイン情報時には最後のピッ）（１６ビツト目）
に１７ビツト目を付加して次のラインの先頭と重複させ
たが、これとは逆に先頭ビットの前に１ビツト付加して
１つ前のラインの１６ビツト目に重複させてもよい。ま
た、第７図に示す様に、サーマルヘッドの抵抗体Ｒ１。

Ｒ２・・・Ｒ８２の最後（又は先頭）に他のドツトより
１．５倍〜２倍の大きさの抵抗体（発熱体）を形成して
もよい。

他か、第２図におけるシフトレジスタ６４には１つ前の
コラムのデータと比較し、新たに記録するビットのみに
“１”を記録したが、逆に既に記録したビットのみに°
“Ｉ　Ｉ＋を記憶し、タイマー８０の出力パルスを０．
６ｍｓとし、タイマー８１の出力をこれより短い０．４
ｍｓとしてもよい。

また、前記タイマー８０．８１に抵抗体の温度検出を行
なうセンサを設けてこの温度に応じてパルス幅ＳＴＲ，
，５ＴＲ２を可変させてもよい。

以上の様に本発明の画像記録装置においては、紙送り方
向である垂直方向の副走査ラインのピッチムラを補正す
るために、記録ヘッドを主走査方向に１回掃引して記録
した最下段のラインと、引き続いて次に記録ヘッドを１
回主走査方向に掃引して記録する位置の最上段のライン
の記録位置とが重複するようになして前記ピッチ−５の
吸収を行ない、記録ムラのない鮮明な画像が得られるよ
うに成したものである。

以下にこの発明の実施例の特徴ある構成を列挙する。

■　垂直方向に複数ドツト分（複数記録ライン分）配列
した記録ヘッドを備え、この記録ヘッドを記録紙の送り
方向と直交する横方向に主走査し、前記記録紙の送り方
向及びヘッドのドツト配列方向である垂直方向に副走査
して記録する画像記録装置にあって、前記記録ヘッドによる一回の主走査方向への掃引で記録
された最下段のラインと、引き続く記録ヘッドによる一
回の主走査方向への掃引で記録される最上段のラインと
の記録位置を重複記録させて上記主走査と副走査を順次
行なわせることを特徴とする画像記録装置。

■　前記■の記録装置において、先行する主走査方向へ
の掃引記録における最下段のライン又は後行する主走査
方向への掃引記録における最上段のラインを他の記録ラ
インより大きく記録形成させて重複記録させることを特
徴とする画像記録装置。

■　前記０項の記録装置における他の記録ラインより大
きく記録形成するために記録ヘッドの２つのドツトを用
いてこれら２つのドツトに同一データを与えるようにし
たことを特徴とする画像記録装置。

■　前記０項の記録装置における他の記録ラインより大
きく記録形成するために、記録ヘッドのドツト列の最初
又は最後のドツトの大きさを他より大きく設けたことを
特徴とする画像記録装置。

【図面の簡単な説明】

第１図は本発明に係るファクシミリ装置の画像記録部を
示すブロック構成図、第２図は第１図の記録制御回路の
具体的構成を示すブロック回路図、第３図は記録ヘッド
の駆動回路図、第４図は記録装置の構成を示す斜視図、
第５図は記録ヘッドの具体的構成を示す図、第６図は記
録ヘッドの抵抗体の配置構成を示す図、第７図は第６図
の他の実施例を示す配置構成図、第８図、第９図及び第
１０図は第２図の制御動作におけるタイムチャートであ
る。１　：ＮＣＵ、２　：モデム、３：画像処理装置、４ニ
ラインメモリ、５：記録制御回路、６：クロック発生回
路、７：記録装置、５Ｑ及び５１：シフトレジスタ、６
１．６３及び６４：シフトレジスタ、６６：基準クロッ
ク発生回路、６７．６９゜７０及び７１：分周回路、６
８：フリップフロップ、７４ニア進カウンタ、７５：３
２進カウンタ、７６：ｎ進カウンタ、７７：主走査ライ
ンカウンタ、８０：第１のタイマー、８１：第２のタイ
マ０代理人　弁理士　　福　士　愛　彦第５図第７図１ｚ１？Ｊ３１３２

Claims

【特許請求の範囲】１、垂直方向に複数ドツト分（複数記録ライン分）配列
した記録ヘッドを備え、この記録ヘッドを記録紙の送り
方向と直交する横方向に主走査し、前記記録紙の送り方
向及びヘッドのドツト配列方向である垂直方向に副走査
して記録する画像記録装置において、前記記録ヘッドによる一回の主走査方向への掃引で記録
された最下段のラインと、引き続く記録ヘッドによる一
回の主走査方向への掃引で記録される最上段のラインと
の記録位置を重複記録させて上記主走査と副走査を順次
行なわせることを特徴とする画像記録装置。