JPS5868186A - 電子式郵便料金メ−タのための記憶装置保護回路 - Google Patents
電子式郵便料金メ−タのための記憶装置保護回路Info
- Publication number
- JPS5868186A JPS5868186A JP57170819A JP17081982A JPS5868186A JP S5868186 A JPS5868186 A JP S5868186A JP 57170819 A JP57170819 A JP 57170819A JP 17081982 A JP17081982 A JP 17081982A JP S5868186 A JPS5868186 A JP S5868186A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- terminal
- predetermined
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
- G07B17/00—Franking apparatus
- G07B17/00185—Details internally of apparatus in a franking system, e.g. franking machine at customer or apparatus at post office
- G07B17/00362—Calculation or computing within apparatus, e.g. calculation of postage value
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
- G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
-
- G—PHYSICS
- G07—CHECKING-DEVICES
- G07B—TICKET-ISSUING APPARATUS; FARE-REGISTERING APPARATUS; FRANKING APPARATUS
- G07B17/00—Franking apparatus
- G07B17/00185—Details internally of apparatus in a franking system, e.g. franking machine at customer or apparatus at post office
- G07B17/00362—Calculation or computing within apparatus, e.g. calculation of postage value
- G07B2017/00395—Memory organization
- G07B2017/00403—Memory zones protected from unauthorized reading or writing
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Devices For Checking Fares Or Tickets At Control Points (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、メモリー保護回路に関し、特に電子式郵便料
金メータのための不運発注のメモリー保護回路の電源装
置に関する。
金メータのための不運発注のメモリー保護回路の電源装
置に関する。
電子式郵便料金メータ装置は、米国特許第３，９７８．
４５７号［マイクロコンピュータを搭載した電子式郵便
料金メータ装置］、米国特許第３，９３８、＋１５９号
［コンピュータに応答する郵便料金メータ」および１９
８０年５月９日出願のヨーロッパ特許出願第８０４００
６０３．９号「改善された機密保護および故障許容特性
を備えた電子式郵便料金」において開示されている。電
子式郵便料金メータはまた発展して枚数の計算装置を使
用するようになって（・る。このような装置は、１９７
９年１０Ｊ”１３０日発行のＰｉｔｎｅｙ Ｂｏｗｅｓ
社に譲渡された米国特許出願第０８９，４１３号の「複
数の計算システムを備えた電子式郵便料金メータ」にお
いて示されている。
４５７号［マイクロコンピュータを搭載した電子式郵便
料金メータ装置］、米国特許第３，９３８、＋１５９号
［コンピュータに応答する郵便料金メータ」および１９
８０年５月９日出願のヨーロッパ特許出願第８０４００
６０３．９号「改善された機密保護および故障許容特性
を備えた電子式郵便料金」において開示されている。電
子式郵便料金メータはまた発展して枚数の計算装置を使
用するようになって（・る。このような装置は、１９７
９年１０Ｊ”１３０日発行のＰｉｔｎｅｙ Ｂｏｗｅｓ
社に譲渡された米国特許出願第０８９，４１３号の「複
数の計算システムを備えた電子式郵便料金メータ」にお
いて示されている。
電子式郵便料金メータの助走回路は、郵便料金の勘定情
報を記憶ずろ不１４７発性の記憶能力を有する。この情
報は、例えば、以降の印刷のためメ−タ内に残された郵
便料金額またはメータにより印刷された郵便料金の総額
を含む。他の形式の勘定データ即ち演算データもまたこ
の不揮発性メモリーに記憶することができろ。電子勘定
回路におけるこのメモリー機能は、機械的な勘定レジス
タによる以前の機械的な郵便料金メータにおいてなされ
た機能に取って代るものである。機械的な勘定レジスタ
による郵便料金メータにおいては、電子式郵便料金メー
タにおいて遭遇する多くの問題は該当しない。印刷サイ
クルに対する勘定の妨げとなるか、あるいはレジスタ内
に記憶されたデータの脱落を生じる如き条件は通常、機
械形式の郵便料金メータにおいては生じ得ない。更に、
機械式郵便料金メータにおいては、郵便料金印刷と関連
する機械的な構成要素の位置を電子的に監視することは
必要ない。しかし、このことは電子式郵便料金メータの
場合には妥当しない。
報を記憶ずろ不１４７発性の記憶能力を有する。この情
報は、例えば、以降の印刷のためメ−タ内に残された郵
便料金額またはメータにより印刷された郵便料金の総額
を含む。他の形式の勘定データ即ち演算データもまたこ
の不揮発性メモリーに記憶することができろ。電子勘定
回路におけるこのメモリー機能は、機械的な勘定レジス
タによる以前の機械的な郵便料金メータにおいてなされ
た機能に取って代るものである。機械的な勘定レジスタ
による郵便料金メータにおいては、電子式郵便料金メー
タにおいて遭遇する多くの問題は該当しない。印刷サイ
クルに対する勘定の妨げとなるか、あるいはレジスタ内
に記憶されたデータの脱落を生じる如き条件は通常、機
械形式の郵便料金メータにおいては生じ得ない。更に、
機械式郵便料金メータにおいては、郵便料金印刷と関連
する機械的な構成要素の位置を電子的に監視することは
必要ない。しかし、このことは電子式郵便料金メータの
場合には妥当しない。
電子勘定回路に記憶された情報が恒久的に脱落し得る条
件が電子式郵便料金メータにおいて生じるおそれがある
。電圧条件における全線にわたる電力の故障または変動
の如き条件がメータと関連するマイクロプロセッサが誤
動作を生じ、あるいは不揮発性におけるデータの脱落ま
たは不要なデータの記憶を生じるおそれがある。データ
の脱落または不要データの記憶は、メータに記憶された
郵便料金の基金を表わす情報の脱落を生じるおそれがあ
る。この種類のデータが郵便料金の印刷と共に変化し、
メータの外部のどこかに記憶されることがないため、脱
落した情報を復元または再形成する方法はない。このよ
うな場合には、ユーザは郵便料金基金の脱落を免かれ得
ない。
件が電子式郵便料金メータにおいて生じるおそれがある
。電圧条件における全線にわたる電力の故障または変動
の如き条件がメータと関連するマイクロプロセッサが誤
動作を生じ、あるいは不揮発性におけるデータの脱落ま
たは不要なデータの記憶を生じるおそれがある。データ
の脱落または不要データの記憶は、メータに記憶された
郵便料金の基金を表わす情報の脱落を生じるおそれがあ
る。この種類のデータが郵便料金の印刷と共に変化し、
メータの外部のどこかに記憶されることがないため、脱
落した情報を復元または再形成する方法はない。このよ
うな場合には、ユーザは郵便料金基金の脱落を免かれ得
ない。
′［Ｌ子勘定回路に記憶された情報の脱落の可能性を最
小限度に抑えるため、電子式郵便料金メータの高い信頼
性を確保するため多くの努力が払われてきた。メータに
記憶された重要な情報を保護するためのいくつかのシス
テムが前掲の特許および特許出願において開示されてい
る。郵便料金メータの勘定情報を保護する別の構成につ
いては、参考のため本文に引用される米国特許第４，２
８５，０５０号［−電子式郵便料金メータの作動電圧の
変動を検出するシステム」において示されている。
小限度に抑えるため、電子式郵便料金メータの高い信頼
性を確保するため多くの努力が払われてきた。メータに
記憶された重要な情報を保護するためのいくつかのシス
テムが前掲の特許および特許出願において開示されてい
る。郵便料金メータの勘定情報を保護する別の構成につ
いては、参考のため本文に引用される米国特許第４，２
８５，０５０号［−電子式郵便料金メータの作動電圧の
変動を検出するシステム」において示されている。
電子式郵便料金メータおよびその一部と物理的に関連す
る電子式郵便料金メータのための電源を維持することが
望ましいことが認められている。
る電子式郵便料金メータのための電源を維持することが
望ましいことが認められている。
外部の電源故障の場合には、郵便料金メータの保護ハウ
ジング内部の電源は、揮発性のメモリーから不揮発性メ
モリーに重要な情報を整然と正確に転送するに充分長い
時間、充分に調整された電源を発生し続ける。パワー・
ダウン・サイクルの間適正な電力を確保する問題は、い
くつかの不揮発性メモリーが適正な操作のためいくつか
の異なる電圧を必要とする故に複雑となる。−例として
、１つの形式の不揮発性のソリッド・ステート・メモリ
ーは「書込み」操作のため３つの異なる電圧が存在する
ことを必要とするのである。
ジング内部の電源は、揮発性のメモリーから不揮発性メ
モリーに重要な情報を整然と正確に転送するに充分長い
時間、充分に調整された電源を発生し続ける。パワー・
ダウン・サイクルの間適正な電力を確保する問題は、い
くつかの不揮発性メモリーが適正な操作のためいくつか
の異なる電圧を必要とする故に複雑となる。−例として
、１つの形式の不揮発性のソリッド・ステート・メモリ
ーは「書込み」操作のため３つの異なる電圧が存在する
ことを必要とするのである。
電子式郵便料金メータにおいて使用されるマイクロプロ
セッサは予め定めた電圧レベル以下では遮断状態となっ
て不作用状態となるように構成されているため、このよ
うなマイクロプロセフすは更に低い電圧レベルにおいて
再び作用状態になることができる。このマイクロプロセ
ッサは予め定めた電圧レベル以下でＯＦＦとなり、その
後比較゛ 的低い電圧範囲内で再びＯＮとなり、データ
を出力し得る。このマイクロプロセッサは比較的低い予
め定めた範囲よりも低い状態でＯＦＦとなる。
セッサは予め定めた電圧レベル以下では遮断状態となっ
て不作用状態となるように構成されているため、このよ
うなマイクロプロセフすは更に低い電圧レベルにおいて
再び作用状態になることができる。このマイクロプロセ
ッサは予め定めた電圧レベル以下でＯＦＦとなり、その
後比較゛ 的低い電圧範囲内で再びＯＮとなり、データ
を出力し得る。このマイクロプロセッサは比較的低い予
め定めた範囲よりも低い状態でＯＦＦとなる。
このような遮断操作における低い信頼度の故に、電子式
郵便料金メータ内部の勘定情報は、マイクロプロセッサ
が不作用状態にあると考えられるパワー・ダウン・サイ
クルにおいて不要データの不都合な書込みによって破壊
されるおそれがある。
郵便料金メータ内部の勘定情報は、マイクロプロセッサ
が不作用状態にあると考えられるパワー・ダウン・サイ
クルにおいて不要データの不都合な書込みによって破壊
されるおそれがある。
更に、このような問題を避けるため電子式郵便料金メー
タのマイクロプロセンサの構成要素を慎重に検査し選択
するコストは、検査のコストの故に、またかかる特性を
呈するマイクロプロセッサの諸素子が不合格となる故に
部分のコストを大幅に増大し得るのである。
タのマイクロプロセンサの構成要素を慎重に検査し選択
するコストは、検査のコストの故に、またかかる特性を
呈するマイクロプロセッサの諸素子が不合格となる故に
部分のコストを大幅に増大し得るのである。
本発明は、改善されたメモリーの保護回路の提供にある
。何等かの理由により電源故障が生じる時予測できない
回路動作に対する改良された保護機能が提供される。こ
の保護回路は、電子式郵便料金メータ・システムの一部
として使用するのに特に適する不揮発性メモリーに対し
て情報が不都合に書込まれないことを保証する。この種
の保護機能は、メータに記憶される勘定データの保全性
の保証に関する電子式郵便料金メータにおいて特に重要
である。本発明は、パワー・ダウン・サイクルにおいて
誤った情報が不揮発性メモリーに書込まれないように保
証するものである。
。何等かの理由により電源故障が生じる時予測できない
回路動作に対する改良された保護機能が提供される。こ
の保護回路は、電子式郵便料金メータ・システムの一部
として使用するのに特に適する不揮発性メモリーに対し
て情報が不都合に書込まれないことを保証する。この種
の保護機能は、メータに記憶される勘定データの保全性
の保証に関する電子式郵便料金メータにおいて特に重要
である。本発明は、パワー・ダウン・サイクルにおいて
誤った情報が不揮発性メモリーに書込まれないように保
証するものである。
本発明によれば、不揮発性のメモリーは、第１の予め定
めた極性の電圧により付勢される時、この不揮発性メモ
リーがデータをメモリーの場所に書込むことを可能にす
る書込み電圧（ＶＧＣ； ）を含む。計算装置がこのよ
うな記憶場所にデータを書込むため不揮発性メモリーと
作用的に接続されている。第１の装置は第１の予め定め
た極性の電圧を生成するため設けられ、第２の装置もま
た第１の予め定めた極性の電圧とは異なる第２の電圧を
生成するために設けられている。この第１の電圧生成装
置、第２の電圧生成装置および不揮発性メモリーの書込
み電圧ターミナルに対しては、第１の極性の電圧を書込
み電圧ターミナルに第１の極性の電圧を与えるため、予
め定めた電力条件が存在しない時また前述の第］の予め
定めた電圧からの異なる電圧レベルを書込み電圧ターミ
ナルに対して与えさせるための装置が接続されている。
めた極性の電圧により付勢される時、この不揮発性メモ
リーがデータをメモリーの場所に書込むことを可能にす
る書込み電圧（ＶＧＣ； ）を含む。計算装置がこのよ
うな記憶場所にデータを書込むため不揮発性メモリーと
作用的に接続されている。第１の装置は第１の予め定め
た極性の電圧を生成するため設けられ、第２の装置もま
た第１の予め定めた極性の電圧とは異なる第２の電圧を
生成するために設けられている。この第１の電圧生成装
置、第２の電圧生成装置および不揮発性メモリーの書込
み電圧ターミナルに対しては、第１の極性の電圧を書込
み電圧ターミナルに第１の極性の電圧を与えるため、予
め定めた電力条件が存在しない時また前述の第］の予め
定めた電圧からの異なる電圧レベルを書込み電圧ターミ
ナルに対して与えさせるための装置が接続されている。
本発明の待命によれは、書込み電圧ターミナルに対して
与えられる電圧レベルの制御は計算装置の作用とは独立
的である。このように、例え前記の計算装置がパワー・
ダウン・サイクルにおいて誤動作しても、不適正なデー
タが不揮発性メモリーに対して書込まれないようにする
ための保護機能が提供されるのである。
与えられる電圧レベルの制御は計算装置の作用とは独立
的である。このように、例え前記の計算装置がパワー・
ダウン・サイクルにおいて誤動作しても、不適正なデー
タが不揮発性メモリーに対して書込まれないようにする
ための保護機能が提供されるのである。
本発明については、図面に関して以下の詳細な記述を照
合すれば完全に理解することができよう。
合すれば完全に理解することができよう。
印刷モジュール１６は直列のデータバス３０を介して勘
定モジー−ル１４と接続され、前掲の米国特許出願「複
数の計算システムを備えた電子式郵便料金メータ」にお
いて記述されたエコー重複法によって通信する。このバ
スの両端部は、以下において説明する電源＋５ボルトに
より付勢される図示しない光学的なバッファにより緩衝
される。
定モジー−ル１４と接続され、前掲の米国特許出願「複
数の計算システムを備えた電子式郵便料金メータ」にお
いて記述されたエコー重複法によって通信する。このバ
スの両端部は、以下において説明する電源＋５ボルトに
より付勢される図示しない光学的なバッファにより緩衝
される。
同様に、制御モジー−ル１８は直列のデータバス３２を
介して勘定モジュール１４と接続され、またエコー重複
法によって通信する。図示しない光学的バッファがバス
の緩衝のため設けられる。電子式郵便料金メータ・シス
テムの特定のアーキテクチャは本発明においては重要で
ないことを留意されたい。本発明においては複数または
単数のマイクワプロセンサ構成をそれぞれ採用すること
ができる。
介して勘定モジュール１４と接続され、またエコー重複
法によって通信する。図示しない光学的バッファがバス
の緩衝のため設けられる。電子式郵便料金メータ・シス
テムの特定のアーキテクチャは本発明においては重要で
ないことを留意されたい。本発明においては複数または
単数のマイクワプロセンサ構成をそれぞれ採用すること
ができる。
１００ボルト、６０サイクルの電源の如き作動電圧の電
源がメータの入力ターミナル３４０両端に加えられる。
源がメータの入力ターミナル３４０両端に加えられる。
この電圧は線形な１０．８ボルトの′電圧の電源３６に
対して与えられる。この１０．８ボルトの線形電源３６
からの出力は、第１の８ボルトの線形調整電源３８およ
び第２の５ボルトの線形調整電源４０とに対して与えら
れる。この８ボルトの電源は、バス４４を介して制御モ
ジュール１８と作用的に接続されるディスプレイ４２に
給電するため使用される。線形調整電源４０からの出力
は直接制御モジュール１８に対して接続され、ＩＩＪ
Ｈモジー−ルのマイクロプロセッサを付勢するため操作
される。
対して与えられる。この１０．８ボルトの線形電源３６
からの出力は、第１の８ボルトの線形調整電源３８およ
び第２の５ボルトの線形調整電源４０とに対して与えら
れる。この８ボルトの電源は、バス４４を介して制御モ
ジュール１８と作用的に接続されるディスプレイ４２に
給電するため使用される。線形調整電源４０からの出力
は直接制御モジュール１８に対して接続され、ＩＩＪ
Ｈモジー−ルのマイクロプロセッサを付勢するため操作
される。
入力ターミナル３４における交流作動電圧もまたシリコ
ン制御整流型の２４ボルトの電源４６に加えられる。電
源４６からの調整された出力は、印刷ホイール列のステ
ツピング・モータ４８およヒ印刷モジュール１６と関連
する印刷ホイールのモータ５０に対して加えられる。こ
の２４ボルトＤＣはＡＣチョーク５２によりコンデンサ
５４と接続される。２４ボルトの電源４６の内部の静電
容量（キャパシタンス）は、万−ＡＣ電源の故障がター
ミナル３４において生じる場合に、スイッチング・レキ
−レータ５６を適正に付勢し続けるに充分なエネルギ容
量を提供する。このような場合には、勘定モジー−ルの
マイクロプロセッサ５８が郵便料金メータの不揮発性メ
モリー（このマイクロプロセッサに対して内部でも外部
でもよい）かもデータバス６６を介して不揮発性のメモ
ＩＪ −６２に対して情報を転送する。関連する回路を
有する変成器と関連してスイッチング・レギュレータ５
６が勘定モジー−ルの付勢に使用した調整出力電圧を提
供するのである。
ン制御整流型の２４ボルトの電源４６に加えられる。電
源４６からの調整された出力は、印刷ホイール列のステ
ツピング・モータ４８およヒ印刷モジュール１６と関連
する印刷ホイールのモータ５０に対して加えられる。こ
の２４ボルトＤＣはＡＣチョーク５２によりコンデンサ
５４と接続される。２４ボルトの電源４６の内部の静電
容量（キャパシタンス）は、万−ＡＣ電源の故障がター
ミナル３４において生じる場合に、スイッチング・レキ
−レータ５６を適正に付勢し続けるに充分なエネルギ容
量を提供する。このような場合には、勘定モジー−ルの
マイクロプロセッサ５８が郵便料金メータの不揮発性メ
モリー（このマイクロプロセッサに対して内部でも外部
でもよい）かもデータバス６６を介して不揮発性のメモ
ＩＪ −６２に対して情報を転送する。関連する回路を
有する変成器と関連してスイッチング・レギュレータ５
６が勘定モジー−ルの付勢に使用した調整出力電圧を提
供するのである。
＋５ボルトが生成されて、勘定モジュールのマイクロプ
ロセンサ５８と、ＮＭＯＳ型不揮発性メモリー６２と、
勘定モジー−ルと印刷モジュールの間に接続された直列
のデータバス３０に対する光学的バッファ（図示せず）
と、印刷モジー−ル１６と、光学的遮断装置２０〜２８
に対して加えられる。また−３０ボルトも生成されて、
ＮＰＮ型のトランジスタ６４を介して不揮発性メモリー
６２に対して加えられる。トランジスタ６４の作用は勘
定モジュールのマイクロプロセッサ５８により制御され
る。この−３０ボルトは、これもまた生成されて不揮発
性メモリー６０に対して加えられる一１２ボルトと関連
して要求され、」−５ボルトは不揮発性メモリーがデー
タを素子に対して書込むことを可能にする。
ロセンサ５８と、ＮＭＯＳ型不揮発性メモリー６２と、
勘定モジー−ルと印刷モジュールの間に接続された直列
のデータバス３０に対する光学的バッファ（図示せず）
と、印刷モジー−ル１６と、光学的遮断装置２０〜２８
に対して加えられる。また−３０ボルトも生成されて、
ＮＰＮ型のトランジスタ６４を介して不揮発性メモリー
６２に対して加えられる。トランジスタ６４の作用は勘
定モジュールのマイクロプロセッサ５８により制御され
る。この−３０ボルトは、これもまた生成されて不揮発
性メモリー６０に対して加えられる一１２ボルトと関連
して要求され、」−５ボルトは不揮発性メモリーがデー
タを素子に対して書込むことを可能にする。
前記スイッチング・レギュレータ５６は、コンデンサ５
４の両端に生じた２４ボルトをダイオード６６と極性を
有する変成器の一次側巻線６８との接合点に対して選択
的に加えるように機能する。
４の両端に生じた２４ボルトをダイオード６６と極性を
有する変成器の一次側巻線６８との接合点に対して選択
的に加えるように機能する。
スイッチング・レギュレータ５６が作用する、即ち切換
る周波数は、供給の作動周波数を制御するコンデンサ７
０により決定される。−次側巻線６８は更にコンデンサ
７２によって接地されている。
る周波数は、供給の作動周波数を制御するコンデンサ７
０により決定される。−次側巻線６８は更にコンデンサ
７２によって接地されている。
ダイオード６６とコンデンサ７２ば、−次側巻線６８と
並列の完全回路を形成する。この回路の経路は本例にお
いてアースとして示される固定された基準電位点を経由
する。
並列の完全回路を形成する。この回路の経路は本例にお
いてアースとして示される固定された基準電位点を経由
する。
零電流状態においては、」−５ボルトがコンデンサ７２
０両端に生成される。この電圧は検出されて、直列に接
続された可変抵抗７４および固定抵抗７６を介してスイ
ッチング・レギュレータ５６の入力ターミナルに対し接
続される。フィードバック経路は、電源を制御してコン
デンサ７２０両端にお（・て一定の電圧を維持する。図
示した構成要素の数値については、略々ｌＯミリボルト
の電圧変動がコンデンサ７２の両端に生じ得る。−次側
巻線に対して反対の極性の昇圧用の二次側巻線７８は、
ｍｏ １１ ｙｐｅ ｒｍｏ ｌｙのコア８０を経て一
次側巻線６８と電磁結合されている。二次側巻線７８は
一端部で接地され、その反対側端部はコンデンサ８４と
関連して作動するダイオード８２および電流制限抵抗８
６を介して接続されて、ツーナー・ダイオード８８の両
端に一３０ボルトを生成する。
０両端に生成される。この電圧は検出されて、直列に接
続された可変抵抗７４および固定抵抗７６を介してスイ
ッチング・レギュレータ５６の入力ターミナルに対し接
続される。フィードバック経路は、電源を制御してコン
デンサ７２０両端にお（・て一定の電圧を維持する。図
示した構成要素の数値については、略々ｌＯミリボルト
の電圧変動がコンデンサ７２の両端に生じ得る。−次側
巻線に対して反対の極性の昇圧用の二次側巻線７８は、
ｍｏ １１ ｙｐｅ ｒｍｏ ｌｙのコア８０を経て一
次側巻線６８と電磁結合されている。二次側巻線７８は
一端部で接地され、その反対側端部はコンデンサ８４と
関連して作動するダイオード８２および電流制限抵抗８
６を介して接続されて、ツーナー・ダイオード８８の両
端に一３０ボルトを生成する。
二次側巻線７８における中間タップ９０は、コンデンサ
９４および電流制限抵抗９６と関連して作動してツェナ
ー・ダイオード９８の両端に一１２ボルトを生成するダ
イオード９２と接続されている。
９４および電流制限抵抗９６と関連して作動してツェナ
ー・ダイオード９８の両端に一１２ボルトを生成するダ
イオード９２と接続されている。
コンデンサ７２により生じるフィルタ効果および一次側
巻線６８のインダクタンスの故に、−次側巻線における
切換えの遷移状態により生じろノイズが最小限度に抑え
られる。同様に、コンデンサ８４と９４、および二次側
巻線７８のインダクタンスが更に別のフィルタ効果を提
供し、これもまた切換えの遷移状態により生じるノイズ
を最小限度に抑える。電源システムの作用については、
本願と同時に出願されたＲｌＧ、 Ｍｉｌｌｅｒの米国
特許出願］−電源システム」において更に詳細に記述さ
れている。
巻線６８のインダクタンスの故に、−次側巻線における
切換えの遷移状態により生じろノイズが最小限度に抑え
られる。同様に、コンデンサ８４と９４、および二次側
巻線７８のインダクタンスが更に別のフィルタ効果を提
供し、これもまた切換えの遷移状態により生じるノイズ
を最小限度に抑える。電源システムの作用については、
本願と同時に出願されたＲｌＧ、 Ｍｉｌｌｅｒの米国
特許出願］−電源システム」において更に詳細に記述さ
れている。
不揮発性のメモリー６２は、パワー・ダウン・シーケン
スにおける特定の電圧条件に達した後書込み操作に必要
な一３０ボルトによっては付勢されないことを保証する
回路が設けられている。このため、例え不揮発性のメモ
リー・バス６６に対してマイクロプロセッサ６２により
データが入力されても、このデータは不揮発性メモリー
に書込まれることはない。例えば＋５ボルトの電源が＋
４．５０ボルト以下に降下する時、マイクロプロセッサ
がＯＦＦになって予め定めた電圧レベルにおいてはデー
タを出力しないように構成することはできるが、このマ
イクロプロセンサは＋３ボルトの如き低い電圧でさえも
再び活動状態になり得ることが判ったためこのことは特
に重要である。特に、＋４．５ボルトにおいてＯＦＦと
なるように構成されたある特定の形式のマイクロプロセ
ッサに′：ｒδいては、この素子がｉ６そらく不活動状
態にある範囲内においてすら素子が再び活動状態となる
＋３乃至＋２２ボルトの範囲が存在することが判った。
スにおける特定の電圧条件に達した後書込み操作に必要
な一３０ボルトによっては付勢されないことを保証する
回路が設けられている。このため、例え不揮発性のメモ
リー・バス６６に対してマイクロプロセッサ６２により
データが入力されても、このデータは不揮発性メモリー
に書込まれることはない。例えば＋５ボルトの電源が＋
４．５０ボルト以下に降下する時、マイクロプロセッサ
がＯＦＦになって予め定めた電圧レベルにおいてはデー
タを出力しないように構成することはできるが、このマ
イクロプロセンサは＋３ボルトの如き低い電圧でさえも
再び活動状態になり得ることが判ったためこのことは特
に重要である。特に、＋４．５ボルトにおいてＯＦＦと
なるように構成されたある特定の形式のマイクロプロセ
ッサに′：ｒδいては、この素子がｉ６そらく不活動状
態にある範囲内においてすら素子が再び活動状態となる
＋３乃至＋２２ボルトの範囲が存在することが判った。
＋５ボルトの作動電圧の簡単が４７５ボルト以下に降下
する時ＯＦＦとなるように構成された別の形式のマイク
ロプロセッサの場合には、この素子が同様におそらくは
その不活動状態と考えられろ範しＨ内で再び活動状態と
なるおそれのある＋３ボルト付近の範囲が存在すること
が判った。
する時ＯＦＦとなるように構成された別の形式のマイク
ロプロセッサの場合には、この素子が同様におそらくは
その不活動状態と考えられろ範しＨ内で再び活動状態と
なるおそれのある＋３ボルト付近の範囲が存在すること
が判った。
不揮光性のメモリー６２に対する一３０ボルトの電圧が
ＮＰＮ型トランジスタ１００のコレクタ／エミッタ電極
の′賀流の経路に送られる。このトランジスタのコレク
タ電極は抵抗１０２を経てコンデンサ７２に生じた」−
５ボルトと接続される３、トランジスタ１００における
ベースのバイアスがＮ Ｐ Ｎ型トランジスタ１０４か
ら選ばれる。トランジスタ１０４のエミッタ電極は、１
０ボルトのツェナー・ダイオード１０６により＋２４ボ
ルトＤＣの電源４６と接続される。抵抗１０９はトラン
ジスタ１０４に対するアースを提供する。抵抗１０８と
１１０はトランジスタ１００のベース電極と接続されて
いる。遷移状態を更にフィルタするためコンデンサ１１
２が設けられている。
ＮＰＮ型トランジスタ１００のコレクタ／エミッタ電極
の′賀流の経路に送られる。このトランジスタのコレク
タ電極は抵抗１０２を経てコンデンサ７２に生じた」−
５ボルトと接続される３、トランジスタ１００における
ベースのバイアスがＮ Ｐ Ｎ型トランジスタ１０４か
ら選ばれる。トランジスタ１０４のエミッタ電極は、１
０ボルトのツェナー・ダイオード１０６により＋２４ボ
ルトＤＣの電源４６と接続される。抵抗１０９はトラン
ジスタ１０４に対するアースを提供する。抵抗１０８と
１１０はトランジスタ１００のベース電極と接続されて
いる。遷移状態を更にフィルタするためコンデンサ１１
２が設けられている。
交流の線間電圧が障害を生じる作動状態においては、パ
ワー・ダウン・ルーチンが開始される。
ワー・ダウン・ルーチンが開始される。
このルーチンは、前掲の米国特許第４，２８５，０５０
号［−電子式郵便料金メータの作動電圧の変動検出シス
テム」において開示される如きシステムにより開始され
る。交流線間電圧が、１ｏボルトのツェナー・ダイオー
ド１０６がもはや遮断モードにおいて作用しない如きレ
ベルまで降下する時、トランジスタ１０４は非導通状態
になるようバイアスされる。その結果、ｌ・ランジスタ
１００もまた非導通状態になるようバイアスされろ。こ
のため抵抗１０２を介してトランジスタ１００のコレク
タ電極に対して与えられた＋５ボルトがトランジスタ６
４のエミッタ電極に対して加えられる。この＋５ボルト
はトランジスタ６４を反対方向にバイアスして、−３０
ボルトが不揮発性メモリーにおける潜込み操作を可能に
するため要求される時パワー・ダウン・サイクルの残り
においては一切の情報が不揮発性のメモリー６２には書
込まれ得ないことを保証する。
号［−電子式郵便料金メータの作動電圧の変動検出シス
テム」において開示される如きシステムにより開始され
る。交流線間電圧が、１ｏボルトのツェナー・ダイオー
ド１０６がもはや遮断モードにおいて作用しない如きレ
ベルまで降下する時、トランジスタ１０４は非導通状態
になるようバイアスされる。その結果、ｌ・ランジスタ
１００もまた非導通状態になるようバイアスされろ。こ
のため抵抗１０２を介してトランジスタ１００のコレク
タ電極に対して与えられた＋５ボルトがトランジスタ６
４のエミッタ電極に対して加えられる。この＋５ボルト
はトランジスタ６４を反対方向にバイアスして、−３０
ボルトが不揮発性メモリーにおける潜込み操作を可能に
するため要求される時パワー・ダウン・サイクルの残り
においては一切の情報が不揮発性のメモリー６２には書
込まれ得ないことを保証する。
図示した種々の電源および成分値については、＋２４ボ
ルトの電源４６の出力電圧が＋７．５ボルトまで減衰す
る時までに、コンデンサ７２において生成された＋５ボ
ルトが降下し始める。しがしこの時までに、１０ボルト
のツェナー・ダイオード１０６は既に略々２−％ボルト
の′重圧変化に対してＯＦＦの状態になっており、熱論
トランジスタ６４は既に逆バイアス状態にある。このよ
うに」２４ボルト電源からの出力電圧が略々＋１０ボル
トまで降下する時、トランジスタ６４は逆バイアスが与
えられ、マイクロプロセンサ５８により一切のデータが
不揮発性のメモリー６２に対して書込まれ得ない。トラ
ンジスタ６４は、この素子の接合点の電位以下、通常は
＋０７ボルト以下に電圧が下落するまで、減衰サイクル
にわたって逆バイアスが与えられ続ける。しかし、この
時までに、前記マイクロプロセッサは不安定な作動電圧
の範囲において作動し、完全に不作用状態となる。
ルトの電源４６の出力電圧が＋７．５ボルトまで減衰す
る時までに、コンデンサ７２において生成された＋５ボ
ルトが降下し始める。しがしこの時までに、１０ボルト
のツェナー・ダイオード１０６は既に略々２−％ボルト
の′重圧変化に対してＯＦＦの状態になっており、熱論
トランジスタ６４は既に逆バイアス状態にある。このよ
うに」２４ボルト電源からの出力電圧が略々＋１０ボル
トまで降下する時、トランジスタ６４は逆バイアスが与
えられ、マイクロプロセンサ５８により一切のデータが
不揮発性のメモリー６２に対して書込まれ得ない。トラ
ンジスタ６４は、この素子の接合点の電位以下、通常は
＋０７ボルト以下に電圧が下落するまで、減衰サイクル
にわたって逆バイアスが与えられ続ける。しかし、この
時までに、前記マイクロプロセッサは不安定な作動電圧
の範囲において作動し、完全に不作用状態となる。
この理由により、不揮発性のメモリー６２の作用に７ｒ
６いて更に強化された保全性が提供され、更に郵ｌ！！
！料金メータ装置においてコスト的に有利な広範囲のマ
イクロプロセンサ素子が使用可能となる。
６いて更に強化された保全性が提供され、更に郵ｌ！！
！料金メータ装置においてコスト的に有利な広範囲のマ
イクロプロセンサ素子が使用可能となる。
次に第２図に関して説明する。本発明の本実施例にｉ６
いては、第１図に示した回路図に抵抗を加えて岩込み電
圧ターミナルに対して直接＋５ボルトを与える。このよ
うに、抵抗１１１が設けられトランジスタ６４のコレク
タ電極とコンテンサ７２０間に接続されている。このた
め、第１図に示した回路において更に強化されたメモリ
ーの保全を提供するものである。
いては、第１図に示した回路図に抵抗を加えて岩込み電
圧ターミナルに対して直接＋５ボルトを与える。このよ
うに、抵抗１１１が設けられトランジスタ６４のコレク
タ電極とコンテンサ７２０間に接続されている。このた
め、第１図に示した回路において更に強化されたメモリ
ーの保全を提供するものである。
第３図に示した本発明の実施例Ｑておいては、第１図お
よび第２図に示されたトランジスタ６４が省略され、ト
ランジスタ１００のコレクタ電極は出込み電圧ターミナ
ルに対し直接接続されている。
よび第２図に示されたトランジスタ６４が省略され、ト
ランジスタ１００のコレクタ電極は出込み電圧ターミナ
ルに対し直接接続されている。
この構成は、そのベースのバイアスがマイクロプロセッ
サ５８により制御されるトランジスタ６４と、そのベー
ス・バイアスが郵便料金メータの電のシステムにおける
電圧レベルに依存するトランジスタ１００の双方により
可能な冗長保護機能を省いたものである。この場合、ト
ランジスタ１００のコレクタ／エミッタ電極の電流経路
の導通状態に関する制御によって機密保全が可能となる
。
サ５８により制御されるトランジスタ６４と、そのベー
ス・バイアスが郵便料金メータの電のシステムにおける
電圧レベルに依存するトランジスタ１００の双方により
可能な冗長保護機能を省いたものである。この場合、ト
ランジスタ１００のコレクタ／エミッタ電極の電流経路
の導通状態に関する制御によって機密保全が可能となる
。
次に、本発明の実施に好適な電子式郵便料金メータを示
す斜視図である第４図に関して説明する。
す斜視図である第４図に関して説明する。
郵便料金メータ１２は、組立体の前縁部においてその間
に文書用開口１１６を形成するように基部装置１１４に
対して着脱自在に固定されている。
に文書用開口１１６を形成するように基部装置１１４に
対して着脱自在に固定されている。
この基部装置１１４は、例えば、Ｂａｃｈ等の米国特許
第２，９３４，００９号「シート材の供給および取扱い
」において開示された形式の機械的なものでよい。この
基部は郵便糾合メータ１２の印刷ドラムに対する機械的
な駆動エネルギを提供するための図示しない機械的駆動
装置を内蔵している。郵便料金メータ１２は、レジスタ
を含むメータ内部の勘定システムが機械的なものとは対
照的に電子式である点で電子式郵便料金メータである。
第２，９３４，００９号「シート材の供給および取扱い
」において開示された形式の機械的なものでよい。この
基部は郵便糾合メータ１２の印刷ドラムに対する機械的
な駆動エネルギを提供するための図示しない機械的駆動
装置を内蔵している。郵便料金メータ１２は、レジスタ
を含むメータ内部の勘定システムが機械的なものとは対
照的に電子式である点で電子式郵便料金メータである。
電力は交流の配線１１８を介して郵便料金メータ１２に
供給される。この電線１１８は、金属製のメータ・ハウ
ジング１２０により提供される絶縁部内の入力ターミナ
ル３４と接続されている。キーボード１２２とデスプレ
イ１２４が設けられ、制御モジュール１８のマイクロプ
ロセッサと制御回路に対して接続されている。
供給される。この電線１１８は、金属製のメータ・ハウ
ジング１２０により提供される絶縁部内の入力ターミナ
ル３４と接続されている。キーボード１２２とデスプレ
イ１２４が設けられ、制御モジュール１８のマイクロプ
ロセッサと制御回路に対して接続されている。
第１図は本発明を実施した電子式郵便料金メータの電源
システムを部分的にブロックで示した回路図、第２図お
よび第３図はメモリー保護回路の変更を含む第１図に示
された本発明の別の実施態様を示す図、および第４図は
外側ハウジング、メータのキーボードおよびメータのデ
ィスプレイを示す電子式郵便料金メータを示す斜視図で
ある。 １２ 郵便料金メータ、１４・勘定モジー−ル、１６
印刷モジー−ル、１８・制御モジー−ル、２０．２２．
２４．２６．２８ ・光学的遮断装置、 ３０・データ
バス、３１．３２ データバス、３４・・−人力ター
ミナル、３６，３Ｂ、４０・・線形電源、４２・・ディ
スプレイ、４４・・・バス、４６・・電源、４８・・ス
テッピング・モータ、５０・モータ、５２・・ＡＣチョ
ーク、５４ コンデンサ、５６・・スイッチング・レギ
ュレータ、５８・・マイクロプロセッサ、６０．６２
メモリー、６４・トランジスタ、６６・・データ／Ｚス
、６８・・・−次側巻線、γ０，７２・・・コンデンサ
、７４・・可変抵抗、７６・・固定抵抗、７８・・・二
次側巻線、８０・−コア、８２・・−ダイオード、８４
コンデンサ、８６・電流制限抵抗、８８．９８ツーナ
ー・ダイオード、９０ ・中間タップ、９２・ダイオー
ド、９４山コンデンサ、９６ 電流制限抵抗、１００
トランジスタ、１０２・・抵抗、１０４・−トランジス
タ、１０６−ツェナー・ダイオード、１０８．１０９．
１１１・・・抵抗、１１２・・・コンデンサ、１２０・
メータ・ハウジング、１２２・・キーボード、１２４
ディスプレイ。 特許出願人 ピント不イ・ボウズ・インコーポレー
テソド（外４名）
システムを部分的にブロックで示した回路図、第２図お
よび第３図はメモリー保護回路の変更を含む第１図に示
された本発明の別の実施態様を示す図、および第４図は
外側ハウジング、メータのキーボードおよびメータのデ
ィスプレイを示す電子式郵便料金メータを示す斜視図で
ある。 １２ 郵便料金メータ、１４・勘定モジー−ル、１６
印刷モジー−ル、１８・制御モジー−ル、２０．２２．
２４．２６．２８ ・光学的遮断装置、 ３０・データ
バス、３１．３２ データバス、３４・・−人力ター
ミナル、３６，３Ｂ、４０・・線形電源、４２・・ディ
スプレイ、４４・・・バス、４６・・電源、４８・・ス
テッピング・モータ、５０・モータ、５２・・ＡＣチョ
ーク、５４ コンデンサ、５６・・スイッチング・レギ
ュレータ、５８・・マイクロプロセッサ、６０．６２
メモリー、６４・トランジスタ、６６・・データ／Ｚス
、６８・・・−次側巻線、γ０，７２・・・コンデンサ
、７４・・可変抵抗、７６・・固定抵抗、７８・・・二
次側巻線、８０・−コア、８２・・−ダイオード、８４
コンデンサ、８６・電流制限抵抗、８８．９８ツーナ
ー・ダイオード、９０ ・中間タップ、９２・ダイオー
ド、９４山コンデンサ、９６ 電流制限抵抗、１００
トランジスタ、１０２・・抵抗、１０４・−トランジス
タ、１０６−ツェナー・ダイオード、１０８．１０９．
１１１・・・抵抗、１１２・・・コンデンサ、１２０・
メータ・ハウジング、１２２・・キーボード、１２４
ディスプレイ。 特許出願人 ピント不イ・ボウズ・インコーポレー
テソド（外４名）
Claims (1)
- 【特許請求の範囲】 （１）予め定めた電力の条件を有する電源により付勢さ
れるようになった記憶装置保護回路において、 予め定めた電圧により付勢される時、不揮発注記憶装置
が記憶場所にデータを書込むことを可能にする書込み電
圧ターミナルを有する不揮発性の記憶装置と、 データを前記の不揮発性記憶装置の前記記憶場所に書込
むため前記不揮発性記憶装置に対して作用的に接続され
た計算装置と、 前記の予め定めた電圧の電位を生成する装置と、前記の
予め定めた電力条件を検出する装置と、前記電圧生成装
置と、前記検出装置と前記不揮発性記憶装置の書込み電
圧ターミナルとに接続されて、予め定めた電力条件にお
いて前記電圧を前記書込み電圧ターミナルに加え、かつ
前記の予め定めた電力条件が存在しない時前記の不揮発
性記憶装置の書込み電圧ターミナルに対する前記電圧を
除去する装置とを設け、該装置は前記計算装置の作動と
独立的に作用可能であることを特徴とするシステム。 （２）前記の不揮発性記憶装置がＮＭＯ８型の記憶素子
であることを特徴とする特許請求の範囲第１項記載のシ
ステム。 （３）前記のＮＭＯ８型Ｏ８装置と前記計算装置との間
に接続されたデータ・バスを含むことを特徴とする特許
請求の範囲第２項記載のシステム。 （４）前記不揮発性記憶装置が、この装置を作動するよ
う利益するため第１の予め定めた極性と反対の極性の作
動電圧供給源により付勢されるべきターミナルと、前記
作動電圧供給源により付勢されるべき前記ターミナルと
第２の電圧を生成するための第２の装置との間に接続さ
れた接続装置とを含み、前記第２の電圧は前記第１の予
め定めた極性が反対であることを特徴とする特許請求の
範囲第：３項記載のシステム。 （５）郵便料金を印刷するための印刷装置を更に設け、
前記計算装置は前記印刷装置と作用的に接続された勘定
装置の一部であることを特徴とする特許請求の範囲第３
項記載のシステム。 （６）外部の作動電圧供給源により付勢されるへき電子
式郵便料金メータにおいて、 郵便料金を印刷するための印刷装置と、前記印刷装置と
接続されてこれにより印刷される郵便料金の勘定を行な
うための勘定装置と、前記勘定装置と作用的に接続され
て、前記の外部の作動電圧供給源が前記郵便料金メータ
を付勢するため作動しない時、勘定データを記憶する不
揮発性の記憶装置とを設け、 前記不揮発性記憶装置は、第１の予め定めた極性の電圧
により付勢される時、前記不揮発性記憶装置がデータを
前記勘定装置によって記憶場所に書込むことを可能にす
る書込み電圧ターミナルを有し、 前記の第１の予め定めた極性の電圧を生成する第１の装
置と、 前記第１の予め定めた極性の前記電圧とは異なる第２の
電圧を生成する第２の装置と、前記第１の電圧生成装置
と、前記第２の電圧生成装置と、前記書込み電圧ターミ
ナルとに接続されて、前記の外部の作動電圧供給源が予
め定めたレベルより高い時前記第１の予め定めた極性の
前記電圧を前記書込み電圧ターミナルに対して加え、か
つ前記外部の作動電圧供給源が前記の予め定めたレベル
よりも低い時前記書込み電圧ターミナルに対して前記第
２の電圧を加える装置とを設けることを特徴とするシス
テム。 （７）前記第１の電圧生成装置と、前記第２の電圧生成
装置と、前記書込み電圧ターミナルとに接続された前記
装置が、 第１および第２と、制御電極を有する第１のトランジス
タを設け、該第２のトランジスタの前記拘−１と第２の
電極の電流経路が前記第１のトランジスタの前記第１の
電極と前記の予め定めた極性の電圧を生成する前記第１
の装置との間で直列に接続され、 前記外部の作動電圧供給源が前記の予め定めたレベルよ
りも高いかあるいは低い時を検出するための検出装置を
含み、該検出装置は前記第２のトランジスタの制御電極
と接続され、 前記第１のトランジスタの前記第２の電極を前記第２の
電圧を生成する前記第２の装置に対して接続する接続装
置とを含むことを特徴とする特許請求の範囲第６項記載
のシステム。 （８）前記検出装置が前記第１の予め定めた極性の電圧
を生成する前記第１の装置と前記の外部の作動電圧供給
源により付勢されるＤＣ作動電源との間に接続された第
２のトランジスタを含み、前記第２のトランジスタが前
記第１のトランジスタの前記制御電極に対して加えられ
るバイアスを制御することを特徴とする特許請求の範囲
第７項記載のシステム。 （９）前記不揮発性記憶装置がＮＭＯＳ型記憶装置であ
ることを特徴とする特許請求の範囲第６項記載のシステ
ム。 （１０）前記勘定装置がデータを前記不揮発性の記憶場
所に書込むための計算装置を含むことを特徴とする特許
請求の範囲第９項記載のシステム。 （ｌ ］） 前記ＮＭＯ８型記憶装置と前記計算装置
の間に接続されたデータ・バスを含むことを特徴とする
特許請求の範囲第１０項記載のシステム。 Ｃｌ２） 前記不揮発性の記憶装置が、この不揮発性
記憶装置を作動するため付勢するため前記第１の予め定
めた極性と反対の極性の作動電圧供給源により細部され
るべきターミナルと、前記作動電圧供給源により付勢さ
れるべき前記ターミナルと前記第２の電圧を生成する前
記第２の装置との間に接続された接続装置とを含み、前
記第２の電圧が前記第１の予め定めた極性と反対の極性
であることを特徴とする特許請求の範囲第１１項記載の
システム。 （１３）外部の作動電圧供給源によって付勢されるべき
電子式郵便料金メータにおいて、 郵便料金を印刷する印刷装置と、 前記印刷装置と接続されて前記印刷装置により印刷され
る郵便料金を勘定する勘定装置と、前記勘定装置と作用
的に接続されて、前記外部電圧供給源が前記郵便料金メ
ータを付勢するため作動しない時、勘定データを記憶す
る不揮発性の記憶装置とを設け、 前記不揮発性記憶装置は、第１の予め定めた極性の電圧
により付勢される時、前記不揮発性記憶装置が前記勘定
装置によりデータを記憶場所に書込むことを可能にする
書込み電圧ターミナルを有し、 第１および第２の電極と制御電極とを有する第１のトラ
ンジスタと、 前記勘定装置が前記第１のトランジスタの前記の第１お
よび第２の電極の電流経路の導通状態を制御するように
、第１のトランジスタの前記制御電極を前記勘定装置に
対して接続する装置と、前記第１のトランジスタの第２
の電極を前記不揮発性記憶装置の前記書込み電圧ターミ
ナルに対して接続する装置と、 前記第１の予め定めた極性の電圧を生成する第１の装置
と、 前記第１の予め定めた極性の前記電圧とは異なる第２の
電圧を生成する第２の装置と、前記第１の電圧生成装置
、前記第２の電圧生成装置および前記第１のトランジス
タの前記第１の電極と接続されて、前記の外部作動電圧
供給源が予め定めたレベルより高いレベルにある時は前
記第１の予め定めた極性の前記電圧を前記第１のトラン
ジスタの第１の電極に対して加え、前記外部作動電圧供
給源が前記の予め定めたレベルよりも低い時は前記第２
の電圧を前記第１のトランジスタの第１の電極に対して
加える装置とを設けることを特徴とするシステム。 （１４）前記第１の電圧生成装置、前記第２の電圧生成
装置および前記第１のトランジスタの前記の第１の電極
と接続された前記装置が、 第１および第２の電極と前記制御電極を有する２’ ２
のトランジスタを含み、該第２のトランジスタの前記の
第１および第２の電極の電流経路が前記第１のトランジ
スタの前記の第１の電極と前記の予め定めた極性の電圧
を生成する前記第１の装置との間に直列に接続され、 前記の外部作動電圧供給源が前記の予め定めたレベルよ
りも高いかあるいは低い時を検出する検出装置を含み、
該検出装置は前記第２のトランジスタの制御電極と接続
され、 前記第２のトランジスタの前記第２の電極を前記第２の
電圧を生成する前記第２の装置に対して接続する接続装
置を含むことを特徴とする特許請求の範囲第１３項記載
のシステム。 （Ｉ５）前記検出装置が、前記第１の予め定めた極性の
電圧を生成する前記第１の装置と前記外部の作動電圧供
給源により付勢されたＤＣ作動電力供給源との間に接続
された第３のトランジスタを含み、該第３のトランジス
タは前記第２のトランジスタの前記制御電極に対して与
えられるバイアスを制御することを特徴とする特許請求
の範囲第１４項記載のシステム。 （１６）前記第３のトランジスタがツェナー・ダイオー
ドと直列に接続された第１および第２の電極を含み、前
記第３のトランジスタのこれら第１および第２の電極の
電流経路と前記ツーナー・ダイオードが前記第１の予め
定めた極性の電圧を生成する前記第］の装置と前記ＤＣ
電力供給源との間に接続されることを特徴とする特許請
求の範囲第１５項記載のシステム。 （１７）前記第１および第２のトランジスタは前記第１
の電極がエミッタ電極であり、前記第２の電極がコレク
ク電極であり、前記制御電極がベース電極であるＮＰＮ
型トランジスタであり、前記第３のトランジスタはＰＮ
Ｐ型トランジスタであることを特徴とする特許請求の範
囲第１６項記載のシステム。 （１８）前記不揮発性記憶装置がＮＭＯＳ型記憶素子で
あることを特徴とする特許請求の範囲第１３項記載のシ
ステム。 （１皺 前記勘定装置はデータを前記の不揮発性の記
憶場所に書込むための計算装置を含むことを特徴とする
特許８Ｎ求の範囲第１８項記載のシステム。 （２０）前記のＮＭＯ８型Ｏ８素子と前記計算装置の間
に接続されたデータ・バスを含むことを特徴とする特許
請求の範囲第１９項記載のシステム。 （２１）前記の不揮発性記憶装置が、この不揮発性記憶
装置を作動するよう付勢するため前記第１の予め定めた
極性と反対の極性の作動電圧供給源によって付勢される
べきターミナルと、前記作動電圧供給源により付勢され
るへき前記ターミナルと前記第２の電圧を生成する前記
第２の装置との間に接続された接続装置とを含み、前記
第２の電圧は前記第１の予め定めた極性と反対の極性で
あることを特徴とする特許請求の範囲第２０項記載のシ
ステム。 （２２）外部の作動電圧供給源により付勢されるべき電
子式郵便料金メータにおいて、 郵便料金を印刷する印刷装置と、 前記印刷装置と接続されてこの印刷装置により印刷され
る郵便料金を勘定する勘定装置と、前記勘定装置と作用
的に接続されて、前記外部の作動電圧供給源が前記郵便
料金メータを付勢するため作動しない勘定テークを記憶
する不揮発性記憶装置とを設け、 前記の不揮発性の記憶装置は、第１の予め定めた電圧に
より付勢される時、前記不揮発性記憶装置が前記勘定装
置によりテークを記憶場所に書込むことを用能にする書
込み電圧ターミナルを有し、第１および第２の電極と制
御電極とを有する第１のトランジスタと、 前記勘定装置が前記第１のトランジスタの前記の第１お
よび第２の電極の電流経路の導通状態を制御するように
、第１のトランジスタの前記制御電（夕を前記勘定装置
に対して接続する装置と、前記第１のトランジスタの第
２の電極を前記不揮発性記憶装置の前記１込み電圧ター
ミナルに対して接続する装置と、 前記第１の予め定めた極性の電圧を生成する第１の装置
と、 前記第１の予め定めた極性の前記電圧とは異なる第２の
電圧を生成する第２の装置と、前記第１の電圧生成装置
、前記第２の電圧生成装置および前記第１のトランジス
タの前記第１の電極と接続されて、前記の外部作動電圧
供給源が予め定めたレベルより高いレベルにある時は前
記第１の予め定めた極性の前記電圧を前記第１のトラン
ジスタの第１の電極に対して加え、前記外部作動電圧供
給源が前記の予め定めたレベルよりも低い時は前記第２
の電圧を前記第１のトランジスタの第１の電極に対して
加える装置と 前記第２の電圧生成装置と前記不揮発性記憶装置の前記
書込み電圧ターミナルとの間に接続されるインピーダン
ス装置とを設けることを特徴とするシステム。 Ｉ２３）前記第１の電圧生成装置と、前記第２の電圧生
成装置と、前記書込み電圧ターミナルとに接続された前
記装置が、 第１および第２と、制御電極を有する第２のトランジス
タを含み、該第２のトランジスタの前記第１と第２の電
極の電流経路が前記前記第１のトランジスタの前記第１
の電極と前記の予め定めた極性の電圧を生成する前記第
１の装置との間で直列に接続され、 前記外部の作動電圧供給源が前記の予め定めたレベルよ
りも高いかあるいは低い時を検出するための検出装置を
含み、該検出装置は前記第２のトランジスタの制御電極
と接続され、 前記第２のトランジスタの前記第２の電極を前記第２の
′ｉ［圧を生成する前記第２の装置に対して接続する接
続装置とを含むことを特徴とする特許請求の範囲第２２
項記載のシステム。 Ｃ２４）前記不揮発性の記憶装置が、この不揮発性記憶
装置を作動するため付勢するため前記第１の予め定めた
極性と反対の極性の作動電圧供給源により利益されるべ
きターミナルと、前記作動電圧供給源により付勢される
べき前記ターミナルと前記第２の電圧を生成する前記第
２の装置との間に接続された接続装置とを含み、前記第
２の電圧が前記第１の予め定めた極性と反対の極性であ
ることを特徴とする特許請求の範囲第２２項記載のシス
テム。 （２５）前記インピーダンス装置が抵抗であることを特
徴とする特許請求の範囲第２４項記載のシステム。 Ｃ６）外部の作動電圧供給源によって利益されるべき電
子式郵便料金メータにおいて、 郵便料金を印刷する印刷装置と、 前記印刷装置と接続されて前記印刷装置により印刷され
る郵便料金を勘定する勘定装置と、前記勘定装置と作用
的に接続されて、前記外部音圧供給源が前記郵便料金メ
ータを利益するため作動しない時、勘定データを記１急
する不揮発性の記憶装置とを設け、 前記不揮発性記憶装置は、第１の予め定めた極性の電圧
により付勢される時、前記不揮発性記憶装置が前記勘定
装置によりデータを記憶場所に書込むことを可能にする
書込み電圧ターミナルを有し、 前記第１の予め定めた極性の電圧を生成する第１の装置
と、 第１および第２のターミナルと制御ターミナルをそれぞ
れ有する第１および第２の３ターミナル・スイッチング
素子とを設け、前記第１および第２の素子の前記第１お
よび第２のターミナル電流経路は前記用込み電圧ターミ
ナルと前記電圧生成装置との間に直列に接続され、 前記勘定装置が前記第１のトランジスタの前記の第１お
よび第２の電極の電流経路の導通状態を制御するように
、前記第１の素子の前記制御電極を前記勘定装置に対し
て接続する装置と、前記作動電圧供給源の電圧レベルを
検出する装置と、 前記第２の素子が前記勘定装置の作動とは独立的に作動
するよう前記検出装置が前記第２の素子の前記第］およ
び第２のターミナルの導通状態を制御するように、前記
第２の素子の制御ターミナルを前記検出装置に対して接
続する装置とを設けることを特徴とするシステム。 （２７）前記第１および第２の３ターミナル素子がトラ
ンジスタであることを特徴とする特許請求の範囲第２６
項記載のシステム。 （２８）予め定めた電力条件を有する電源により付勢さ
れるべき記憶装置保護回路において、第１の予め定めた
極性の電圧により付勢される時、前記不揮発性の記憶装
置がデータを記憶場所に書込むことを可能にする書込み
電圧ターミナルを有する不揮発性記憶装置と、 前記の不揮発性記憶装置と作用的に接続されて、データ
を前記不揮発性記憶装置の前記記憶場所に書込む計算装
置と、 前記第１の予め定めた極性の電圧を生成する第１の装置
と、 前記第１の予め定めた極性と反対の極性の電圧を生成す
る第２の装置と、 前記第１の電圧生成装置、前記第２の電圧生成装置およ
び前記の不揮発性記憶装置の書込み電圧ターミナルと接
続されて、予め定めた電力条件において前記書込み電圧
ターミナルに対して前記第１の予め定めた極性の前記第
１の電圧を加え、前記の予め定めた電力条件が存在しな
い時は前記の不揮発性記憶装置の書込み電圧ターミナル
に対して前記の反対の極性の前記電圧を加える装置とを
設けろことを特徴とする記憶保護回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/306,979 US4445198A (en) | 1981-09-29 | 1981-09-29 | Memory protection circuit for an electronic postage meter |
| US306979 | 1999-05-07 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5868186A true JPS5868186A (ja) | 1983-04-22 |
| JP2532356B2 JP2532356B2 (ja) | 1996-09-11 |
Family
ID=23187733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57170819A Expired - Lifetime JP2532356B2 (ja) | 1981-09-29 | 1982-09-29 | 電子式郵便料金計装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4445198A (ja) |
| EP (1) | EP0075825B2 (ja) |
| JP (1) | JP2532356B2 (ja) |
| CA (1) | CA1188421A (ja) |
| DE (1) | DE3279076D1 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4547853A (en) * | 1982-10-13 | 1985-10-15 | Pitney Bowes Inc. | Electronic postage meter reset circuit |
| US4509141A (en) * | 1982-12-08 | 1985-04-02 | Pitney Bowes Inc. | Postage meter with keyboard keys used for changing operating constants |
| US4534018A (en) * | 1983-04-29 | 1985-08-06 | Pitney Bowes Inc. | Non-volatile memory protection circuit with microprocessor interaction |
| US4591976A (en) * | 1983-06-17 | 1986-05-27 | The United States Of America As Represented By The Secretary Of The Air Force | Multiple task oriented processor |
| US4578774A (en) * | 1983-07-18 | 1986-03-25 | Pitney Bowes Inc. | System for limiting access to non-volatile memory in electronic postage meters |
| US4712139A (en) * | 1983-10-28 | 1987-12-08 | Canon Kabushiki Kaisha | Image communication apparatus |
| US4731749A (en) * | 1984-08-22 | 1988-03-15 | Pitney Bowes Inc. | Electronic postage meter having multiple non-volatile memories for storing different historical information reflecting postage transactions |
| US4627016A (en) * | 1984-08-22 | 1986-12-02 | Pitney Bowes Inc. | Memory address location system for an electronic postage meter having multiple non-volatile memories |
| DE3582982D1 (de) * | 1984-08-22 | 1991-07-04 | Pitney Bowes Inc | Nichtfluechtiges speichersystem mit echtzeit- und netzausfall-datenspeicherfaehigkeit fuer eine frankiermaschine. |
| US4607351A (en) * | 1985-01-14 | 1986-08-19 | International Business Machine Corp. | Cartridge memory protection |
| US4817004A (en) * | 1985-10-16 | 1989-03-28 | Pitney Bowes Inc. | Electronic postage meter operating system |
| US4845632A (en) * | 1985-10-16 | 1989-07-04 | Pitney Bowes Inc. | Electonic postage meter system having arrangement for rapid storage of critical postage accounting data in plural nonvolatile memories |
| US4805109A (en) * | 1985-10-16 | 1989-02-14 | Pitney Bowes Inc. | Nonvolatile memory protection arrangement for electronic postage meter system having plural nonvolatile memories |
| US4807141A (en) * | 1985-12-16 | 1989-02-21 | Pitney Bowes Inc. | Postage meter with microprocessor controlled reset inhibiting means |
| US4926340A (en) * | 1986-07-10 | 1990-05-15 | Rosemount Inc. | Low power process measurement transmitter |
| US4800532A (en) * | 1987-11-25 | 1989-01-24 | Siemens Aktiengesellschaft | Circuit arrangement with a processor and at least two read-write memories |
| US5349669A (en) * | 1988-12-21 | 1994-09-20 | Oki Electric Industry Co., Ltd. | Data write control means |
| US5021963A (en) * | 1988-12-30 | 1991-06-04 | Pitney Bowes Inc. | EPM having an improvement in accounting update security |
| DE69126103T2 (de) * | 1990-11-30 | 1997-08-28 | Casio Computer Co Ltd | Datenspeicheranordnung |
| US5297119A (en) * | 1990-11-30 | 1994-03-22 | Casio Computer Co., Ltd. | Data storage apparatus |
| US5634000A (en) * | 1991-07-31 | 1997-05-27 | Ascom Autelca Ag | Power-fail return loop |
| GB9126998D0 (en) * | 1991-12-19 | 1992-02-19 | Alcatel Business Machines Limi | Franking machine |
| US5712542A (en) * | 1995-05-25 | 1998-01-27 | Ascom Hasler Mailing Systems Ag | Postage meter with improved handling of power failure |
| US5749078A (en) * | 1996-08-23 | 1998-05-05 | Pitney Bowes Inc. | Method and apparatus for storage of accounting information in a value dispensing system |
| GB2321123B (en) * | 1997-01-11 | 2001-01-03 | Motorola Ltd | Circuit for erasing a memory and a method thereof |
| DE10221571A1 (de) * | 2002-05-08 | 2003-12-04 | Siemens Ag | Elektrischer Leistungsschalter mit einem elektronischen Speicher für Kenngrößen und/oder Umrechnungsfaktoren |
| DE10221579A1 (de) * | 2002-05-08 | 2003-12-04 | Siemens Ag | Elektronische Speichereinrichtung für Kenngrößen und Umrechnungsfaktoren für elektronische Schutzeinrichtungen von Leistungsschaltern |
| US7675257B2 (en) | 2007-03-09 | 2010-03-09 | Regal Beloit Corporation | Methods and systems for recording operating information of an electronically commutated motor |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5697187A (en) * | 1979-10-30 | 1981-08-05 | Pitney Bowes Inc | Detector for operating voltage variation for electronic postage meter |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2934009A (en) * | 1956-10-22 | 1960-04-26 | Pitney Bowes Inc | Sheet feeding and treating |
| US3938095A (en) * | 1971-11-04 | 1976-02-10 | Pitney-Bowes, Inc. | Computer responsive postage meter |
| US3810116A (en) * | 1972-11-24 | 1974-05-07 | Sperry Rand Corp | Volatile memory protection |
| US3978457A (en) * | 1974-12-23 | 1976-08-31 | Pitney-Bowes, Inc. | Microcomputerized electronic postage meter system |
| CA1160744A (en) * | 1979-05-09 | 1984-01-17 | Jesse T. Quatse | Electronic postage meter having improved security and fault tolerance features |
| US4301507A (en) * | 1979-10-30 | 1981-11-17 | Pitney Bowes Inc. | Electronic postage meter having plural computing systems |
| US4287825A (en) * | 1979-10-30 | 1981-09-08 | Pitney Bowes Inc. | Printing control system |
| US4337524A (en) * | 1980-02-07 | 1982-06-29 | Mostek Corporation | Backup power circuit for biasing bit lines of a static semiconductor memory |
-
1981
- 1981-09-29 US US06/306,979 patent/US4445198A/en not_active Expired - Lifetime
-
1982
- 1982-09-20 EP EP82108662A patent/EP0075825B2/en not_active Expired - Lifetime
- 1982-09-20 DE DE8282108662T patent/DE3279076D1/de not_active Expired
- 1982-09-24 CA CA000412167A patent/CA1188421A/en not_active Expired
- 1982-09-29 JP JP57170819A patent/JP2532356B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5697187A (en) * | 1979-10-30 | 1981-08-05 | Pitney Bowes Inc | Detector for operating voltage variation for electronic postage meter |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0075825A2 (en) | 1983-04-06 |
| US4445198A (en) | 1984-04-24 |
| DE3279076D1 (en) | 1988-11-03 |
| EP0075825B2 (en) | 1993-06-09 |
| CA1188421A (en) | 1985-06-04 |
| EP0075825A3 (en) | 1984-12-19 |
| JP2532356B2 (ja) | 1996-09-11 |
| EP0075825B1 (en) | 1988-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5868186A (ja) | 電子式郵便料金メ−タのための記憶装置保護回路 | |
| US4534018A (en) | Non-volatile memory protection circuit with microprocessor interaction | |
| US4547853A (en) | Electronic postage meter reset circuit | |
| US4578774A (en) | System for limiting access to non-volatile memory in electronic postage meters | |
| JPH0321952B2 (ja) | ||
| JPS61501870A (ja) | 電気計器用の電力供給および電力監視装置 | |
| US5226006A (en) | Write protection circuit for use with an electrically alterable non-volatile memory card | |
| JPS5848924B2 (ja) | 電気制御郵便料金装置 | |
| US4998203A (en) | Postage meter with a non-volatile memory security circuit | |
| CA1267222A (en) | Electronic postage meter system having arrangement for rapid storage of critical postage accounting data in plural nonvolatile memories | |
| US4706215A (en) | Data protection system for electronic postage meters having multiple non-volatile multiple memories | |
| JPS58131517A (ja) | 電源装置 | |
| CA1264376A (en) | Method and apparatus for locating and displaying historical information within an electronic postage meter | |
| JPS5911998B2 (ja) | デ−タチエツク方式 | |
| US4578758A (en) | Electronic postage meter having a regulated power supply system responsive to a voltage developed in a transformer primary winding circuit | |
| EP0219118A2 (en) | Dual redundant electronic postage meter | |
| JPS5828761A (ja) | 電子式キ−カ−ド装置 | |
| JPH04319504A (ja) | ディスク装置 | |
| CA1211790A (en) | Power supply system | |
| JP3495439B2 (ja) | 動作経歴データ記憶装置 | |
| JP3210786B2 (ja) | 電子式積算流量計 | |
| JPS6231372B2 (ja) | ||
| JPH04362756A (ja) | メモリバックアップ方式 | |
| JPS6219952A (ja) | バツテリバツクアツプメモリ | |
| JPH07226094A (ja) | 情報保持回路 |