JPS586670A - 画信号補正方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ファクシミリ送信機等において、イメージセ
ンサから得られるアナログ画信号の各ビット間の基準レ
ベルのばらつきを補正する画信号補正方式に関する。

ファクシミリ送信機等において、イメージセンサに原稿
を読み取らせた場合には、イメージセンサと原稿との間
に介在されるレンズ系による透過率や、イメージセンサ
の各ビットの感度のばらつきや、原稿を照明する螢光灯
の周辺光量の低下現象率のため、全面均一濃度の原稿を
イメージセンサに読み取らせても、同センサの各ビット
の出力レベルにばらつきが生じる。

このようなイメージセンサの各ビットの出力レベルのば
らつきを補正するために、従来より各種の方式が検討さ
れているが、イメージセンサが装置に組み込まれた状態
で前記ばらつきを補正するためには、原稿読み取り前に
、イメージセンサに白基準面′を読み取らせ、このとき
得られる同一光量に対するイメージセンサの各ビットの
出力から、各ビットに対する補正データを作成し、これ
らの補正データにより、実際に原稿を読み取らせた際の
イメージセンサの各ビットの出力レベルに対する補正を
行う方式が有効である。

しかし、従来のこの種の画信号補正方式においては、イ
メージセンサに白基準面を１ラインのみ読み取らせ、こ
れによって得られた１ラインのイメージセンサの出力の
みから前記補正データを作盛していたので、白基準面に
ごみや紅年変化による汚れがあると、この汚れが、前記
補正に直接影響を及はし、大きな補正誤差を生じさせる
虞れがあるという欠点があった。

本発明は、前記従来の欠点を解消するべくなされたもの
で、白基準面等の濃度基準面の汚れによる補正精度への
影響を最小限に押え、補正精度を高めることができる画
信号補正方式を提供することを目的とする。

すなわち、本発明による画信号補正方式は、イメージセ
ンサに濃度均一の濃度基準面を読み取らせる際、前記イ
メージセンサに前記基準面の異なる部分を複数ライン読
み取らせ、これによって得られた複数ラインの画信号の
対応するビット同士を比較し、該対応するビット毎に最
高レベルの信号を求め、この最高レベルの信号に基づい
て、各ビットに対する補正データを作成することを要旨
とするものである。

以下本発明を図面に示す実施例に基づいて説明する。

第１図および第２図は本発明の一実施例を示す。

１は原稿であり、紙送りローラ２により矢印Ｘ方向に搬
送される。３は前記原稿１の搬送経路に接して設けられ
た白基準面ローラであり、この白基準面ロー２３の外周
面の全面は白基準面４を形成している。また、前記白基
準面ロー２３は図示しない駆動装置により駆動回転され
るようになっている。

５は原稿′１および白基準面４を照射する螢光灯等の光
源、６はイメージセンサ、７は原稿１の搬送経路および
白基準面４とセンサ６との間に介在されたレンズである
。

８は画信号補正回路であり、センサ６から出力されるア
ナログ画信号ｉを入力し、同画信号ｉを、各ビット間′
の基準レベルのばらつきを補正した状態でディジタル化
し、補正ディジタル画信号ｊとして出力する。

前記画信号補正回路８のより具体的な構成は、第２図に
示される。すなわち、９はセンサ６から出力されるアナ
ログ画信号ｉをＡ／Ｄ変換し、ディジタル画信号にとす
るＡ／Ｄ変換器、ｉｏはＡ／Ｄ変換器９から出力される
ディジタル画信号ｋを選択的に蓄積する１ライン分の容
量を有するメモリである。１１はＡ／Ｄ変換器９から出
力されるディジタル画信号にとメモリ１ｏの出力ｌとを
比較するディジタルコンパレータ、１２はディジタルコ
ンパレータ１１の出力に応じてメモリ１ｏへのディジタ
ル画信号にへの書き込みタイミングを制御するメモリ書
き込み制御回路である。

１３は読み出し専用メモリであシ、メモリ１゜の出力ｌ
がとり得る種々の値に対応する補正データの値が書き込
まれて卦シ、メモリ１ｏの出力ｌをアドレスとして入力
されることにより、そのｌに対応する前記書き込み値を
補正データｍとして読み出される。１４はディジタル演
算器であり、Ａ／Ｄ変換器９か、ら出力されるディジタ
ル画信号ｋを、メモリ１３から読み出される補正データ
ｍと演算することにより、補正ディジタル画信号ｊに変
換する。なお、前記各信号ｉ、に、ｌ、ｍはそれぞれＮ
ビットのディジタル信号である（Ｎは一任意数）。

次に、本実施例の動作を説明する。

まず、イメージセンサ６に原稿１を読み取らせる前に、
前記駆動装置によシ白基準面ロー２３を回転させておき
、この状態にてセンサ６に白基準面４を読み取らせる（
すなわち、光源５から発せられた光を白基準面４で反射
、させ、その反射光をレンズ７を介してセンサ６に入射
させる。）。

そして、これによりセンサ６に、回転している白基準面
４の異なる部分を複数ライン読み取らせる。

この読み取りによってセンサ６から順次出力される複数
ラインの画信号は、Ａ／Ｄ変換器９によりディジタル画
信号ｋに順次変換される。そしてメモリ書き込み制御回
路１２は、この場合の第１ライン目のディジタル画信号
ｋがＡ／Ｄ変換器９から出力される際には、そのすべて
のビットをメモリ１０に書き込ませる。

しかし、Ａ／Ｄ変換器９から第２ライン目のディジタル
画信号ｋが出力される際には、これに同期して、メモリ
１０に書き込まれている前記第１ライン目のディジタル
画信号ｋがメモリ出力ｌとして同メモリ１ｏから読み出
される。コンパレータ１１は前記第２ライン目のディジ
タル画信号にとメモリ出力ｌとの対応するビット同士を
比較し、どちらがより白に近いか、すなわちどちらが高
レベルであるかを判定し、ｌ≧にとき、その出力ｙを′
″１″、ｌ（ｋのとき、その出力をｏ″′とする。

そして、メモリ書き込み制御回路１２は、前記コンパレ
ータ１１の出力ｙに基づいてｋがｌより高レベルのビッ
トは、ｋを新たにメモリ１ｏに書き込ませ、逆に１の方
がｋよシ高レベルのビットについては、新たな書き込み
を行わず、メモリ９の現内容をそのまま保持させる。第
３図は、このようなメモリ１０の内容の置き換え動作の
タイムチャートを示している。

以下、第３ライン目以降のディジタル画信号ｋがＡ／Ｄ
変換器９から出力される際にも同様の動準面４の異なる
部分を適当数ライン読み取らせた後には、メモリ１ｏに
はそれにより得られた各ラインのディジタル画信号にの
材応するビット毎における最も白に近い信号、すなわち
最高レベルの信号が蓄積される。

このようにして、前記最高レベルの信号がメモリ１ｏに
蓄積されたならば、紙送りローラ２により原稿１をＸ方
向に搬送しながら前記白基準面４の場合と同様にして同
原稿１をセンサ６に読み取らせる。

これによシ得られたアナログ画信号ｉは、前記同様にＡ
／Ｄ変換器９によりディジタル画信号ｋに変換される。

そして、Ａ／Ｄ変換器９からディジタル画信号にの各ビ
ットが出力されるのに同期して、メモリ１０に書き込ま
れている前記各ビットの最高レベルの信号がメモリ出力
ｌとして同メモリ１ｏから読み出される。

すると、このメモリ出力ｌをアドレスとして、このｌの
値に対応する値の補正データｍがメモリ１３から１原次
読み出される。

そして、演算器１４は、ディジタル画信号にと補正デー
タｍとを演算することにより、ディジタル画信号ｋを、
アナログ画信号ｉの各ビット間の基準レベルのばらつき
を補正した補正ディジタル画信号ｊに変換する。

本装置においては、前記のようにセンサ６に白基準面４
の異々る部分を読み取らせることにより得られた複数ラ
インの画信号の対応するビット毎における最高レベルの
信号に基づいて補正データｍを作成するので、白基準面
４の一部が汚れていても補正データｍに対するその影響
が最少限に押えられるので、補正精度を高精度とするこ
とができる。

第４図は、本発明の他の実施例を示し、白基準面４を表
面に形成された白基準面板１６は、原稿１の搬送方向と
平行方向（ＸまだはＹ方向）に移動されるようになって
いる。他の構成は前記実施例と同様である。

み取らせる際に、白基準面板１５を移動させることによ
シ、前記実施例と同様の効果を得ることができる。

第５図は画信号補正回路の他の実施例を示し、補正後の
画信号もアナログ信号とする例である。

１６はイメージセンサから出力されるアナログ画信号ｉ
を割算する割算器であり、この割算器１６の割算の比は
前記第１図の読出し専用メモリ１３と同様のメモリ１３
から読み出される補正データｍに応じて変化する。

１７は割算器１６の出力ｎをＮピッドのディジタル画信
号ｐに変換するＡ／Ｄ変換器である。

１０は第２図のメモリ１ｏと同様のメモリであり、ディ
ジタル画信号ｐを選択的に書き込まれる。

１１も前記第２図の場合と同様のディジタルコンパレー
タであり、ディジタル画信号ｐとメモリ１゜の出力ｌと
を比較する。

１２も前記第２図の場合と同様のメモリ書き込み制御回
路であり、コンパレータ１１の出力ｙに込みを制御する
。

この実施例においては、イメージセンサに白基準面を読
み取らせる際には、割算器１６は入力されるアナログ画
信号ｉをそのまま出力する。したがって、この場合には
、アナログ画信号ｉがそのままＡ／Ｄ変換器１７により
ディジタル画信号ｐに変換される。そして、メモリ１．
コンパレータ１１、およびメモリ書き込み制御回路１２
によって前記第１図の実施例と同様の動作が行われるこ
とにより、メモリ１０には白基準面読み取り時の複数ラ
インのディジタル画信号ｐの対応するビット毎における
最高レベルの信号が書き込まれる。

・次に、イメージセンサに原稿を読み取らせた場合には
、アナログ画信号ｉに同期してメモリ１゜の内容が読み
出され、さらにこのメモリ出力ｌをアドレスとして、そ
のｌの値に対応する値の補正データｍが順次出力される
。これにより、割算器１６は補正データｍの値に対応す
る比でアナログ画信号ｉを割算する。

したがって、この割算器１６の出力ｎから、アナログ画
信号ｉの各ビット間の基準レベルのばらつきを補正した
アナログ画信号を得ることができる。

本実施例においても、前記のようにイメージセンサに白
基準面の異なる部分を複数ライン読み取らせることによ
シ、白基準面に汚れがあってもその影響を最小限に押え
ることができる。

なお、前記各実施例では、白基準面を用いたが、濃度が
均一であれば白基準面の代わりに非白レベルの濃度基準
面を用いてもよいことはいうまでもない。

以上の説明から明らかなように本発明による画信号補正
方式は、イメージセンサに濃度基準面を読み取らせる際
、前記センサに前記濃度基準面の異なる部分を複数ライ
ン読み取らせ、これによって得られた画信号の対応する
ビット同士を比較し、該対応するビット毎に最高レベル
の信号を求め、この最高レベルの信号に基づいて補正デ
ータを作成することにより、濃度基準面に汚れがあって
も、ｈれによる影響が最小限に押えられ、イメージセ− ンサから出力されるアナログ画信号の各ビット間の基準
レベルのばらつきを高精度に補正することができるとい
う優れた効果を得られるものである。

【図面の簡単な説明】

第１図は本発明による画信号補正方式を適用した一実施
例のブロック図、第２図は同実施例における画信号補正
回路のブロック図、第３図は前記実施例におけるメモリ
１ｏの内容の置き換え動作を示すタイムチャート、第４
図は本発明の他の実施例のブロック図、第５図は画信号
補正回路の他の実施例のブロック図である。 １・・・・・・原稿、３・・・・・・白基準面ローラ、
４・・・・・・・・白基準面、８・・・・・・画信号補
正回路、９・・・・・・・・Ａ／Ｄ変換器、１０・・・
・・・メモリ、１１・・・・・・・・ディジタルコンパ
レータ、１２・・・・・・メモリ書き込み制御回路、１
３・・・・・・読出専用メモリ、１４・・・・・・ディ
ジタル演算器、１５・・・・・・白基準面板。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名烏　
１１

Claims (1)

【特許請求の範囲】
1. イメージセンサに実際の画情報を読み取らせる前に、前
   記イメージセンサに濃度基準面の異なる部分を複数ライ
   ン読み取らせ、これによって得られた複数ラインの画信
   号の対応するビット同士を比較し、該対応するビット毎
   に最高レベルの信号を求め、この最高レベルの信号に基
   づいて補正データを作成し、前記実際の画情報を読み取
   らせた際に得られる画信号の各ビットのレベルを前記補
   正データに基づいて補正することを特徴とする画信号補
   正方式。