JPS5864552A - デ−タ処理方式 - Google Patents

デ−タ処理方式

Info

Publication number
JPS5864552A
JPS5864552A JP16391681A JP16391681A JPS5864552A JP S5864552 A JPS5864552 A JP S5864552A JP 16391681 A JP16391681 A JP 16391681A JP 16391681 A JP16391681 A JP 16391681A JP S5864552 A JPS5864552 A JP S5864552A
Authority
JP
Japan
Prior art keywords
program
memory
variable
read
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16391681A
Other languages
English (en)
Inventor
Masamichi Kato
加藤 正道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP16391681A priority Critical patent/JPS5864552A/ja
Publication of JPS5864552A publication Critical patent/JPS5864552A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Executing Special Programs (AREA)
  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はデータ処理方式に関し、より詳細には読み出し
専用メモリに格納されたプログラムを共用化するととも
に、該共用するプログラム間で使用する変数用領域をも
共用化するようにしたデータ処理方式に関する。
計算機プログラムは1つあるいは複数のプログラムs分
c、rモジュール」あZ)いは「サブルーチン」と呼ば
れる。以下「モジュール」という)から構成されている
。 各モジュールは、通常、アセンブラあるいけコンパ
イラと呼ばれる変換プログラムにより、再配置可能形式
のプログラムに変換される。 次に、これら再配置可能
形式に変換された複数のモジュールは、リンケージ・エ
ディタと呼ばれる結合編集プログラムにより、機械が解
釈・実行できる1つの機械17iのプログラムに変換さ
れる。 この変換されたモジュールは読み出し専用メモ
リ内等に記憶されて逐次実行される。
1つのモジュール内では、制御の移動は自己相対形式に
より、モジュールをメモリ内のどのアドレスにセットし
ても実行することができる。また、該モジュール内で使
用する内部変数の領域は、読み書き可能メモリ内のスタ
ック上において動的に使用される。 すなわち、実行時
にモジュールの先頭で前記スタック上に該モジュール内
で使用される変数領域が確保され、該モジュールの実行
終了時に解放される。 この変数の参照は、割り付けら
れた前記スタック上の変数領域の先頭からの相対位置と
いう形で行われる。 前記スタック上におけるモジュー
ルの変数用領域の先頭アドレスは、割り付けられたとき
にレジスタにセットされており、このレジスタの値と、
前述の相対位置とによシ変数参照に使用するアドレスが
求められる。
このように自己相対形式によると、変数領域がメモリ内
のどの位置に確保されていても、プログラム中の変数参
照命令を変更する必要がない。従って、1つのモジュー
ル内での制御の移動、モジュール内の変数の参照は、該
モジュールが゛セットされるメモリ内のアドレスに依存
せず、任意の場所に実装して実行することができる。
しかしながら、異なるモジュール間での制御の移動や共
用変数の参照は、前述のアセンブラあるいはコンパイラ
と呼ばれる変換プログラムによる変換時には、結合光の
アドレスが決まっていないために、被参照モジュールの
参11θ命令からの相対番地や共用変数用領域の先頭か
らの相対番地が決められない。 リンケージ・エディタ
により複数のモジュールを結合することによりそれらの
アドレスが決ま9、前記相対番地を求めることができる
ので、結合されたプログラム全体は、任意の番地に実装
して実行することができる。
プログラムを読み出し専用メモリに格納して、これを任
意のシステムで使用できるようにするためには、まず、
プログラムを任意のメモリ・アドレスに実装して実行で
きることが必要条件の1つである。 ところが、従来の
計算機プログラムは前述の如く、結合されたプログラム
全体は任意の番地に実装して実行することはできるが、
モジュール単位ではこれを任意の番地に実装して実行す
ることはできなかった。
以下、この点について同面を用いて詳細に説明する。
第1図は従来の計算機におけるメモリに記憶されたプロ
グラム間の結合方式と結合用命令の形式の一例を示すも
ので、読み出し専用メモリ:MEMlに記憶されている
プログラムの1部を重複して使用する場合、モジュール
形式にして実行の先頭アドレスPGIをプログラム・コ
ール(c a t l”)する命令の演算項3に記憶し
ておくかヘアドレス定数4をLとして読み出し専用メモ
リ:MEMl2中に記憶しておき、前記読み出し専用メ
モリ:MEMIにおける先頭アドレスPG2を1/ジス
タに取り出して該レジスタの値(R’EG)5でプログ
ラム・コールを行う結合方式等を採っていた。
しかしながら、これらの方式による場合には、共用する
プログラムの先頭アドレスが変ったとき、プログラム・
コールする命令の前記演算項3あるいけ前記アドレス定
数4の値を変更する必要が生じて、前記読み出し専用メ
モリ:MEM′2に格納されているプログラムあるいは
データの変更が必要になる。
また、前記読み出し専用メモリ:tEM1中に記憶され
ている1つまたは複数の共用されるプログラムの実行先
頭アドレスを記憶しておかなければならないという問題
もあった◎ また、第2図に示す如く、読み出し専用メモリ中に記憶
されているプログラム間で変数用領域8を共用する場合
には、その変数を定推しているプログラムと参照してい
るプログラムで、その変数のメモリを参照するのに変数
用領域8のアドレスVARIを参照命令の演算項に記憶
しておくか、アドレス定数9を■として読み出し専用メ
モリ:ME M’T中に記憶しておき、前記読み出し専
用メモリ:tEM6における変数用領域アドレスVAR
2をレジスタに取り出して、該レジスタの値(REG)
で変数用領域VAR2を参照する方式%式% しかしながら、これらの方式も変数用領域のアドレスが
変ったとき、変数参照命令の前記演算項や前記アドレス
定数9の値を変更する必要が生じて読み出し専用メモリ
:Myrylrに格納されているプログラムあるいけデ
ータの変更が必要となる。
また、変数を定船しているプログラム中で定砂する変数
の名前や数、参照している命令あるいはデータの個数、
アドレス等を記憶しておかなければならないという問題
があった。
本発明は上記事情に艦みてなされたもので、その目的と
するところは、従来のデータ処理方式における上述の如
き問題を解消し、読み出し専用メモリに格納されたプロ
グラムをモジュール単位で共用化するとともに、該共用
するプログラム間で使用する変数用領域をも共用化する
ようにしたデータ処理方式を提供することにある。
本発明の上記目的は、複数の読み出し専用メモリに格納
されたプログラムを共用するとともに、該共用するプロ
グラム間で使用する変数用領域を共用するデータ処理方
式において、読み書き可能メモリ中に共用するプログラ
ムの結合用テーブルおよび共用する変数の領域を参照す
るテーブルを設けて、前記プログラム結合用テーブルに
前記読み出し専用メモリ中の各プログラムの実行開始ア
ドレスをセットし、該プログラム結合用テーブルを使用
して被参照プログラムと参照命令とを結合するとともに
、前記共用する変数の領域を参照するテーブルに前記読
み出し専用メモリ中の各変数の釧り付は先アドレスをセ
ットし、該変数用領域参照テーブルを使用してプログラ
ム間で変数を共用可能としたデータ処理方式によって達
1あされる。
本発明によれば9、プログラムをモジュール単位也9I で読み出し専用メモリに格納しておき、とi妊を組み合
わせて実行できるようになり、よシ細かいプログラムの
利用が可能となる。
以下、本発明の実施例を図面に)J:づいて許細に説明
する。
第3図は本発明の適用対象である制御、事務処理あるい
け技術計算等に利用される小型計算機システムを示すも
ので、演算処理装置11、メモリ装置12、入出力制御
装置13等で構成されている。 メモリ装[12は読み
出し専用メモリ12Aと読み膓き可能メモリ12Bとか
ら構成されており、前者はプログラムの命令や定数デー
タを記憶しておくために、′!!た、徒者はプログラム
実行時に変数データ用として使用される。
上述の計算様システムの抄部は、睨み出し専用メモリ1
2Aに記憶されたプログラムの機能に依存してお9、読
み出し専用メモリ12Aを交換することにより異なった
機能を有する計算機システムとすることが可能である。
 読み出し専用メモリ12Aを実装するメモリボード1
6は、第4図にその一例を示した如く、読、み出し専用
メモリ・チップ17をセットするための複数のソケット
18が設けられたもので、該ソケット18上の読み出し
専用メモリ・チップを交換することによりプログラムを
変えることができるものである。
本発明の要点は、読み出し専用メモリ・チップ中にモジ
ュール群を記憶させると同時に、これらのモジュールを
結合させるための情報をも記憶させることにより、上述
の如き読み出し専用メモリ・チップの交換によるプログ
ラムの変更を行った場合でも、変更後のプログラムを自
由に結合して実行可能とした点にある。
読み出し専用メモリ・チップ用ソケット18に上述の如
き内容を記憶しているメモリ・チップ17を装着する。
 計算機システムの実行開始に先立って、例えば゛電源
スィッチをONにしたとき等に、読み出し専用メモIJ
I2Aを調べて前記結合用情報を見つけ出す。 該情報
はf:’X’+み書き可能メモリ12Bの一部をプログ
ラム群の結合用テーブルとして確保してここに記憶させ
る。 この結合処理は一度だけ行えば良く、例えば電源
スィッチをONにしたとき、パワーオン・リセット回路
14(第3図参照)により演算処理装置11にす)uり
込み信号を与えて結合用の命令を実行したり、読み出し
専用メモリ中に記憶された結合用プログラムを実行した
りすることによね行う。この結合処理が終了すれば、プ
ログラムの実行開始アドレスに制御を渡して計算機シス
テムを使用することが可能となる。
第す図は本発明の一実施例を示すプログラム峨結合方式
を用いるプログラム構成を示すもので、読み出し専用メ
モリ・チップ21中に記憶されているプログラムの一部
PGI 、PO2と、読み出し専用メモリ・チップ22
中に記憶されているプログラムの一部I’Gi、PGj
およびこれらを結合するために用いられる読み書き可能
メモリ23中に用意されている結合用テーブル31を示
している。 プログラムPGI 、PO2、PGl、P
Gjの実行開始アドレスをそれぞれLle L、I L
□。
Lj  とし、またプログラムPGI 、PO2、PG
l、PGjからそれぞれプログラムPGi 、PGj、
PGI 、PO2をコールする場合を考える。
結合用テーブル31の先頭アドレスをTとし、プロダラ
ムPG1.PG2.PG1.PGjの前記実行開始アド
レスLl e L@ + Li’ Lj  を結合用テ
ープ23□OT+。、 ’I’+1 、 ’[’十ρ、
T+□4..・のメモリ内にそれぞれ記憶させる。
第6図はプログラムPGIの中でプログラムPG1をコ
ールする命令の例を示したものであり、図示してない演
算処理装置内のレジスタ1に前記結合用テーブル31の
先頭アドレスTがセットされているものとする。 コー
ル命令の演算項24αD の1−1と前記レジスタ1の内容(It、 E a 1
 )すなわち’]”+Oを加えたもの(〒+1−1)が
コール命令の分岐先のアドレス(L□)が入っている読
シ古き可能メモリ23のアドレスとなり、コール命令は
この分岐先アドレスが入っているメモリ23を間接参照
してプログラムPG1の先頭アドレスL□ に分岐する
第7図は読み出し専用メモリ・デツプ21の中からプロ
グラムP G 1 、 P G 2の先頭アドレスを見
つけ出すための情報とプログラムとの関係を示すもので
ある。この例では、読み出し専用メモリ・チップ21中
を走査して行くと予め決められた特定パターン゛111
111]、1  があられれる。その後にプログラム名
の長さを示す数字“4″のデータがあられれ、プログラ
ム名″I’llG]の4文字が続く。 その直後がプロ
グラムPGIの実行開始アドレスLエ となる。
前述の如く、テロダラムの実行前に読み出し専用メモリ
を走査して上記特定パターンを見つけ、プログラム名の
次の実行開始アドレスを見つけてαの 該アドレスを前記結合用テーブル31に格納する。
結合用テーブル31の何番目に格納するかは、プログラ
ム名から計算する。 例えば、プログラム名の最後の数
字がテーブルの何番目かを示す番号とする等の方法によ
る。
前記第6図に示したプログラムをコールする命令の演算
項24も何番目のテーブルを参照するかを決める必要が
あるが、これについても上記方法と同様にプログラム名
から計算する方式によることができる。
第8図は読み出し専用メモリ・チップ26中にプログラ
ムPGIと定数データ:’D A ’[’ Aが共存す
る場合の例を示すものである。 このような場合、定数
データ中にプログラムPG1の出現を示す特定パターン
と同じ定数が存在すると、定数であるのか、プログラム
の出現を示すパターンであるのか区別がつかなくなる。
 そこで、そのような定数があられれた場合には、それ
らのデータの走査をスキップすることを示す特定パター
ンを用意する。
第8図の例では“11111110′′というパターン
の後にデータを5メモリ単位スキップして走査すること
を示している。 プログラム部分の走査は、命令がすべ
て同じ長さで構成されているならば、その長さを単位長
として該単位長ずつ走査するメモリのアドレスを増加さ
せて調べるようにして前記特定パターンを見つければ良
い。また、命令が可変長のときは、命令を解析してその
長さを求め、該長さを現在アドレスに加えて次に走査す
るメモリのアドレスを決めれば良い。 なお、前記特定
パターンとしては、命令をあられすパターンとは異なっ
た値のものを用いることが必要である。
第9図は読み出し専用メモリを走査して、複数のプログ
ラムの実行開始アドレスを見つけ出し、読み書き可能メ
モリに用意した結合用テーブルにその先頭アドレスを格
納する操作の流れを示すものである。
まず、プログラムが格納されている読み出し専用メモリ
の先頭アドレスをプログラム・カウンタ:PCに(スデ
ツプ41)、最終アドレスをカウンタ:0OUNTに(
ステップ42)それぞれセットする。 比較lの操作(
ステップ43)は、前記プログラム・カウンタ:PCの
内容(PC)とカウンタ:00UNTの内容(OOUN
’l’)とを比較して、これらが一致していれば走査の
処理を終了する。これらが不一致の場合には、比較2の
操作(ステップ44)により、プログラム・カウンタ:
POの示すメモリの内容((PC))が特定のパターン
“11111111’” と等しいか否かを調べる。 
これらが一致していれば、第7図に示したプログラムの
実行の先頭アドレスを示すPC+((P C+ 1 >
”) + 2を計算して、これを前記結合テーブルの先
頭Tから、プログラム名の最後の文字(As OIコー
ド)で示される場所、すなわち、T+ ((PO+ (
(PC+1))+1))−48に格納する(ステップ4
5)。ここで、((PC))等はp。
等が指すメモリ内の値を示し、48はA30Iコ一ド表
示の数字を数値に変換子るための定数である。 次に、
プログラム・カウンタ:PCの値をプログラムの先頭に
移しくステップ46)、比較αυ 1の操作を行う。
比較2の操作(ステップ44)で両者が不一致の場合に
は、更に、比較3の操作(ステップ+7)でプログラム
・カウンタ:Pcの示すアドレスのメモリ内容((PC
))  と’11111110”  とを比較する。 
すなわち、第8図に示したプログラム中に定数が記憶さ
れていて、スキップすべきfJ8 合か否かを判定する
。 これらが一致していれば、プログラム・カウンタ:
PCの内容をスキップすべき数((P C+1 ))だ
け増加させて(ステップ4−8)、比較1の操作を行う
。また、比較3の操作で両者が不−施の場合には、プロ
グラム・カウンタ:PCの値を、現命令の命令長だけ増
して(ステップ49)比較1の操作を行う。
なお、上記に述べたプログラムの先頭アドレスを見つけ
出すための情報(特定パターン)は、1個所にまとめて
おくことも可能である。その場合には、何個分のプレグ
ツムのデータが入っているか、このデータの位置からプ
レグツムの位置までの相対番地はどれだけか等の情報が
必要になる。
α6) 第1O図は異なる読み出し専用メモリ・チップ上に記憶
されたプログラム□メモリ・チップ61上のプログラム
PGI 、PC2、メモリ・チップ52上のプログラム
PGi、PGjを結合して実行するときに必要となる共
用変数VARIN共用配列型変数VA2の共用方式を示
すものである。
変数VAR1はプログラムPGIとPGiで、配列型変
数VA2はプログラムにPC2とPGjでそれぞれ共用
している。これらの変数領域は、第10図(A)に示さ
れる読み書き可能メモリ53内に割り付けられており(
54で示されている)、変数VARl用には!。番地が
、配列変数VA2用には!、から10+9番地がそれぞ
れ割り付けられているものとする。
読み書き可能メモリ53の一部66に、異なる読み出し
専用メモリ・チップ上に記憶されたプログラム間で共用
する変数を参照するための表を用意する。 第10図(
4)のアドレスVからその表が用意されており、1つの
変数に1つのメモリ単位を使用する。 該表中には、前
記変数に割り付けられたメモリの先頭アドレスが記憶さ
れている。
すなわち、アドレス■+0に変数VAT1.1用のメモ
リ領域のアドレス!。が、アドレスV+1に配列変数V
A2用のメモリ領域のアドレス11  が記憶されてい
る。
読み出し専用メモリ・チップ51中のプログラムP G
 l 2>るいはメモリ・チップ52中のプログラムP
Giが変数VAR1を参照する場合には、読み書き可能
メモリ53のエリア55内の前記参照テーブルのアドレ
スV+0を間接参照することにより、VARlにシーJ
り付けられたメモリ領域l。
を参照することになる。
第11図は第10図([3)に示した、読み出し専用メ
モリ51中のプログラムPGI中のプログラムで変数V
AR1に0をセットする命令の詳細を示すものである。
 図示してない演算処理装置のレジスタ:几EG2に前
記参照用テーブルの先頭アドレス■がセットされている
ものとする。上記命令は、レジスタIR:EG2の内容
(REG2)とOとを加えたv+0番地の値が指すメモ
リ (lo番地)を0にするものである。 参照用テー
ブルの何番目を使用するかは、変数名から計算する。
この例では、((変数名の最後の数字)−1)番目とい
う計算方法で決めている。 従って、配列変数VA2は
、参照用テーブルのV+2−1番目を使用することにな
る。
第12[iMは異なる読み出し専用メモリ・チップ内の
プログラム間で共用する変数のメモリ領域を割り付ける
ためのデータの一例を示したもので、このデータは変数
を走読しているプログラム側の読み出し専用メモリ・チ
ップ56中に記憶しておく。 前記データの内容は、は
じめに共用変数割り付は用のデータが始まることを示す
ビットパターン“11111100” が、次に割り付
けるべき変数の個数(この例では2個)がセットされて
いる。
以降、各変数ごとに割り付けるべきメモリ単位数、変数
名の文字数、変数名の文字列が続く。 第12図に示し
た変数VARIは、割り付けるべきメモリ単位数が2、
変数名の文字数が牛、変数名がVムR1であることを示
している。次の配列変数Vα9) A2け割り付けるべきメモリ単位数が10.変数名の文
字数が3、変数名がVA2であることを示している。
第13図は上に述べた、共用変数を割り付けて参照用テ
ーブルに割シ伺けたメモリ領域の先頭アドレスをセット
するために必要な操作の流れを示すものである。 第1
3図の流れ図は、読み出し専用メモリ中に記憶されてい
る共用変数割り付は用データを見つけ出す処理ブロック
:0I31と、処理ブロック:OBlで見つり出したデ
〒りを基にしてメモリ割り付けを行う処理ブロック:O
B2に分割されている。
処理ブロック? OB IF!プログラム・カウンタ:
PCに読み出し専用メモリの先頭アドレスを(ステップ
61)、カラン!X : C0UNT 1に読み出し専
用メモリの最終アドレスを(ステップ62)それぞれセ
ットする。 また、カウンタニ0OUNT3に変放制り
付は領域の先頭アドレスをセットする(ステップ63)
。共用変数はこのアドレスから割り付けて行くものとす
る。
(?Q) 比較1の操作(ステップ64)は、プログラム・カウン
タ:PCの内容(PC)とカウンタ:C0UNTIの内
容(C0UNTI)とを比較して、これらが一致してい
れば命令の実行を終了する。これらが不一致の場合には
、比較2の操作(ステップ65)において、プログラム
・カウンタ:Pcの指すメモリの内容((PC))  
が、共用変数のメモリ割り付けの始まりを示すパターン
“11111100”と一致するか否かを判定する。両
者が一致した場合には、後述の処理ブロック=OB2の
処理を行い、不一致の場合にはプログラム・カウンタ:
PCを1だけ増して(ステップ66)比較1の操作を行
う。処理ブロック二〇B2の処理は、第12図に示した
如き割り付は用データを基にして行う。
割り付ける変数の個数をプログラム・カウンタ:POを
1つ増したアドレス(po+1)の指すメモリから読み
込みセットする(ステップ67)。
第12図の例では2である。次に、プログラム・カウン
タを2つ増して、割り付ける変数の記憶されているとこ
ろへ進める。  比較3の操作(ス(21) テップ69)は、カウンタ: 0OUN’l’2の値(
OOUNT2)が0であるか否か判定し、メモリ領域を
割り付ける変数が残っているかどうかを調べる。 カウ
ンタ:C0UNTIの値が0であれば、処理ブロック:
OBlの比較1の操作(ステップ64)で読み出し専用
メモリの終りかどうかを調べる。 カウンタ:0OUN
T2の値が0でない場合には、変数に割り付けたメモリ
・アドレスをその変数名から計算した値で得られる固有
値により、参照テーブルの先頭からの相対値を決める。
ここでは、変数名の最後の文字を前記相対値を求めるた
めに使用している(ステップ70)が、ハツシュ関数に
より固冶値を求める方法等を用いても良い。
次に、変数に対してメモリを割り付けl(ので、その分
だけカウンタ:0OUN’[’3を増して次に割り付け
て良いメモリのアドレスを更新する。
具体的には、プログラム・カウンタ:PCの指している
メモリの値((PO))に割り付けるべきメモリのサイ
ズが記憶されているので、これをカランr9り タ: 00UN’l’3の内容に加える(ステップ71
)。
これで1つの変数のメモリ割り付けが終了したので、割
り付けるべき変数のカウンタ:0OUNT2を1減らす
(ステップ72)。そして、プログラム・カウンタ:P
Cを上で割り付けた変数データの次に進める。 具体的
には、PO+1のメモリには変数名の数が記憶されてい
るので、プログラム・カウンタ:PCにこの値を加え、
更に割り付けるメモリ数と文字数のセットされているメ
モリ分として2を加えることにより、プログラム・カウ
ンタ:PCを処理済変数のデータの次に進めることがで
きる(ステップ73)。次に、比較3の操作(ステップ
69)で、割り付けるべき変数があるかどうかを調べる
上記、第9図、第13図に流れ図として示した処理操作
は、プログラム実行開始に先立って1度だけ行えば良い
以上述べた如く、本発明によれば、複数の読み出し専用
メモリに格納されたプログラムを共用するとともに、該
共用するプログラム間で使用する(ハ) 変数用領域を共用するために、読み書き可能メモリ中に
共用するプログラムの結合用テーブルおよび共用する変
数の領域を参照するテーブルを設けて、前記プログラム
結合用テーブルに前記読み出し専用メモリ中の各プログ
ラムの実行開始アドレスをセットし、該プログラム結合
用テーブルを使用して被参照プログラムと参照命令とを
結合するとともに、前記共用する変数の領域を参照する
テーブルに前記読み出し専用メモリ中の各変数の割り付
は先アドレスをセットし、該変数用領域参照テーブルを
使用してプログラム間で全数を共用可能としたので、前
記読み出し専用メモリ中の各プログラムを、いわば部品
として利用することができる。 これらのプログラムは
メモリ・チップに記憶しておくことにより紙テープ、磁
気テープあるいは70ツビー・ディスクに記憶させて利
用する場合に比べて、入出力装置あるいはメモリに読み
込むためのプログラム、更にはプログラム部品を結合し
て1つのプログラムを構成するプログラム等が不要にな
るという利点を生ずる。
12つ ムをmbすることも可能となり、そのうちの一部−を修
正する場合にも対応する部分のメモリ・チップを1換す
るだけで済み、プログラムの再コンパイル、結合処理あ
るいは読み込みメモリ全体の作□り直し等の処理は不要
であり、前述の利点とあいまって、優れたデータ処理方
式を得るという顕著な効果を奏するものである。
【図面の簡単な説明】
第1図、第2図は従来のデータ処理方式を示す図、第3
図は本発明の適用対象である計算機システムを示す図、
第4図は読み出し専用メモリの構造を示す図、第6図〜
第8図は本発明の実施例であるプログラム結合方式を用
いるプログラム構成を示す図、第9図はプログラム結合
の流れを示す図、第10図〜第12図は変数用領域の共
用を行うためのプログラム構成を示す図、第13図は変
数を共用する際の参照用テーブルに割シ付けたメモリ領
域の先頭アドレスをセットする操作の流れを示す図であ
る。 11:演算処理装置、12:メモリ装置i’j113=
入出力制御1i? 置、14 :パワーオンリセット回
路、15A’アドレス・バス、15n:データ・バス、
16:メモリ・ボード、17:読み出し専用メモリ・チ
ップ、21,22,26,51,52,56:読み出し
専用メモリ・チップ、23 v O3’ 読み書き可能
メモリ、!1−4.9ニブログラム結合処理の操作ステ
ップ、61〜73:変数用領域参照テーブルにf;uり
付けたメモリ領域の先頭アドレスをセットする操作ステ
ップ。 第6 図 第7図 第8図 第11図 第12図 56 323−

Claims (1)

    【特許請求の範囲】
  1. 複数の読み出し専用メモリに格納されたプログラムを共
    用化するとともに、該共用するプログラム間で使用する
    変数用領域を共用するデータ処理方式において、読み書
    き可能メモリ中に共用するプログラムの結合用テーブル
    および共用する変数の領域′tt参照するテーブルを設
    けて、前記プログラム結合用テーブルに前記読み出1−
    専用メモリ中の各プログラムの実行開始アドレスをセッ
    トし、該プログラム結合用テーブルを使用して被参照プ
    ログラムと参照命令とを結合するとともに、前記共用す
    る変数の領域を参照するテーブルに前記読み出し専用メ
    モリ中の各変数の割ね付は先アドレスをセットし、該変
    数用領域参照テーブルを使用してプログラム間で変数を
    共用するように構成したことを特徴とするデータ処理方
    式。
JP16391681A 1981-10-14 1981-10-14 デ−タ処理方式 Pending JPS5864552A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16391681A JPS5864552A (ja) 1981-10-14 1981-10-14 デ−タ処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16391681A JPS5864552A (ja) 1981-10-14 1981-10-14 デ−タ処理方式

Publications (1)

Publication Number Publication Date
JPS5864552A true JPS5864552A (ja) 1983-04-16

Family

ID=15783254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16391681A Pending JPS5864552A (ja) 1981-10-14 1981-10-14 デ−タ処理方式

Country Status (1)

Country Link
JP (1) JPS5864552A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60204039A (ja) * 1984-03-27 1985-10-15 Fujitsu Ltd コンパイラ出力処理方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60204039A (ja) * 1984-03-27 1985-10-15 Fujitsu Ltd コンパイラ出力処理方式

Similar Documents

Publication Publication Date Title
US4215400A (en) Disk address controller
KR900006008B1 (ko) 스마트 메모리군을 갖는 정보 처리 시스템
US3651473A (en) Expandable interlock exchange for multiprocessing systems
JPS6122817B2 (ja)
JPS5864552A (ja) デ−タ処理方式
EP0532690B1 (en) Method and apparatus for managing page zero memory accesses in a multi-processor system
JPS63244152A (ja) 拡張記憶装置アクセス制御装置
JP2826309B2 (ja) 情報処理装置
KR920008959B1 (ko) 가상 컴퓨터 시스템의 정보 이송 방법
JPS5987550A (ja) デ−タ処理方式
JPS6362778B2 (ja)
JPS5870357A (ja) マイクロプログラムド・ブロセツサおよびその作動方法
JP2729795B2 (ja) 並列計算機及びその制御方法
KR0164769B1 (ko) 시스템 프로그램 실행 방법
JPH01217536A (ja) 異種言語混在形プログラム処理コントローラ
JPS5918787B2 (ja) Tlbパ−テイシヨン方式
JPS6152748A (ja) マイクロコンピユ−タ開発装置のトレ−ス選択方式
JP2560693B2 (ja) デ−タフロ−型計算機のプログラムリンク方式
JP3474347B2 (ja) マイクロコンピュータの命令解読部
JPS58117049A (ja) ロ−ドモジユ−ルの分割ロ−ド方式
JPH0465714A (ja) 計算機システムのロードモジュール管理方式
JPS62191931A (ja) マイクロプログラム制御装置
JPS603656B2 (ja) 計算機のメモリ拡張方式
JPH0642229B2 (ja) 情報処理装置
JPS6074076A (ja) プロセツサ共通化方式