JPS5863167A - サイリスタ - Google Patents

サイリスタ

Info

Publication number
JPS5863167A
JPS5863167A JP57159411A JP15941182A JPS5863167A JP S5863167 A JPS5863167 A JP S5863167A JP 57159411 A JP57159411 A JP 57159411A JP 15941182 A JP15941182 A JP 15941182A JP S5863167 A JPS5863167 A JP S5863167A
Authority
JP
Japan
Prior art keywords
thyristor
interface
interfaces
semiconductor
plane
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57159411A
Other languages
English (en)
Inventor
ヘルム−ト・ヘルベルク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Schuckertwerke AG
Siemens AG
Original Assignee
Siemens Schuckertwerke AG
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Schuckertwerke AG, Siemens AG filed Critical Siemens Schuckertwerke AG
Publication of JPS5863167A publication Critical patent/JPS5863167A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H01L21/30608—Anisotropic liquid etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thyristors (AREA)
  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はｐｎｐｎ積層を備え、個々の層の間のｐｎ接合
に実質的に平行に存在する二つの界面を有する多層半導
体素体を持つサイリスタに関する。
この種類のサイリスタは、例えばＡ、　Ｂ１１ｃｈｅｒ
著の書籍［サイリスタ物理学（Ｔｈｙｒｉｓｔｏｒ　Ｐ
ｈｙａｉｃｍ）Ｊ　二ｓ、　−ヨークＳｐｒｉｎｇｅｒ
出版社１９７６年出版、１９８ないし２００ページ、特
に第１４．１図から公知である。
Ｓ、に、　Ｇｈａｎｄｉ著［半導体電力用素子（Ｓｅｍ
ｉｃｏｎｄｕｃｔｏｒＰｏｗｅｒ　Ｄｅｖｉｃｅｓ　）
　Ｊ　ｑンドンＪｏｈｎ　Ｗｌｌｅｙ　＆　Ｓｏｎ＋ｓ
出版社１出版社１山７７ た種類のサイリスタでその縁が上下の界面から出てそれ
らの界面の間に存在する平面への方向にそれぞれ小さく
なるように二重に傾斜づけられているものが記載されて
いる。この平面内にｐｎ接合に平行な断面だけに関して
言えば、サイリスタの最小の断面積が存在する。この場
合その縁を上下界面と正の角度で囲むサイリスタともも
しくは鳩尾形断面をもつサイリスタとも言う。
そのようなサイリスタの二重傾斜の縁は、界面建斜めに
導かれる砂噴流の作用によって生成される。しかしつづ
いてその縁を上記の機械的加工工程によって生ずるｐｎ
接合を橋絡する短絡部を除去するためにエツチング工程
に委ねなければならな〜１゜ 本発明は、簡単なやり方で、すなわち砂噴流の加工工程
なしに製造できる最初に述ぺた種類の鳩尾製断面を持つ
サイリスタを提供することを目的とする。この目的は、
界面が（１００）格子面を鳴し、長方形に形成され、〈
１１１３〉結晶軸方向に走る側方局限を持ち、かつ側面
の（１１１）面の複数対が備えられ、その側面はそれぞ
れ両界面の互に対応する局限から出て、界面間に存在し
界面に平行な平面内で出会い、その平面内に半導体素体
がその外面に平行に存在する長方形の最小断面積を有す
ることＫよって達成される。
本発明によって得ることができる利点は、特にサイリス
タ半導体素体の二重に傾斜づけられた縁が一つの工、チ
ング工程によってのみ、すなわち予め砂噴流を当てるこ
となく形成でき、この、：Ｉ：、　。
チング工程における縁の幾何学的形状の形成が縁の側の
短絡を生ずることなく行われることに存在する。
以下本発明を図を引用して評しく説明する。
第１図には本発明により形成されたサイリスタが示され
ている。それは、例えばシリコンである単結晶半導体材
料からなる素体ｌを有し、その素体はｎ形層２ａ、２ｂ
および４とｐ形層３および５を有する。二つの部分２Ｒ
および２ｂからなる層２ａ。
２ｂはｎエミッタとも呼ばれ、層３はｐベース、層４は
ｎベースそして４５はｐエミッタと呼ばれる。
ｎｘｉツタの部分２ａおよび２ｂは半導体素子１の界面
６に、例えばアルミニウムのような導電性材料からなる
二つの条状被覆７ａ、７ｂを備えており、それらが−し
よにサイリスタのカソードを形成する。それらは端子Ｋ
を接続されている。ｐ　ｓ−４ツタ５には半導体素体の
反対側の界面で、例えばアルミニウムのような導電性材
料からなる７ノード８が接触する。７ノード８は端子Ａ
と接続されている。端子２により点弧回路と接続されて
いる点弧電極９はｐベース、：３と接触する。
界面６は（１００）格子面の半導体面である。それは長
方形に形成され、〈１１０〉結晶軸方向に平行に走る側
方局限ｌＯを有する。
界面６と反対側の面は同様Ｋ　（１００）面で長方形に
形成され、＜１１０＞方向に平行ＩＣ走る側方局限１１
を有する。符号１２は層３および４の間のｐｎ接合を示
し、一方層４および５の間のｐｎ接合は符号１３が付せ
られている。互に対応して見える双方の図の面に平行に
走る側方局＠ＩＯおよび１１から半導体素体１の一対の
側面１４．１５が出ており、それらは界面６に平行に走
る直＃ｉ！１６において交わる。これに相似して右側の
第１図で斜めに彼方に走る側方局限ｌＯおよび１１から
、１１７において出会う二つの側面が出ている。残りの
側方局限ｌＯおよび１１は対応する状態で一対の側面に
より互に連結されており、その場合そのような対に属す
る側面はそれぞれ一つの平面内で交わり、その平面に直
線１６および１７も属する。この平面内において、半導
体素体はｐｎ接合１２．１３に平行な断面だけを考慮す
るならば最小の断面積を持つ。上述の側面、例えば１４
および１５などはすべてそれぞれ（１１１）半導体面で
ある。
サイリスタ五の作動状態は従来のサイリスタのそれに相
幽し、例えばＳ、Ｍ、Ｓｚｅ着の書籍「半導体（５） 素子の物理（Ｐｈｙｓｉｃｍ　ｏｆ　Ｓｅｍ１ｏｏｎｄ
ｕｃｔｏｒ　Ｄｅｖｉｃｅｓ）Ｊ　二ｚ　−ヨークＪｏ
ｈｎ　Ｗｉ　ｌａｙ　ａｎｄ　５ｏｎａ出版社１９６９
年出版、３２０ないし３４０ペー：）Ｋ記載されている
。
第２図に、それから第１図に示す複数のサイリスタが製
造される単結晶の円板状多層半導体素体１８の一部分が
平面図で示されている。その見ることができる上界面は
その場合（１００）面であり、その反対側の下界面と同
様である。半導体素体１８は上述の界面が、例えば窒化
シリコン（ＳＩ３Ｎ４）あるいはＳ　１０２からなる第
２図に図示されｌ：「いマスク層で覆われている。
半導体素体１８を第２図に記入された、見ることができ
る界面の内部の＜１１０＞方向と一致する分割線１９に
よって分割するならば、その一つが第３図に示されてい
る複数の正方形の半導体片側が生ずる。その場合第３図
は第２図の線■−■による断面を示す。その各々が第１
図に示すサイリスタの製造の中間段階を示す半導体片側
の側方局限は長方形であるかあるいは正方形である。
第２および第３図から個々に分かるように、相（６） 互に同じに形成された半導体片側の各々が積層２ａ。
２ｂ、３．４および５を第１図に対応して有する。その
場合ｎ形層２ａ、２ｂの部分２ａおよび２ｂは条状に形
成され、ｐ＃層３の中にそれが半導体片側の上界面６１
で延びるように挿入されている。条状部分２ａおよび２
ｂの長さ方向の延びは同じ方向の半導体片側の寸法より
小ざい。層３，４および５０間の実質的に界面６および
反対側の界面６’に平行に存在するｐｎｍ合１２および
１３は第１図に対応して同様に符号が付されている。さ
らＩｃ第３図には、それによって円板状半導体素体１８
の上下界面が徨われているマスク層に行号２１および２
２が付されてい石。
それから第３図に基づいて形成された牛導体片側を、例
えは約８０℃に加色されたＫＯＨの水溶液からなる媒質
による異方性エツチング工程に姿ねるならば、マスク層
２１および２２により扱われない分割面、例えば羽およ
び胴にそれぞれ第３図にその壁部分が鎖線で示され、符
号２５ないしあが付された７字形の溝が腐食し込まれる
。この壁部分はそれぞれ（Ｕｔ）半導体面であり、例え
ば＃ｇ１図の面１４および１５　ｋ相当する。第３図に
見え、図の面に平行な分割直に腐食し込まれたＶ字形溝
の壁部分は、第１図の直線１６に対応する鎖線で示され
た直ｍ　１６　ｋ沿って交わる。
１エツチング工程の後にマスク層２１および２２を界面
６および６′から除去し、部分２ａおよび２ｂ　Ｋ導電
性材料からなる被覆７ａおよび７ｂを備える。
層５の上への７ノード８および層３の上への点弧電極９
ならびに端子Ａ、におよび２の設置の後に最終的に第１
１ＳＪｋ示すサイリスタが生ずる。
円板状多層半導体素体１８からの半導体片２０の分割は
鋸切断あるいは伊１えばＣＯ２あるいはＮａＹＡＧレー
ザのようなレーザ装置の分割線１９に沿って導かれる光
線による上述半導体素体の表面の走査によって行われる
のが望ましい。上述に従って製造されたサイリスタの側
面、例★ば１４および１５と界面６もしくけ６′の間で
測定された開き角度は１０９．５゜Ｋ相当する。■字形
＄２５ないしあの形成の際のエツチング時間は、壁部分
２５ないし詔がそれぞれそれにおいてはエツチング速度
が非常に小さい１ｏｔ）半導体面であるから、大きな許
容差範囲の中で変動できる。それによってサイリスタ半
導体素体１の第１図に示された形状の再現性は非常に高
い。
【図面の簡単な説明】
面図、第３図は第１図に示すサイリスタの製造方法の経
過の中で得られる中間段階を示す第２図のｍ−ｍ線断面
図である。 １・・・半導体素体、６，６′・・・界面、１０．１１
・・・貴方局限、１４．１５・・・側面。 代理人弁理士山　口　　巖 （９） ３１５

Claims (1)

  1. 【特許請求の範囲】 １）　　ｐｎｐｎ積層を備え、個々の層の間のｐｎ接合
    に実質的に平行に存在する二つの界面を有する多層半導
    体素体を持つものにおいて、界面が（１００）格子面を
    有し、長方形に形成され、＜１１０＞結晶軸方向に走る
    側方局限を持ち、かつ側面の（１１１）面の複数対が備
    えられ、該側面はそれぞれ両界面の互に対応する局限か
    ら出て、界面間に存在し界面に平行な平面内で出会い、
    該平面内に半導体素体がその界面に平行に存在する長方
    形の最小断面積を有することを特徴とするサイリスタ。 ２、特許請求の範囲第１項記載のサイリスタにおいて、
    側面の（Ｕｌ）面の対が異方性エツチングにより形成さ
    れたことを％徴とするサイリスタ。
JP57159411A 1981-09-22 1982-09-13 サイリスタ Pending JPS5863167A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE31376959 1981-09-22
DE19813137695 DE3137695A1 (de) 1981-09-22 1981-09-22 Thyristor mit einem mehrschichten-halbleiterkoerper mit pnpn-schichtfolge und verfahren zu seiner herstellung

Publications (1)

Publication Number Publication Date
JPS5863167A true JPS5863167A (ja) 1983-04-14

Family

ID=6142332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57159411A Pending JPS5863167A (ja) 1981-09-22 1982-09-13 サイリスタ

Country Status (4)

Country Link
US (1) US4467343A (ja)
EP (1) EP0075102B1 (ja)
JP (1) JPS5863167A (ja)
DE (1) DE3137695A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4808260A (en) * 1988-02-05 1989-02-28 Ford Motor Company Directional aperture etched in silicon
EP0343797A1 (en) * 1988-05-25 1989-11-29 Powerex, Inc. Field grading extension for enhancement of blocking voltage capability of high voltage thyristor
US5284780A (en) * 1989-09-28 1994-02-08 Siemens Aktiengesellschaft Method for increasing the electric strength of a multi-layer semiconductor component
US5682062A (en) * 1995-06-05 1997-10-28 Harris Corporation System for interconnecting stacked integrated circuits
US5608264A (en) * 1995-06-05 1997-03-04 Harris Corporation Surface mountable integrated circuit with conductive vias
US5618752A (en) * 1995-06-05 1997-04-08 Harris Corporation Method of fabrication of surface mountable integrated circuits
US5814889A (en) * 1995-06-05 1998-09-29 Harris Corporation Intergrated circuit with coaxial isolation and method
US5668409A (en) * 1995-06-05 1997-09-16 Harris Corporation Integrated circuit with edge connections and method
US5646067A (en) * 1995-06-05 1997-07-08 Harris Corporation Method of bonding wafers having vias including conductive material
JP3319227B2 (ja) * 1995-06-29 2002-08-26 三菱電機株式会社 電力用圧接型半導体装置
US6740555B1 (en) * 1999-09-29 2004-05-25 Infineon Technologies Ag Semiconductor structures and manufacturing methods

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS509272A (ja) * 1973-05-30 1975-01-30
JPS53116785A (en) * 1977-03-23 1978-10-12 Toshiba Corp Semiconductor device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3575644A (en) * 1963-01-30 1971-04-20 Gen Electric Semiconductor device with double positive bevel
DE1427770A1 (de) * 1964-06-12 1968-12-12 Telefunken Patent Verfahren zum Zerlegen einer Halbleiterscheibe in Einzelsysteme
NL6603372A (ja) * 1965-03-25 1966-09-26
GB1057214A (en) * 1965-05-11 1967-02-01 Standard Telephones Cables Ltd Improvements in or relating to semiconductor devices
US3493820A (en) * 1966-12-01 1970-02-03 Raytheon Co Airgap isolated semiconductor device
GB1211627A (en) * 1968-08-06 1970-11-11 Westinghouse Brake & Signal Methods of manufacture of semiconductor elements and elements manufactured therby
US3697829A (en) * 1968-12-30 1972-10-10 Gen Electric Semiconductor devices with improved voltage breakdown characteristics
US3648131A (en) * 1969-11-07 1972-03-07 Ibm Hourglass-shaped conductive connection through semiconductor structures
US3765969A (en) * 1970-07-13 1973-10-16 Bell Telephone Labor Inc Precision etching of semiconductors
US3943547A (en) * 1970-12-26 1976-03-09 Hitachi, Ltd. Semiconductor device
US3878552A (en) * 1972-11-13 1975-04-15 Thurman J Rodgers Bipolar integrated circuit and method
US4110780A (en) * 1973-07-06 1978-08-29 Bbc Brown Boveri & Company, Limited Semiconductor power component
DE7328984U (de) * 1973-07-06 1975-05-15 Bbc Ag Brown Boveri & Cie Leistungshalbleiterbauelement
DE2358937C3 (de) * 1973-11-27 1976-07-15 Licentia Gmbh Thyristor fuer hochspannung im kilovoltbereich
US3986200A (en) * 1974-01-02 1976-10-12 Signetics Corporation Semiconductor structure and method
DE2422748C3 (de) * 1974-05-10 1978-10-19 Siemens Ag, 1000 Berlin Und 8000 Muenchen Thyristor
US3968491A (en) * 1974-11-25 1976-07-06 The United States Of America As Represented By The Secretary Of The Navy Radar rangemeter
DE2751485A1 (de) * 1977-11-18 1979-05-23 Semikron Gleichrichterbau Verfahren zum herstellen von halbleiterkoerpern mit definiertem, durch aetzen erzielten und mit einem glas abgedeckten randprofil

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS509272A (ja) * 1973-05-30 1975-01-30
JPS53116785A (en) * 1977-03-23 1978-10-12 Toshiba Corp Semiconductor device

Also Published As

Publication number Publication date
EP0075102B1 (de) 1988-05-11
EP0075102A2 (de) 1983-03-30
DE3137695A1 (de) 1983-04-21
US4467343A (en) 1984-08-21
EP0075102A3 (en) 1983-09-21

Similar Documents

Publication Publication Date Title
US3422527A (en) Method of manufacture of high voltage solar cell
US3608186A (en) Semiconductor device manufacture with junction passivation
US4127863A (en) Gate turn-off type thyristor with separate semiconductor resistive wafer providing emitter ballast
EP0032801B1 (en) Method of dicing a semiconductor wafer
US4355457A (en) Method of forming a mesa in a semiconductor device with subsequent separation into individual devices
US5182233A (en) Compound semiconductor pellet, and method for dicing compound semiconductor wafer
CA1126412A (en) Gate turn-off thyristor
US3199002A (en) Solid-state circuit with crossing leads and method for making the same
US3518506A (en) Semiconductor device with contact metallurgy thereon,and method for making same
JPS5863167A (ja) サイリスタ
JPH0222869A (ja) 対称阻止高降伏電圧半導体デバイスとその製造方法
US3210620A (en) Semiconductor device providing diode functions
US3209214A (en) Monolithic universal logic element
EP0126611A2 (en) Thermal resistance of semiconductor devices
US3740617A (en) Semiconductor structure and method of manufacturing same
EP0046316B1 (en) Semiconductor devices and their manufacture
JPS63268276A (ja) 半導体装置及びその製造方法
JPS6226839A (ja) 半導体基板
US5696402A (en) Integrated circuit device
US3758832A (en) Thyristor with short circuiting ring
JPS58116767A (ja) 半導体素子
JPS5864067A (ja) サイリスタ
JPS61131583A (ja) 半導体レ−ザの製造方法
US3270255A (en) Silicon rectifying junction structures for electric power and process of production thereof
JPH0444285A (ja) 半導体発光素子