JPS5864067A - サイリスタ - Google Patents
サイリスタInfo
- Publication number
- JPS5864067A JPS5864067A JP16210482A JP16210482A JPS5864067A JP S5864067 A JPS5864067 A JP S5864067A JP 16210482 A JP16210482 A JP 16210482A JP 16210482 A JP16210482 A JP 16210482A JP S5864067 A JPS5864067 A JP S5864067A
- Authority
- JP
- Japan
- Prior art keywords
- thyristor
- interface
- groove
- semiconductor
- depth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 6
- 239000013078 crystal Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 claims 3
- 239000011229 interlayer Substances 0.000 claims 1
- 239000004020 conductor Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000004576 sand Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- LUMVCLJFHCTMCV-UHFFFAOYSA-M potassium;hydroxide;hydrate Chemical compound O.[OH-].[K+] LUMVCLJFHCTMCV-UHFFFAOYSA-M 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30608—Anisotropic liquid etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
- H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
- H01L29/0661—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body specially adapted for altering the breakdown voltage by removing semiconductor material at, or in the neighbourhood of, a reverse biased junction, e.g. by bevelling, moat etching, depletion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Thyristors (AREA)
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
「本発明はpmpn積層を備え、個々の層の間υつpt
am合に実質的に平行に存在し、その縁部が外側にある
p層を区切る界面と90′より小さい角度をなして囲む
多層半導体素体を有するサイリスタに関する。
am合に実質的に平行に存在し、その縁部が外側にある
p層を区切る界面と90′より小さい角度をなして囲む
多層半導体素体を有するサイリスタに関する。
との機部のサイリスタは、例えばムdo1ph B11
*h*r着の書籍 「サイリスタ物理学(Thyristor Ph)ra
ies)J 二& −ml−タ8pringer出版
社197・年出版、018ないし200ベージ、411
に第14,1図から公知である。そのようなサイリスタ
の傾斜づけられた縁は、例えば研摩過程あるいは昇1[
rk斜めに導かれる砂噴旅の作用によって生成される。
*h*r着の書籍 「サイリスタ物理学(Thyristor Ph)ra
ies)J 二& −ml−タ8pringer出版
社197・年出版、018ないし200ベージ、411
に第14,1図から公知である。そのようなサイリスタ
の傾斜づけられた縁は、例えば研摩過程あるいは昇1[
rk斜めに導かれる砂噴旅の作用によって生成される。
しかしつづいて傾斜づけられた縁部は、上記の加工過程
によって生じたpn接合を橋絡する短絡部を除去するた
めに工、チンダニl!に委ねられねばならない。
によって生じたpn接合を橋絡する短絡部を除去するた
めに工、チンダニl!に委ねられねばならない。
本発明は、簡単な方法で、すなわち上述の機械的な加工
なしに製造でき、その場合縁部感震が事情によりてはシ
リコン円板全体に、すなわち多数のサイリスタkliI
llIK実施可能であるような最初に挙けた部類のサイ
リスタを提供することを目的とする。この目的は本発明
によれば、サイリスタが(100)格子面の界面を有し
、その界面の一つから出て<110>結晶軸方向に走る
V字形の溝を備え、その溝はそれが最11に述べた界面
からより離れた層のpn接合に達するかあるいはそれを
中断する譲さを有し、かつV字形溝のamは(111)
格子面の半導体面からなることによって達成される。
なしに製造でき、その場合縁部感震が事情によりてはシ
リコン円板全体に、すなわち多数のサイリスタkliI
llIK実施可能であるような最初に挙けた部類のサイ
リスタを提供することを目的とする。この目的は本発明
によれば、サイリスタが(100)格子面の界面を有し
、その界面の一つから出て<110>結晶軸方向に走る
V字形の溝を備え、その溝はそれが最11に述べた界面
からより離れた層のpn接合に達するかあるいはそれを
中断する譲さを有し、かつV字形溝のamは(111)
格子面の半導体面からなることによって達成される。
本発明によって得ることができる利点は、特にサイリス
タ半導体素体の傾斜づけられた縁部が研摩あるいは砂噴
流なしに作成でき、縁部の幾何学的形状の形成が側面短
結部の除去のための後援の加工工程を必要とすることな
く行われるととに存在する。
タ半導体素体の傾斜づけられた縁部が研摩あるいは砂噴
流なしに作成でき、縁部の幾何学的形状の形成が側面短
結部の除去のための後援の加工工程を必要とすることな
く行われるととに存在する。
本発明を以下図か引用して詳細Km明する。
第1図には本発明により形成されたサイリスタが断面で
示さ、れている、それは、例えばシリコンである単結晶
半導体材料からなる素体1を有し、それはn形層2およ
び4とp形層3および5を含む。層2はね二l、夕とも
呼ばれ、層3はpベース、層4はnペースそして層5は
p工iyりと呼ばれる。@zl、タ2は半導体素体の界
面6に導電材料、例えばアル1=りムからなるカソード
7を備え、それは端子Kを有し、一方半導体素体の反対
側の界面3の中のp工l、夕5は、導電材料例えばアル
lニウムからなる7ノード9によって接触されている。
示さ、れている、それは、例えばシリコンである単結晶
半導体材料からなる素体1を有し、それはn形層2およ
び4とp形層3および5を含む。層2はね二l、夕とも
呼ばれ、層3はpベース、層4はnペースそして層5は
p工iyりと呼ばれる。@zl、タ2は半導体素体の界
面6に導電材料、例えばアル1=りムからなるカソード
7を備え、それは端子Kを有し、一方半導体素体の反対
側の界面3の中のp工l、夕5は、導電材料例えばアル
lニウムからなる7ノード9によって接触されている。
ア、l−ド9は端子Aと接続されている。
符号lOで電工1.夕2の空所を示し、それにpペース
の央出郁11によって満たされている。pベースは界面
6上でカソードフにより接触されている。
の央出郁11によって満たされている。pベースは界面
6上でカソードフにより接触されている。
央出鶴11は工1.夕・ショート路とも呼ばれている0
点弧回路の端子2と接続された点弧電極12代pベース
3と接触している。
点弧回路の端子2と接続された点弧電極12代pベース
3と接触している。
界面6および8は(lOO)半導体面である。上界面6
から7字形溝13が出ており、その深さはnペース4L
pベース5の間のpnii合14の界面6からの距離に
相当するかまたはこれを超えるような寸法である。JI
llに深さPを半導体素体1の犀さに相当するよヂな寸
法にすることもできる。サイリスタに対して鵬方向にお
ける阻止能力のみが必要とされるならば(例えば非対称
サイリスタに対して)amさTがpペース3とaイー3
40間のpntii会の界1i[6からの距離に相当す
るかあるいはこれを超えれば十分である。溝13は界面
6の内側で半導体表体の<110>方向に走る。四つの
そのような害が界面6のサイリスク半導体のサイリスタ
機能に対して必要な部分を一面において区切る一分をそ
れ自身の間に囲む。第1図に示す&113は図のWK喬
直Kj1す、一方この図では見えない二つσ)別の溝は
図の面の11I後にあってこれと平行に走っている。溝
13の外に、半導体素体の分離面14.15によって側
方が区切られている半導体機能に対してム畳でない縁s
11域13mが存在する0分離面1415はそれぞれ壽
13の長さ方向に平行に走り、従って第1図の図の面の
前11に存在する二つの別の面を−IIIK半導体素体
1の方形の舗方隔界を形成する。
から7字形溝13が出ており、その深さはnペース4L
pベース5の間のpnii合14の界面6からの距離に
相当するかまたはこれを超えるような寸法である。JI
llに深さPを半導体素体1の犀さに相当するよヂな寸
法にすることもできる。サイリスタに対して鵬方向にお
ける阻止能力のみが必要とされるならば(例えば非対称
サイリスタに対して)amさTがpペース3とaイー3
40間のpntii会の界1i[6からの距離に相当す
るかあるいはこれを超えれば十分である。溝13は界面
6の内側で半導体表体の<110>方向に走る。四つの
そのような害が界面6のサイリスク半導体のサイリスタ
機能に対して必要な部分を一面において区切る一分をそ
れ自身の間に囲む。第1図に示す&113は図のWK喬
直Kj1す、一方この図では見えない二つσ)別の溝は
図の面の11I後にあってこれと平行に走っている。溝
13の外に、半導体素体の分離面14.15によって側
方が区切られている半導体機能に対してム畳でない縁s
11域13mが存在する0分離面1415はそれぞれ壽
13の長さ方向に平行に走り、従って第1図の図の面の
前11に存在する二つの別の面を−IIIK半導体素体
1の方形の舗方隔界を形成する。
欝の1L例えば13は(111)半導体面からなる。
溝、例えば13はゴムが望ましいパ、シベーシ。
ン体16によって濶たされているのが有効である。
バ、シペーシ、ン体はその場合Aおよ、びKの間の^い
逆電圧あるいは順電圧印加の際に# 13の内側壁面に
生じ得る表面側の電圧−ブレークダウンをはばむ。
逆電圧あるいは順電圧印加の際に# 13の内側壁面に
生じ得る表面側の電圧−ブレークダウンをはばむ。
パ、シベー゛シ、ン体16 Kよってサイリスタの耐圧
、すなわちこの電圧ブレークダウンが生ずる逆電圧およ
び順電圧がかなり高められる。
、すなわちこの電圧ブレークダウンが生ずる逆電圧およ
び順電圧がかなり高められる。
溝13の深さT+%早導体免体lの厚さに相当するよう
な寸法にするならば、溝13の外@にある溝の外側の壁
面を含む縁部帯域13mはなくなる。
な寸法にするならば、溝13の外@にある溝の外側の壁
面を含む縁部帯域13mはなくなる。
第1図に示すサイリスタの作動状態は従来のサイリスタ
のそれに対応し、例えばS、M、Sj・着の書籍「半導
体素子物理学CPhys量am of Sem1cen
ductor D@Vl −””)J = s−−!
! 7りJohn Wiley & 8ona出版社1
969年出版、320ないし340ページに記載されて
いる。
のそれに対応し、例えばS、M、Sj・着の書籍「半導
体素子物理学CPhys量am of Sem1cen
ductor D@Vl −””)J = s−−!
! 7りJohn Wiley & 8ona出版社1
969年出版、320ないし340ページに記載されて
いる。
工R,タシ、−ト路の作用状態の記載は米国特許jlE
4079406号明細書により推定できる。
4079406号明細書により推定できる。
第2m1lkそれから第°1図に示す被数のサイリスタ
が製造される単結晶の円板状多層半導体素体17が千爾
図1示、されている。11m−11[K沿った第3図に
示す断藺図から分かるように、第1図に対応して積層2
,3,4.5を有する@ IIz図に見られる半導体素
体17の上界面22mをその下界面と同様に斜線を引い
て示した、例えば窒化シリコン(81sNa)あるいは
BSO*からなるマスク層181Cよって覆い。
が製造される単結晶の円板状多層半導体素体17が千爾
図1示、されている。11m−11[K沿った第3図に
示す断藺図から分かるように、第1図に対応して積層2
,3,4.5を有する@ IIz図に見られる半導体素
体17の上界面22mをその下界面と同様に斜線を引い
て示した、例えば窒化シリコン(81sNa)あるいは
BSO*からなるマスク層181Cよって覆い。
そのマスク層にそれぞれ作られるべきサイリスタに対応
して四つの条状の空所19を公知の光蝕刻法工程によっ
て備える。素体17の上述の界面が(100)面である
一方、鮪2図に見ることができる界面の内部にある条状
空所19はそれぞれ(11O,)方向に位置する。この
際四つの空所19がそれぞれ正方彫型たは長方形を形成
し、その場合、多数のこの正方形管たは長方形が、半導
体素体17の上界面上にそれらの関にマスク層18の狭
い条加が残留するように行および列に配置されている。
して四つの条状の空所19を公知の光蝕刻法工程によっ
て備える。素体17の上述の界面が(100)面である
一方、鮪2図に見ることができる界面の内部にある条状
空所19はそれぞれ(11O,)方向に位置する。この
際四つの空所19がそれぞれ正方彫型たは長方形を形成
し、その場合、多数のこの正方形管たは長方形が、半導
体素体17の上界面上にそれらの関にマスク層18の狭
い条加が残留するように行および列に配置されている。
空所19全体はその場合111a kおいて示されてい
るように、中断されるかあるいは中断されないこともあ
る格子構造を形成する。つづいて、例えば約80℃に加
温されたKOHの水S*からなる異方性工、チンダ媒質
ぬよる工、チンダ過S<半導体素体17を姿ねる。
るように、中断されるかあるいは中断されないこともあ
る格子構造を形成する。つづいて、例えば約80℃に加
温されたKOHの水S*からなる異方性工、チンダ媒質
ぬよる工、チンダ過S<半導体素体17を姿ねる。
空所19の下にその際その深さTが生ずるアン〆一エ、
チ21を無視した場合に空所19の幅BK対して次の関
係を有するV字形壽13が生ずる。
チ21を無視した場合に空所19の幅BK対して次の関
係を有するV字形壽13が生ずる。
霞13の壁面は素体17の(111)牛導体面からなる
。
。
マスク層18をそれから例えばプラズマエア千ングによ
り除去する。その蒙さが層4および5の間のpm接合1
4の素体17の界面nからの距離に和尚するかあるいは
それを超える壽13 Kよって、個々のサイリスタに属
するサイリスタ機能のために重要な半導体素体170部
分は電気的に互から分離され −る。個々のサイリスタ
のカソード7.7ノード9および点弧電極12を設け、
個々のサイリスタ系をその電気的特性値kllして接続
される測定器により個々に試験できる。
り除去する。その蒙さが層4および5の間のpm接合1
4の素体17の界面nからの距離に和尚するかあるいは
それを超える壽13 Kよって、個々のサイリスタに属
するサイリスタ機能のために重要な半導体素体170部
分は電気的に互から分離され −る。個々のサイリスタ
のカソード7.7ノード9および点弧電極12を設け、
個々のサイリスタ系をその電気的特性値kllして接続
される測定器により個々に試験できる。
個々のすイリスタあるいは個々のすイリスタ評の相互か
らの分離は、半導体素体を線22に沿って分割するとと
kよって行われる。これは、例えば鋸切断によ=て、あ
るいは公知のように素体17の曽n上にあるすべての点
に順次向けられる十分大鎗なエネルギーのレーザ光1w
kよって行われる。
らの分離は、半導体素体を線22に沿って分割するとと
kよって行われる。これは、例えば鋸切断によ=て、あ
るいは公知のように素体17の曽n上にあるすべての点
に順次向けられる十分大鎗なエネルギーのレーザ光1w
kよって行われる。
第1図は本発明の一実施例により形成されたサイリスタ
、第2図は本発明の一実施例により形成されたサイリス
タ半導体素体から多数分離される円板状多層半導体素体
の一部分の平面図、第3図は第2図の■−■線断間図で
ある。 1.17・・・半導体素体、6,8.22m =・界面
、ロー・V字形溝、14.23・・・pn接合・ r−二ノ、千τ十 山 口 に 覆
、第2図は本発明の一実施例により形成されたサイリス
タ半導体素体から多数分離される円板状多層半導体素体
の一部分の平面図、第3図は第2図の■−■線断間図で
ある。 1.17・・・半導体素体、6,8.22m =・界面
、ロー・V字形溝、14.23・・・pn接合・ r−二ノ、千τ十 山 口 に 覆
Claims (1)
- 【特許請求の範囲】 1) pnpn積層を備え、個々の層の関−のp−・
接合に実質的に平行に存在し、その縁部が外側にある2
層を区切る界面とsOoより小さい角度をなして囲む多
層半導体素体を有す′るものにおいて、(100)格子
面を有し、その界面の一つから出て(no)結晶軸方向
に走る7字置溝な備え、#構はそれが最後に述べた界面
からより離れた層の間の1m8合に達するかあるいはそ
れを中断する深さを有し、かつV!!#渥溝の壁面が(
111)格子間の牛導体面からなることを特徴とするサ
イリスタ。 2、特許請求の範@籐1項記載のサイリスタにおいて、
7字形溝が界面を嶺うマスク層に設けられた(110)
結晶軸方向に走る空所を通しての異方性工、千ングによ
り形成されたことを特徴とするサイリスタ。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19813137675 DE3137675A1 (de) | 1981-09-22 | 1981-09-22 | Thyristor mit einem mehrschichten-halbleiterkoerper und verfahren zu seiner herstellung |
DE31376754 | 1981-09-22 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5864067A true JPS5864067A (ja) | 1983-04-16 |
Family
ID=6142324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP16210482A Pending JPS5864067A (ja) | 1981-09-22 | 1982-09-17 | サイリスタ |
Country Status (3)
Country | Link |
---|---|
EP (1) | EP0075103A3 (ja) |
JP (1) | JPS5864067A (ja) |
DE (1) | DE3137675A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0343797A1 (en) * | 1988-05-25 | 1989-11-29 | Powerex, Inc. | Field grading extension for enhancement of blocking voltage capability of high voltage thyristor |
DE4114660C2 (de) * | 1991-05-06 | 1997-09-18 | Telefunken Microelectron | Verfahren zur Herstellung glaspassivierter Halbleiterbauelemente |
DE4411380A1 (de) * | 1994-03-31 | 1995-10-05 | Siemens Ag | Sende- und Empfangsmodul für optoelektronischen Ping-Pong-Betrieb |
EP0678920B1 (en) * | 1994-04-20 | 2003-01-29 | GENERAL SEMICONDUCTOR, Inc. | Semiconductor device with mesa structure |
JP3319227B2 (ja) * | 1995-06-29 | 2002-08-26 | 三菱電機株式会社 | 電力用圧接型半導体装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1427770A1 (de) * | 1964-06-12 | 1968-12-12 | Telefunken Patent | Verfahren zum Zerlegen einer Halbleiterscheibe in Einzelsysteme |
IE34162B1 (en) * | 1969-05-05 | 1975-02-19 | Gen Electric | Junction-containing semiconductor pellets and wafers divisible into pellets |
US3728179A (en) * | 1970-05-20 | 1973-04-17 | Radiation Inc | Method of etching silicon crystals |
US3765969A (en) * | 1970-07-13 | 1973-10-16 | Bell Telephone Labor Inc | Precision etching of semiconductors |
JPS5719869B2 (ja) * | 1974-09-18 | 1982-04-24 | ||
US3968491A (en) * | 1974-11-25 | 1976-07-06 | The United States Of America As Represented By The Secretary Of The Navy | Radar rangemeter |
GB1491705A (en) * | 1974-12-20 | 1977-11-16 | Texas Instruments Ltd | Semiconductor junctions |
JPS584814B2 (ja) * | 1976-04-27 | 1983-01-27 | 三菱電機株式会社 | 半導体装置 |
-
1981
- 1981-09-22 DE DE19813137675 patent/DE3137675A1/de not_active Withdrawn
-
1982
- 1982-08-11 EP EP82107297A patent/EP0075103A3/de not_active Withdrawn
- 1982-09-17 JP JP16210482A patent/JPS5864067A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
EP0075103A3 (de) | 1983-09-28 |
DE3137675A1 (de) | 1983-04-07 |
EP0075103A2 (de) | 1983-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3608186A (en) | Semiconductor device manufacture with junction passivation | |
US3114867A (en) | Unipolar transistors and assemblies therefor | |
US3210620A (en) | Semiconductor device providing diode functions | |
US3209214A (en) | Monolithic universal logic element | |
US2994018A (en) | Asymmetrically conductive device and method of making the same | |
US3622845A (en) | Scr with amplified emitter gate | |
JPS5864067A (ja) | サイリスタ | |
EP0143259B1 (en) | Composite type thyristor | |
US3896477A (en) | Multilayer semiconductor switching devices | |
US4063272A (en) | Semiconductor device and method of manufacture thereof | |
US4775883A (en) | Asymmetrical thyristor and method for producing same | |
US3914782A (en) | Reverse conducting thyristor and process for producing the same | |
US3333166A (en) | Semiconductor circuit complex having low isolation capacitance and method of manufacturing same | |
JPS5863167A (ja) | サイリスタ | |
US4195306A (en) | Gate turn-off thyristor | |
US4009059A (en) | Reverse conducting thyristor and process for producing the same | |
US5393995A (en) | Semiconductor thyristor device with recess | |
JPH06232250A (ja) | 半導体装置の製造方法及び半導体装置 | |
US4514898A (en) | Method of making a self protected thyristor | |
US3877059A (en) | Single diffused monolithic darlington circuit and method of manufacture thereof | |
EP0067393B1 (en) | Semiconductor device having a resistor region with an enhanced breakdown voltage | |
US3995309A (en) | Isolation junctions for semiconductor devices | |
JPH0454991B2 (ja) | ||
US3110870A (en) | Monolithic semiconductor devices | |
US3131311A (en) | Semiconductor pulse generators |