JPS5863139A - 半導体結晶上への絶縁膜の形成法 - Google Patents
半導体結晶上への絶縁膜の形成法Info
- Publication number
- JPS5863139A JPS5863139A JP56162397A JP16239781A JPS5863139A JP S5863139 A JPS5863139 A JP S5863139A JP 56162397 A JP56162397 A JP 56162397A JP 16239781 A JP16239781 A JP 16239781A JP S5863139 A JPS5863139 A JP S5863139A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor crystal
- gas
- insulating film
- diphosphorus
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体結晶上への絶縁膜の形成法に関し、特に
■族示素を有する化合物半導体結晶就中ｉ−ｖ族化合物
半導体結晶上に、絶縁膜を形成する場合に適用して好適
なものである。
■族示素を有する化合物半導体結晶就中ｉ−ｖ族化合物
半導体結晶上に、絶縁膜を形成する場合に適用して好適
なものである。
化合物半導体結晶就中１−Ｖ族化合物半導体結晶に絶縁
膜を形成するにつき従来は、その旧−Ｖ族化合物半導体
結晶を構成せる■族元素が一般に高温で蒸発し易いこと
、高温で絶縁膜を形成する場合半導体結晶の表面が劣化
すること等の叫由て、２００〜６００℃以下の低温で絶
縁膜を形成するを普通としていた。例えば所謂低温ＣＶ
Ｄ法によって絶縁膜を例えばＡノ、０３、Ｓｉ０ ８
ｉＯＮ等でなるものとして形成したり、 − 所謂低温プラズマＣＶＤ法によって絶縁膜を形成したり
、陽極酸化法によって絶縁膜を形成したりするを普通と
していた。
膜を形成するにつき従来は、その旧−Ｖ族化合物半導体
結晶を構成せる■族元素が一般に高温で蒸発し易いこと
、高温で絶縁膜を形成する場合半導体結晶の表面が劣化
すること等の叫由て、２００〜６００℃以下の低温で絶
縁膜を形成するを普通としていた。例えば所謂低温ＣＶ
Ｄ法によって絶縁膜を例えばＡノ、０３、Ｓｉ０ ８
ｉＯＮ等でなるものとして形成したり、 − 所謂低温プラズマＣＶＤ法によって絶縁膜を形成したり
、陽極酸化法によって絶縁膜を形成したりするを普通と
していた。
然し乍ら絶縁膜を低温で形成する場合、その絶縁膜が化
学的にも電気的にも不安定な絶縁膜として形成される欠
点を有していた。
学的にも電気的にも不安定な絶縁膜として形成される欠
点を有していた。
依って本発明は上述せる欠点のない新規な半導体結晶上
への絶縁膜の形成法を提案せんとする吃ので、以下本発
明の実施例を述べる所より明らかとなるであろう。
への絶縁膜の形成法を提案せんとする吃ので、以下本発
明の実施例を述べる所より明らかとなるであろう。
本発明の実施例に於ては、第１図に示す如く、反応管１
内に、例えばＩｎＰでなる半導体結晶２が配され且５硫
化２燐（Ｐ２Ｓ５）５を収容せるボート４が５硫化２燐
ガス源５として配され、面して反応管１内の５硫化２燐
ガス［５の配されている領域を、雄図に示す如く、後述
するアンモニア（Ｎ［−１，）ガスと５硫化２燐（Ｐ２
Ｓ５）ガスとの反応により５窒化６燐（Ｐ３Ｎ５）でな
る反応生成物が得られるに十分な温度Ｔ１例えばＴ、
＝ ５００°Ｃに加熱して、５硫化２燐ガス源５より５
硫化２燐（Ｐ２８５） ガスを得ている状態で、互生
導体結晶２の配されている領域を５硫化２燐ガス源５の
配されている温度Ｔ、より例えば５０℃程置装はそれ以
下に低い温度Ｔ２例えば２００℃に加熱している状態で
、反応管１内に５硫化２燐ガス源５の配されている領域
よりみて半導体結晶２の配されている領域側とは反対側
よりアンモニア（ＮＨ，）ガスを例えば５００ ＣＣ，
％ の流量で流入せしめる。
内に、例えばＩｎＰでなる半導体結晶２が配され且５硫
化２燐（Ｐ２Ｓ５）５を収容せるボート４が５硫化２燐
ガス源５として配され、面して反応管１内の５硫化２燐
ガス［５の配されている領域を、雄図に示す如く、後述
するアンモニア（Ｎ［−１，）ガスと５硫化２燐（Ｐ２
Ｓ５）ガスとの反応により５窒化６燐（Ｐ３Ｎ５）でな
る反応生成物が得られるに十分な温度Ｔ１例えばＴ、
＝ ５００°Ｃに加熱して、５硫化２燐ガス源５より５
硫化２燐（Ｐ２８５） ガスを得ている状態で、互生
導体結晶２の配されている領域を５硫化２燐ガス源５の
配されている温度Ｔ、より例えば５０℃程置装はそれ以
下に低い温度Ｔ２例えば２００℃に加熱している状態で
、反応管１内に５硫化２燐ガス源５の配されている領域
よりみて半導体結晶２の配されている領域側とは反対側
よりアンモニア（ＮＨ，）ガスを例えば５００ ＣＣ，
％ の流量で流入せしめる。
而して反応管１内に於て、アンモニア（ＮＨ３）ガス♂
５硫化２燐（Ｐ２Ｓ５）ガスとを反応せしめて、それ等
の反応生成物である５窒化３燐（Ｐ３Ｎ５）でなる絶縁
物を生成せしめ、これを気相状態で半導体結晶２上に到
達せしめ、斯くて、半導体結晶２の配されている領域従
って半導体結晶２が、５イ流化２燐ガス源５の配されて
いる領域に比し低い温朋であることにより、半導体結晶
２上に５窒化６燐（Ｐ３Ｎ５）でなる絶縁物を堆積せし
めて、その半導体結晶２上に５窒化６燐（Ｐ、Ｎ５）で
なる目的とする絶縁膜６を得る。この場合、絶縁膜６は
、時間の進行に伴なって犬なる膜厚丙を有するものとし
て得られるもので、第２図は、例えば５硫化２４！ガス
源５の配されている領域の温度Ｔ、を６００℃、半導体
結晶２の配されている領域の温度Ｔ２を２５０°Ｃ１ア
ンモニアガスの流量を５００ ｃｃＺ分とした場合に於
ける、絶縁膜６の時間に対する膜厚の関係を示す。これ
よりしても絶縁膜６は、４時間で１ｏｏｏＸｓ度の膜厚
を有するものとして得られるものである。又温度Ｔ、を
５００℃より高くすれば、これに応じて縞２図の時間に
対する膜厚の関係を表わす線の勾配が大となり、絶縁膜
６を短時間で大なる転属を有するものとして得ることが
できるものである。
５硫化２燐（Ｐ２Ｓ５）ガスとを反応せしめて、それ等
の反応生成物である５窒化３燐（Ｐ３Ｎ５）でなる絶縁
物を生成せしめ、これを気相状態で半導体結晶２上に到
達せしめ、斯くて、半導体結晶２の配されている領域従
って半導体結晶２が、５イ流化２燐ガス源５の配されて
いる領域に比し低い温朋であることにより、半導体結晶
２上に５窒化６燐（Ｐ３Ｎ５）でなる絶縁物を堆積せし
めて、その半導体結晶２上に５窒化６燐（Ｐ、Ｎ５）で
なる目的とする絶縁膜６を得る。この場合、絶縁膜６は
、時間の進行に伴なって犬なる膜厚丙を有するものとし
て得られるもので、第２図は、例えば５硫化２４！ガス
源５の配されている領域の温度Ｔ、を６００℃、半導体
結晶２の配されている領域の温度Ｔ２を２５０°Ｃ１ア
ンモニアガスの流量を５００ ｃｃＺ分とした場合に於
ける、絶縁膜６の時間に対する膜厚の関係を示す。これ
よりしても絶縁膜６は、４時間で１ｏｏｏＸｓ度の膜厚
を有するものとして得られるものである。又温度Ｔ、を
５００℃より高くすれば、これに応じて縞２図の時間に
対する膜厚の関係を表わす線の勾配が大となり、絶縁膜
６を短時間で大なる転属を有するものとして得ることが
できるものである。
以上にて本発明による半導体結晶上への絶縁膜の形成法
の実施例心≦明らかとなった６’％斯る方法によれば、
半導体結晶２を比較的低い温度に保っている状態で、そ
の半導体結晶２上に絶縁膜６を形成し得るので、即ち絶
縁膜６を低温で形成し得るので、又絶縁膜６が半導体結
晶２を構成せる燐（Ｐ）を含む雰囲気で形成されるので
、半導体結晶２を構成せる燐（Ｐ）を不必要に蒸発せし
めることがなく、又半導体結晶２の渋面を劣化ぜしめる
ことがないものである。
の実施例心≦明らかとなった６’％斯る方法によれば、
半導体結晶２を比較的低い温度に保っている状態で、そ
の半導体結晶２上に絶縁膜６を形成し得るので、即ち絶
縁膜６を低温で形成し得るので、又絶縁膜６が半導体結
晶２を構成せる燐（Ｐ）を含む雰囲気で形成されるので
、半導体結晶２を構成せる燐（Ｐ）を不必要に蒸発せし
めることがなく、又半導体結晶２の渋面を劣化ぜしめる
ことがないものである。
従って絶縁膜６を半導体結晶２上にそれを劣化せしめる
ことなしに容易に形成し得るものである。又絶縁膜６が
低温で形成されるとしても、その絶縁膜６が、５窒化６
燐でなることにより、その絶縁膜６を化学的にも電気的
にも安定なものとして形成することができるものである
。このことは上述せる如くして半導体結晶２上に絶縁膜
６を形成してなる構成を用いて、半導体結晶２を半導体
Ｓ１絶縁膜６を絶縁体ＩとせるＭＩ８ダイオード佳作成
し、その半導体８Ａび金属Ｍ間でみたＩ ＭＨｚの周波
数に於ける容量（ＰＦ）対電圧（Ｖ）特性を測定した所
、半導体結晶２がキャリア濃度５ｘ１０ ／（７）の
ＩｎＰでなり、絶縁膜６が１ｏｏｏＸの厚さを有し、金
属Ｍがｔ ｉ ｘ ｉ ｏ−’、２ の面積を有する
場合、第５図に示す如く、ヒステリシス特性を殆んど呈
しないものとして得られたことよりしても確認された。
ことなしに容易に形成し得るものである。又絶縁膜６が
低温で形成されるとしても、その絶縁膜６が、５窒化６
燐でなることにより、その絶縁膜６を化学的にも電気的
にも安定なものとして形成することができるものである
。このことは上述せる如くして半導体結晶２上に絶縁膜
６を形成してなる構成を用いて、半導体結晶２を半導体
Ｓ１絶縁膜６を絶縁体ＩとせるＭＩ８ダイオード佳作成
し、その半導体８Ａび金属Ｍ間でみたＩ ＭＨｚの周波
数に於ける容量（ＰＦ）対電圧（Ｖ）特性を測定した所
、半導体結晶２がキャリア濃度５ｘ１０ ／（７）の
ＩｎＰでなり、絶縁膜６が１ｏｏｏＸの厚さを有し、金
属Ｍがｔ ｉ ｘ ｉ ｏ−’、２ の面積を有する
場合、第５図に示す如く、ヒステリシス特性を殆んど呈
しないものとして得られたことよりしても確認された。
又絶縁膜６の耐圧が、膜厚が１ｏｏｏ１である場合、電
界強度でみて、８Ｘ１０”Ｖ、−と従来の低温ＣＶＤ法
等で得られた絶縁膜に比し１桁以上も高い値で得られた
ことよりしても確認された。
界強度でみて、８Ｘ１０”Ｖ、−と従来の低温ＣＶＤ法
等で得られた絶縁膜に比し１桁以上も高い値で得られた
ことよりしても確認された。
依って本発明はこれをＭＩＳ型電界効果トランジスタ、
高障壁ショットキバリア型半導体装置の絶縁膜を形成す
る場合に適用して好適なものである。
高障壁ショットキバリア型半導体装置の絶縁膜を形成す
る場合に適用して好適なものである。
尚上述に於ては、本発明を、半導体結晶２がＩｎＰであ
る場合に適用した場合の実施例を述べたものであるが、
半導体結晶２が燐（Ｐ）を含む例えばＧａＰ結晶等であ
る場合に本発明を適用して、上述せると同様の優れた効
果を得ることができること明らかであろう。又本発明は
、これを上述せる如く半導体結晶２が燐（Ｐ）を含む化
合物半導体結晶である場合に適用するを町とするも、半
導体結晶２が燐（Ｐ）以外のＶ族元瓢を有する化合物半
導体結晶就中１−Ｖ族化合物半導体である場合でも、更
には他の化合物半導体、単一元素よりなる半導体である
場合でも適用し得ること明らかであろう。
る場合に適用した場合の実施例を述べたものであるが、
半導体結晶２が燐（Ｐ）を含む例えばＧａＰ結晶等であ
る場合に本発明を適用して、上述せると同様の優れた効
果を得ることができること明らかであろう。又本発明は
、これを上述せる如く半導体結晶２が燐（Ｐ）を含む化
合物半導体結晶である場合に適用するを町とするも、半
導体結晶２が燐（Ｐ）以外のＶ族元瓢を有する化合物半
導体結晶就中１−Ｖ族化合物半導体である場合でも、更
には他の化合物半導体、単一元素よりなる半導体である
場合でも適用し得ること明らかであろう。
第１図は本発明による半導体結晶上への絶縁膜の形成法
の実施例を示す路線図、第２図は絶縁膜を形成する時間
に対する絶縁膜の厚さの関係を示す図、第６図は本発明
の方法によって得（７） 第１図 られた半導体結晶上の絶縁膜を用いて構成されたＭ Ｔ
８ダイオードの容量対電圧特性曲線図である。 図中１は反応管、２は半導体結晶、５は５硫化２燐、４
はボート、５は５硫化２燐ガス源、６は絶縁膜を夫々示
す。 出願人 日本電信電話公社 第２図 時間 １８１− 第８図 電圧（Ｖ）
の実施例を示す路線図、第２図は絶縁膜を形成する時間
に対する絶縁膜の厚さの関係を示す図、第６図は本発明
の方法によって得（７） 第１図 られた半導体結晶上の絶縁膜を用いて構成されたＭ Ｔ
８ダイオードの容量対電圧特性曲線図である。 図中１は反応管、２は半導体結晶、５は５硫化２燐、４
はボート、５は５硫化２燐ガス源、６は絶縁膜を夫々示
す。 出願人 日本電信電話公社 第２図 時間 １８１− 第８図 電圧（Ｖ）
Claims (1)
- 反応管内に半導体結晶と５ｖ＆化２燐ガス源とが配され
、上記反応管内の上記５硫化２燐ガス源の配されている
領域を上記半導体結晶の配されている領域に比し高い温
度に加熱して、上記５硫化２燐ガス源より５硫化２燐ガ
スを得ている状縛で、上記反応管内に５硫化２燐ガス源
の配されている領域よりみて上記半導体結晶の配されて
いる領域側とは反対側よりアンモニアガスを流入せしめ
て、当該アンモニアガスと上記５硫化２燐ガスとを反応
せしめ、これにより上記半導体結晶上に上記アンモニア
ガスと上記５硫化２燐ガスとの反応生成物である５窒化
６燐でなる絶縁膜を堆積形成せしめる事を特徴とする半
導体結晶上への絶縁膜の形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56162397A JPS5863139A (ja) | 1981-10-12 | 1981-10-12 | 半導体結晶上への絶縁膜の形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56162397A JPS5863139A (ja) | 1981-10-12 | 1981-10-12 | 半導体結晶上への絶縁膜の形成法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5863139A true JPS5863139A (ja) | 1983-04-14 |
| JPS6262460B2 JPS6262460B2 (ja) | 1987-12-26 |
Family
ID=15753810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56162397A Granted JPS5863139A (ja) | 1981-10-12 | 1981-10-12 | 半導体結晶上への絶縁膜の形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5863139A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5962923A (en) * | 1995-08-07 | 1999-10-05 | Applied Materials, Inc. | Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches |
| US5961793A (en) * | 1996-10-31 | 1999-10-05 | Applied Materials, Inc. | Method of reducing generation of particulate matter in a sputtering chamber |
| US6045666A (en) * | 1995-08-07 | 2000-04-04 | Applied Materials, Inc. | Aluminum hole filling method using ionized metal adhesion layer |
| US6475356B1 (en) | 1996-11-21 | 2002-11-05 | Applied Materials, Inc. | Method and apparatus for improving sidewall coverage during sputtering in a chamber having an inductively coupled plasma |
| US7074714B2 (en) | 1997-11-26 | 2006-07-11 | Applied Materials, Inc. | Method of depositing a metal seed layer on semiconductor substrates |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4739633A (en) * | 1985-11-12 | 1988-04-26 | Hypres, Inc. | Room temperature to cryogenic electrical interface |
-
1981
- 1981-10-12 JP JP56162397A patent/JPS5863139A/ja active Granted
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5962923A (en) * | 1995-08-07 | 1999-10-05 | Applied Materials, Inc. | Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches |
| US6045666A (en) * | 1995-08-07 | 2000-04-04 | Applied Materials, Inc. | Aluminum hole filling method using ionized metal adhesion layer |
| US6217721B1 (en) | 1995-08-07 | 2001-04-17 | Applied Materials, Inc. | Filling narrow apertures and forming interconnects with a metal utilizing a crystallographically oriented liner layer |
| US6238533B1 (en) | 1995-08-07 | 2001-05-29 | Applied Materials, Inc. | Integrated PVD system for aluminum hole filling using ionized metal adhesion layer |
| US5961793A (en) * | 1996-10-31 | 1999-10-05 | Applied Materials, Inc. | Method of reducing generation of particulate matter in a sputtering chamber |
| US6475356B1 (en) | 1996-11-21 | 2002-11-05 | Applied Materials, Inc. | Method and apparatus for improving sidewall coverage during sputtering in a chamber having an inductively coupled plasma |
| US7074714B2 (en) | 1997-11-26 | 2006-07-11 | Applied Materials, Inc. | Method of depositing a metal seed layer on semiconductor substrates |
| US7381639B2 (en) | 1997-11-26 | 2008-06-03 | Applied Materials, Inc. | Method of depositing a metal seed layer on semiconductor substrates |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6262460B2 (ja) | 1987-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2509713B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| US7879705B2 (en) | Semiconductor devices and manufacturing method thereof | |
| EP0804802B1 (en) | A method of producing an ohmic contact for a semiconductor device | |
| JPH05343316A (ja) | 半導体装置の製造方法 | |
| JPH039568A (ja) | 炭化珪素半導体装置 | |
| US10193024B2 (en) | Optoelectronic semiconductor chip and method of producing an optoelectronic semiconductor chip | |
| KR870002645A (ko) | 반도체장치의 제조방법 | |
| JPS5863139A (ja) | 半導体結晶上への絶縁膜の形成法 | |
| JPS62261128A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| US3327181A (en) | Epitaxial transistor and method of manufacture | |
| US5070035A (en) | Method for producing a iii-v compound semiconductor device with a phosphoric oxide insulating layer | |
| KR101146301B1 (ko) | 열전박막을 이용한 반도체 소자, 이를 포함하는 반도체 메모리소자, 이의 제조방법 및 이를 이용한 전류 제어방법 | |
| JPS6039872A (ja) | 縦型電界効果トランジスタの製造方法 | |
| US6949480B2 (en) | Method for depositing silicon nitride layer of semiconductor device | |
| JPH0119264B2 (ja) | ||
| JPS60198731A (ja) | 半導体装置 | |
| JPH0658964B2 (ja) | 半導体装置 | |
| JPS61248482A (ja) | 半導体歪検出器 | |
| JP3233699B2 (ja) | 半導体集積回路 | |
| JPS6362095B2 (ja) | ||
| JPS5858808B2 (ja) | ハンドウタイソウチ ノ ゼツエンヒマク ノ セイゾウホウホウ | |
| JPS5954243A (ja) | 半導体集積回路装置 | |
| JPS6337624A (ja) | 半導体装置 | |
| JPS58138024A (ja) | 半導体素子の製造方法 | |
| JPS58145154A (ja) | 電界効果形半導体装置 |