JPS586146A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS586146A
JPS586146A JP10412281A JP10412281A JPS586146A JP S586146 A JPS586146 A JP S586146A JP 10412281 A JP10412281 A JP 10412281A JP 10412281 A JP10412281 A JP 10412281A JP S586146 A JPS586146 A JP S586146A
Authority
JP
Japan
Prior art keywords
oxide film
oxidation
material layer
film
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10412281A
Other languages
English (en)
Inventor
Hisahiro Matsukawa
尚弘 松川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP10412281A priority Critical patent/JPS586146A/ja
Priority to US06/313,324 priority patent/US4419142A/en
Publication of JPS586146A publication Critical patent/JPS586146A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H01L21/76216Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose introducing electrical active impurities in the local oxidation region for the sole purpose of creating channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は半導体装置の製造方法に係り、特に絶縁物に
よる素子分離技術に好適な半導体装置の製造方法に関す
る・ 半導体集積回路における分離技術に関しては高集積化、
製造グロセスの容易化を図るものとして一般に分離領域
を選択酸化技術によって形成し九酸化膜を使用するもの
が知られている・この方式によれば、能動領域の周囲が
酸化膜によりて取り@まれているため、ペース拡散等に
おいてセルフアライメントが可能で従来ノようなマスク
合せの丸めの不要な部分が省略でき、高集積化が可能と
なり、また側面が深い酸化膜によ抄構成されたことKよ
り接合容量は桁違いに減少する。しかし、この方式では
シリコン基板中に熱酸化膜を選択的に堀没させる構造の
ため、シリコン基板に大1itk歪が生じ、素子の電気
的特性を劣化させ、耐酸化性マスクの構造、構成、膜厚
及び選択酸化条件、時にはシリコン基板そのものの材料
自身の選択に著しい制限を与えている。これは、例えば
文献11CDM ’H1gkPr@5sur@0xid
ation f@r l5olati・g d Hlg
k 8psd llp*1arD・マ1@・s’197
9年pp 340〜343に記載されている。
また、絶縁物による素子分離技術ではフィールド酸化時
間が長いため、それがチャンネルスト、パの不純一層の
拡散、再分布に与える影響は着しく大きい・例えば、横
方向への拡散が大きいトMO6)ランシスIの輿効チャ
ネル巾は減少し、ドレイン接合容量は増大するので高速
デ・苛イス集現に大きな障書になる。又、酸化膜中への
不純物の再分布の効果を考えてイオン注入のドーズ量を
大きくしたり加速電圧を高くしたりしなければならず、
イオン注入の損傷による歩留りの低下が生じる・又窒化
膜をマスクにして熱酸化を行なうと1ホワイトリ?ン1
と称す為シリコンナイトライドが窒化膜の下のシリコン
基板中に形成され、これが素子の耐圧不要の原因となる
本発明は上記欠点を解消するためにな、されたもので、
半導体基板上に該基板への欠陥発生等を抑制した状態で
素子分離膜を形成でき、かつ配曽のツヤターニングの回
数が少なく、又耐圧が高く、電気的特性の優れた半導体
装置の製造方法を提供することを目的とするものである
すなわち、本発明は半導体基、板上に絶縁膜を形成し九
後、この絶縁膜上に前記基板より酸化速度の速い電気伝
導性材料層を形成する工程と、この材料層上の−11に
耐酸化性マスクを選択的に形成し九俵、同マスクを用い
て前記材料層を選択酸化して酸化膜を形成する工程と、
との酸化膜を除去して前記耐酸化性マスク以外の半導体
基板表面乃至領域を露出させる工程と、前記耐酸化性マ
スクを除去した後、#!マスク下残存した電気伝導性材
料層の表面をその内部Km材料層が残るように熱酸化し
て厚い酸化膜を形成すると同時に前記露出し丸中導体基
板の領域に薄い酸化膜を形成する工程と、前記半導体基
板上に形成された薄い酸化膜を少なくとも一部除去して
半導体基板表面を露出する工程とを具備したことを11
1111kとするものである・本発明に用いる半導体基
板より酸化速度の速い電気伝導性材料としては、例えば
高amのリン、砒素、dtロンなどの不純物がドーfさ
れた多結晶シリコン、或いは峰すfデンジVtイド。
タンタルシリサイド、Iンダステンシリナイドなどの金
属硫化物勢を挙げることがで自る。
本発明における耐酸化性マスクは材料層を選択酸化すゐ
際、マスク下の材料層に酸化剤が侵入するのを阻止する
役目をする・かかるマスクの材料としては、例えば電化
シリラン勢を挙げることができる・ 不発@における酸化膜の除去と耐酸化性マスクの除去は
いずれが先でもよい・なお、ヒの酸化膜下の半導体基板
部分は機工IIKシiてエッチャントによりて洗われる
九め、該酸化膜の瞼去にあたって、前記エッチャントで
の洗われと会せて2同基板が洗われるのを防ぐために1
骸酸化膜下部の一部が残存するように除去することが望
ましい・但し、この残存酸化膜を厚くし過ぎると、その
彼の残存した材料層の熱駿化後において、残存材料層の
酸化膜以外の基板上に残存酸化膜と熱酸化膜とからなる
比較的厚い酸化膜が形成され、該酸化膜の除去に際し素
子間分離膜となる材料層の酸化膜がその厚い膜厚だけ減
少し、素子間分離膜の耐圧低下を招く、このため、残存
酸化膜の膜厚はできる限り薄くす為ことが望ましい・ 次に、本発明をnチャンネルMOSICの製造に適用し
九例について第1図〜第6図を参照して説明する・ 実施例 〔―〕まず、p!1単結晶シリコン基板lを熱酸化して
その主面に厚さ10001の熱酸化膜1を成長させた彼
、熱酸化膜2上に多結晶シリコンをpocz、寥囲気中
で気相成長させて基板より酸化速度の速い材料層である
厚さ40001のりンドーデ多結晶シリーy層1を堆積
し九。
つづいて、多結晶シリコン層1上に厚さzoooXの窒
化シリコン膜を堆積し、フォトエツチングノロセスにエ
トリーニンダして、窒化シリコン・臂ターン4を形成し
た(第il1図示)。
〔13次いで、窒化シリコン/母ターン4を耐酸化性マ
スクとして露出する多結晶シリコイ層1を低温燃all
化により選択酸化して厚さ90001の厚い酸化膜1を
形成した(第2図図示)。なお、この選択酸化時KTh
いて、多結晶シリコン層1中のリンが基板IK拡散する
のを熱酸化膜2により阻止される・つづいて、窒化シリ
コン/fターン4を除去した後、基板と同導電型の不純
物である一口ンをイオン注入し、活性化処理し九〇この
時、厚い酸化膜5がマスクとして作用し、多結晶シリコ
ン層1及び熱酸化膜3を通して?ロンが基板1中に注入
され、活性化されてP腫反転防止層−が形成された(第
3図図示)、ひきつづ自厚い酸化膜iをその下の熱酸化
膜1が残るようにフッ化アンモエクム液で除去し九。こ
の時、同第3図に示すように端部がなだらかな傾斜をも
つ多結晶シリコン層2′が残存した。
〔13次いで、850℃、200分間低温燃焼酸化を施
しえ。この時、残存多結晶シリコン層1′はtoooX
(/)を残して酸化されて厚さ5ooolの端部がなだ
らかに傾斜した厚い酸化膜1が形成されると共に、骸酸
化l[1以外の基板I上に骸基板l内に喰い込んだ厚さ
!!0O1)ll化1[J #形成−!tLり(第41
1m示)・つづいて、酸化膜−8をその下の基板lが露
出する壜でエツチングした。この時、厚−酸化膜1が酸
化膜1の膜厚分だけ減少し、その残存酸化膜によ動量膜
厚5oooXの素子間分離膜tが形成され九(第5WA
図示)、その後、常法に従うて素子間分離膜りでSすれ
え島状の素子領械Kr−)酸化@X−を介して多結晶シ
リコンのr−)電極llt形成し、該r−)電極11を
マスタとして基板l中にリンを熱拡散して1mlのソー
ス、ドレイン11゜11を形成し、更KCVD−ago
、膜14を堆積し九後、ソース、PレインJj、JJK
対応するCVD−110,膜14部分及び前記残存多結
晶シリコン層J’に対応する岡ago、膜14暮分にコ
ンタクトホールを開孔し、ム111の真空蒸着、/4タ
ーニングにより前記ソース、Pレイン11.1Mとコン
タクトホールを介して接続したム1電極15.1g及び
前記残存多結晶シリコン層J’トコンータトホールを介
して接続したムj配m11を形成して亀チャンネルM0
81Cを製造した(第6IllWA示)・しかして、本
発明方法によれば以下に挙げ為種々の効果を見揮できる
・ ■ 素子間分離lI#の形成工@K11l、、基板l上
の多結晶シリコン層1.j′を酸化して厚い酸化膜5,
1を形成する丸め、基板1へのストレスがかかるのを防
止でL Lかも1alllK直接厚い酸化膜を形成しな
いのでoar @の欠陥の発生を防止できる・その結果
、良好な素子特性を有し、信頼性の高いMol ICを
高歩留りで製造で自る− ■ 多結晶シリコン層IKは高a度の不純物がドーグさ
れており、熱酸化が低温で短時間で済むため、経済性の
向上、熱スFレスによる弊害の防止、更には基板l内の
不純物の再拡散の防止を図る仁とができる・ ■ 選択酸化時において耐酸化性iスタとしての窒化シ
リコン/譬ターン4下の多結晶シリコン層IKホワイト
リIンが生じても、諌多結晶シリーン層をエツチングす
るという過程を経ずに、それを酸化して素子間分離膜を
形成するため、ホワイトリーンがシリコン基板IKm影
響を及ぼさないことはもとより、素子間分離膜の形成に
も影響を与えない・ ■ 素子間分離膜tの素子領域側の端部形状は選択酸化
法に@似したなだらかな傾斜をなす丸め、断切れ阿発生
しKくい。
■ フィールド領域、即ち厚い酸化膜下の残存多結晶シ
リ−7層1“は比抵抗が小さく、配線を接続しなくても
電位の容量分−によ勧、シールド又は内部配線の一部と
しての機能を果たすので高耐圧化が可能となる・特に、
残存多結晶シリコン層1“を配線として利用すると、A
ターニングの回数が減り、高書度化も可能となる。
■ 外部からのNaイオy等の汚染にも強く信頼性の高
い線化ICを得ることがで自為。
なお、前記実施例では残存多結晶シリーン層j’ @ 
Aj配線11を接続したが、とれに@もず、基板l上の
酸化膜IK多結晶シリーン層1を堆積する前に同酸化膜
2のフィールド領域予定部の一部に穴をあけ、基板lと
多結晶シリコン層3を接触させて同電位にして、その後
の熱酸化により形成された残存多結晶シリコン層をシー
ルドとして使用してもよい― また、本発明は上記実施例の如l[MOllIcの調造
のみに@らず、・曹イ4−ツIC、I L41にも同様
に適用できるものである・ 以上詳述した如く、本発明によれば半導体基板への式珍
発生を招くことなく半導体!11[上に端部がなだらか
な傾斜をもつ素子間分離膜を簡便に形成でき、もりて嵐
好亀電気特性を有し、高信頼性の半導体装置を高歩留り
で製造で龜ゐ方法を提供で−る・
【図面の簡単な説明】
@1図〜IE6図は本発−の実施例における1チャンネ
ルMOB ICの製進工鴨を示す断面図である。 1・・・シ臘単結晶シリWyJi板、ト・11化瞑、1
・・・りンドーデ多結晶シリ:Iy層、1′−・残存リ
ンドープ多結晶シリコン層、l’**・残存Vンドーl
多結晶シリコン層(配−)、4・・・窒化シリコンパタ
ーン、5.r・・・厚い酸化WA、#−・・シー反転防
止層、11・・・r−)電極、1ト1−ソース、11−
・1+臘ドレイV、1i、1g−・・ムI電極、11・
・′・残存りンドーl多紬晶シリコン層のムI配線・

Claims (1)

  1. 【特許請求の範囲】 1、半導体基板上に絶縁膜を形成した後、との絶縁膜上
    に前記基板より酸化速度の速い電気伝導性材料層を形成
    する工程と、この材料層上の一部に耐酸化性マスクを選
    択的に%成した後、同マスクを用いて前記材料層を選択
    酸化して酸化膜を形成する工程と、この酸化膜を除去し
    て前記耐酸化性iスフ以外の半導体基板表面乃至領域を
    露出させる工程と、前記耐酸化性マスクを除去し九後、
    腋!スク下に残存した電気伝導性材料層の表面をその内
    部に鋏材料層が残るように熱酸化して厚い酸化膜を形成
    すると同時に前記露出した半導体基板の領域に薄−酸化
    膜を形成する工程と、前記半導体基板上に形成された薄
    い酸化膜を少なくとも一部除去して半導体基板11面を
    露出する工程とを具備したことを特徴とする半導体装置
    の製造方法。 1 半導体基板上の厚−酸化膜の内部に残りた電気伝導
    性材料層をシールド又は配線とすることを41111と
    する特許請求の範S鎮ill記載の半導体装置の製造方
    法・ 3、酸化速度の速い電気伝導性材料として高an不純物
    ドープ多結晶シlay、峰すツデンシリサイド及びタン
    ダステyシVtイドのうちの少なくとも1つの材料を用
    いることを特徴とする特許請求の範囲第fill又は$
    10項記1の半導体装置の製造方法・ 4、耐酸化性マスクが電化シリ:1yからな為ととを特
    徴とする特許請求の範−第1項ないし第3項一ずれか記
    載の半導体装置の製造方法・5、耐酸化性マスクを用い
    て電気伝導性材料層を選択酸化して酸化膜を形成し大後
    、諌酸化膜を除去する際、該酸化膜の一部が薄く残存す
    るように除去せしめる仁とを特徴とする特許請求の範囲
    第1項な−し第4項一ずれか記載の半導体装置の製造方
    法・ 6、残存し良電気伝導性材料層の熱酸化によb形成され
    え厚い酸化膜を素子間分離膜として用いることを特徴と
    する特許請求の範H第1項ないし第5項いずれか記載の
    半導体装置の製造方法・
JP10412281A 1980-10-24 1981-07-03 半導体装置の製造方法 Pending JPS586146A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP10412281A JPS586146A (ja) 1981-07-03 1981-07-03 半導体装置の製造方法
US06/313,324 US4419142A (en) 1980-10-24 1981-10-20 Method of forming dielectric isolation of device regions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10412281A JPS586146A (ja) 1981-07-03 1981-07-03 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS586146A true JPS586146A (ja) 1983-01-13

Family

ID=14372313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10412281A Pending JPS586146A (ja) 1980-10-24 1981-07-03 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS586146A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6045039A (ja) * 1983-08-23 1985-03-11 Nippon Telegr & Teleph Corp <Ntt> 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6045039A (ja) * 1983-08-23 1985-03-11 Nippon Telegr & Teleph Corp <Ntt> 半導体装置

Similar Documents

Publication Publication Date Title
US4497106A (en) Semiconductor device and a method of manufacturing the same
JPH03173480A (ja) 基板の上に横たわる多層導電ラインを有する半導体装置を製作するための方法
JPH04334030A (ja) 薄層soi型絶縁ゲート型電界効果トランジスタの製造方法
JPH0644603B2 (ja) 半導体装置とその製法
US3996658A (en) Process for producing semiconductor memory device
US4419142A (en) Method of forming dielectric isolation of device regions
US5681778A (en) Semiconductor processing method of forming a buried contact and conductive line
JPS6252963A (ja) バイポ−ラトランジスタの製造方法
US4277882A (en) Method of producing a metal-semiconductor field-effect transistor
US3919765A (en) Method for the production of integrated circuits with complementary channel field effect transistors
JPS586146A (ja) 半導体装置の製造方法
JPH05304202A (ja) 半導体装置の製造方法
JPH05243575A (ja) 薄膜トランジスタおよびその製造方法
KR940004450B1 (ko) 반도체장치의 제조방법
US3986904A (en) Process for fabricating planar scr structure
JPS5856460A (ja) 半導体装置の製造方法
JPS58184759A (ja) 半導体装置の製造方法
JP2910369B2 (ja) 浮遊ゲート型半導体記憶装置の製造方法
JPS5857745A (ja) 相補型半導体装置の製造方法
JPH09266204A (ja) 半導体装置の製造方法
JPH06196553A (ja) 半導体装置
JPH04241465A (ja) 電界効果型半導体装置の製造方法
JPS628029B2 (ja)
JPH0766284A (ja) 半導体装置の製造方法
JPS63170922A (ja) 配線方法