JPS5858694A - コイン検査装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はプログラム可能なメモリを利用し数的安価に実
施出来る改 善されたコイン検査方法及びその装置に関する。そして
、現在この方法及び装置はコイン選別用のデジ′タル装
置において非常に利用価値があることが判明している。

本発明方法の場合、検査されるコインの特性の作用を表
わす信号が形成される。そしてこの信号の数的な値（例
えば、検査の特性並びに方法に依存する電圧、電流、周
波数、位相または接続時間）が真正コイン用にプログラ
ム可能なメモリ′に記憶された収容可能な数的な値と比
較される。もし信号の数的な値が収容可能な種類に楓し
た真正コイン用の所定値の限界内にあれば、検査さｉる
コインがそたことを示す出力信号 が出される。該出力信号はまたその検査にょつ、て決定
されたコインの種類をも示すことが出来る。コインのい
ろいろな特性について二種あるいはそれ以上の検査を行
い、全ての検査がコインが同種の真正コインであること
を示した場合にのみ該コインを収容することが多くの場
合望ましい。本発明方法の場合にも同様に複数ｐの検査
を行うことが望ましい。

本発明方法の一面として、コイン検査信号に関するデー
タをプログラム可能なメモリに記憶させるための手段が
特に有利である。メモリはまず検査されるコインを表わ
す信号の値を記録すべく接続される。続いて行われる検
査のための代表値信号を形成すべく選択されたコインを
コイン選別装置を通過させて、コイン信号、値を形成・
記録する。従って、かかる代表的な一組のコインを利用
して、メモリはコイン選択装置にエリ検査されるコイン
の各種類用の代表値を記憶させられることになる。それ
からメ゛モリはコイン検査で形成される値をメモリに記
憶された値と比較出来るように接続される。

代表的な値としてメモリに′有利に記憶される情報の一
種は、可変周波数出力コイン検査域から必最大・最小高
波数の如き限界値である。本発明の別な面は各種類用と
して単に一個の代表値を記憶し、それからコイン検査中
にその値に適当な誤差を与えるという点である。

多くのコイン検査方法では特性が検査され、検査装置が
検査周期中に変化出力を出す。ところがかかる方法では
検査される特性な表わすのは検査装置出力の単に正また
は長のピーク分散である場合が多い。然るに本発明に係
る検査方法によると、かかる場合例えば検査装置の出力
を周期的にサンプリングすることでピーク分散値を決定
し、かつ検査周期中に生じるピーク分散値を選択すると
いう手段を採用する。この技術はメモリに記憶させる手
段にも利用出来るし、またコインを検査する　　　　゛
手段でメモリの値に比較されることになる値を形成する
のにも利用することが出来る。この方法は、例えば第２
５５８１４号米国特許出願の第８図に示した誘導子の如
き誘導子感知域の可変周波数出力と関連して使用するこ
ともできる。また例えばインダクタンス・ブリッジある
いは移相感知域の如き別なタイプの感知域の数字メヒア
ナログ出力と関連させても使用することができるもので
ある。

以下図示した望ましい実施例に即して本発明を更に詳述
する。

但し、これらの図面は本発明の理解を容易にすることと
具体的であることを意図しており、必ずしも比重選りに
は描いていない。

本明細書中で使用される用語「コイン」は真正貨幣、名
目貨幣、模造貨幣、金属円板、座金、更にはコイン作動
装置を利用する場合に使用されるその他の形状物を意味
するものとする。

第１図に概略的−に示した本発明の一実施例である装置
１０はコイン保持器、すなわちコイン支持通路３０に近
接した感知装置２０と、該感知装置２０に接続したコイ
ン検査域回路４０と、プログラム可能なメモリ５０と、
比較装置６０とを′含んでいる。上記装置１０はまた感
知された値をメモリ５０に貯わえられている値と比較す
る友めの装置、例えば検査制御回路７０、スイッチング
装置８０、メモリ記憶制御装置９０をも含んでいる。

感知装置２０とコイン保持器、すなわちコイン支持通路
３０とは公知の技術に従って検査されるコインに関して
配設しである。

上記装置１０は、スイッチング装置８０の如きスイッチ
ング装置が作動して値のうちの一つ！比較装置６０に送
出する度に、もしコイン検査域回路４０が使用されてい
ればこの回路からの、もし使用されていないならば感知
装置２０自体からの信号の値をメモリ５０に鼾わえられ
た値と比較するよう接続しである。この場合、スイッチ
ング装置８０は比較装置６０への感知値の流れを制御す
るもやとし１図示しである。更に不にツチング装置はメ
モリ５０と比較−置６０との間に配設してもよいし、あ
るいは比較装置６０への両入力内に配設してもよい。該
スイッチング装置８０は検査制御回路７０で制御されて
適切時に確実に比較が行われるようにする。制御回路７
０は感知装置２０からの直接信号、コイン検査域回路４
０または別なコイン存在感知装置（図示せず）から、の
信号を含むいろいろな手使用される一つのタイプの回路
としては第２図から第４図までに関して後で説明するよ
うなピーク・ピッカ（ｐｅａｋ　ｐｉｃｋｅｒ）があげ
られ本発明に従ってメモリ５０、すなわち装置１０を負
荷させるため、負荷用スイッチング装置９０は、例えば
入力線９２からの信号で作動する時、感知装置２０また
は検査域回路４０からの値をメモリ５０に送出するよう
に°工にｔ。Ｘ　７”’；　９　ＪＬ　’−／、−ｔ’
ｙｃｙ−’ｒ＊＊するか、あるいはコイン検査のタイプ
及び使用される感知装置に適し、更には必要でかつ現在
の技術で可能な精度に適したアナログ・ハードウェアと
デジタル・ハードウェアとので構成、することが出来る
。ここ では装置１０を主にデジタル・ハードウェアで構成し、
使用され゛るアナログ・出力感知装置からの信号をコイ
ン検査域回路４０内でデジタル信号に変換させることに
する。従ってこの場合、スイッチング装置８０．９０は
アンド・ゲートまたはその等個物であってもよく・比較
装置６０は後で説明するピーク・ピッカ３０１に使用さ
れる如きデジタル・コンパレータであってもよい。

もしアナログ的な構成をデジタル・メモリで行う場合、
メモリ５ｏの出方は、例えば比較装置６０の一部である
コンバータによりアナログ信号へと変換する。比較装置
６ｏは従来のアナログ・コンパレータ回路を含んでいる
。負荷用スイッチング装置ｇ０または比較装置６０はこ
の場合アナロタからデジタルへのコンバータをも含むこ
とになろう。

第２図の装置２１０は第１図の装置１０の構成素子と同
種の素子を多く使用している。

コイン感知装置２２０、コイン保持器、すなわちコイン
支持通路２３０、コイン検査域回ン 路２４０、メモリ２５０、比較回路２６０、は第１図の
装置１０の対応する構成素子と向じ機能を行う。第２図
の装置２１０ではメモリ２５０に貯わえられている値を
選択するのにピーク・ピッカ２７５を使用する。メモリ
２５０が記憶中には、負荷用スイッチング装置２９０は
口出線２９２の信号で作動しピーク・ピッカ２７５の出
力側の値をメモリ２５０内に記憶させるようにする。

コインの検査中、ピーク・ピッカ２７５の出力は比較装
置２６０に接続され、その出力をメモリ２５０に記憶さ
れているものと比較する。ピーク・ピッカ２７５の出力
が、収容可能な種類に属する真正コイン用のものとして
メモリ２５０に記憶されてい−る限界値間の値を構成す
る場合、比較装置２６０は検査中のコインがその種類に
属するコインであるとして仮に確認されたことを示す信
号を発生する。あるいは、第５図の機構の如き最大値確
認機構を含むメモリ機構をコインの検査中使用してもよ
く、この場合ピーク・ピッカ２７５の如き別個なピーク
・ピッカは不要である。

第１図の装置１０におけると同じように、装置２１０を
実質的に全てデジタル回路機構で構成するＬとも中米る
し、あるいはアナログ回路機構とデジタル回路機構との
組合せで構成することも出来る。当該分野で使用される
再プログラム可能な金属・酸化物・半導体（ＭＯＳ）の
如きタイプの消去可能でかつ再プログラム可能なメモリ
回路、すなわち型式番号１７０１．１７０２を付したア
メリカ合衆国カリフォルニア州、サンタ・クララのイン
テル社製の再プログラム可能な読取りだけのメモリ（Ｆ
ＲＯＭ）回路が本発明方法及びその装置に使用するメモ
リとして好ましい。かがる回路は再プログラム可能なＰ
ＲＯＭ内にｉマいってくるデータが消去出来るという点
で可融リンクＦＲＯＭ装置などより優れた利、ζを有す
る。インテル社の製品の場合消去は回路を紫外線ランプ
に曝らして行われる。従って入ってくるデータの誤差と
が、あるいは機械を別な種類のコイン用に切換える際の
誤差とかは再プログラム可能なＦＲＯＭ回路機構で簡単
に修正出来るけれども、再プログラムネ可能な装置にあ
っ くなるだろう。取換えることが必要である再プログラム
ネ可能な装置例えばリードオンリメモリ（ＲＯＭ）を用
いる場合は、想定される基準値の幾つかの組合せを予じ
め蓄積しておいた複数のＲＯＭを準備しておく。そのコ
イン装置において必要とされる基準値に等しい又は最も
近いものを蓄積しているＲＯＭを複数のＲＯＭ中から選
択して、選択されたＲＯＭをそのコイン装置に組込むよ
うにする。

従って、本発明のコイン装置で用いられる基準値をプロ
グラム可能に蓄積するデジタル記憶手段は、上述のよう
に再プログラム可能なメモリ（例えばＰＲＯＭ、ＲＡＭ
）と予じめプログラムしておくことが可能なメモリ（例
えばＲＯＭ）の両方を意味するものである。

主として一部のフ゛リップ・フロップからなる半導体等
速呼出しメモリ（ＲＡ’Ｍ）もまた本発明方法及びその
装置のメモリとして使用出来ル。ＲＡＭの記憶各音は前
述のＰＲＯＭタイプのメモリと異って電力の定供給に左
右されるから、電池のような主または補助保証電源が常
にその電力入力端に接続されていなければならない。コ
イン選別装置が蓄電量の場□合におけるように、特にＲ
ＡＭが他の電源に接続されていない間、電池からの過度
な電力流入を避けるため、ＲＡＭは補助対称金属・酸化
物・半導体（ＣＭＯ８）記憶素子で行ゎ　　　゛れるこ
とが好ましい。かがる一対の記憶素子はラリトロン型Ｃ
Ｍ４０１３二重フリップ・フロップである。使用出来る
他の型の装置はアメリカ合衆国ミシガン州、トロイのエ
ネルギー・コンバージョン・デバイス社製の所謂読取り
メモリ（ＲＭＭ）であり、他の型のＲＡ、Ｍも販売され
ている。特殊な型の基準機ＰＲＯＭ並じにＲＡＭが使用
技術を一般に例証するのに挙げられるけれども、注文製
の中型または大型積分半導体装置が好ましい。

第３図には図式ブロックの形でデジタル・ピーク・ビッ
カ３０１が示しである。その主要素子には精密な継続期
間中パルスをカウントする装置が含まれ、パルス発生器
３１０、パルス・カウンタ３２０、前の最高カウントを
示す数を含むレジスタ３４０、そのカウントをレジスタ
に貯わえられた数と比較するための比較装置３５０、数
をパルス・カウンタ３２０からレジスタ３４０へと送出
するための装置を含む。線が増えて混”乱しないように
〜第３図には三段だけのカウンタ３２０及びレジスタ３
４０、比較回路３５０の一部、図示した段用の連結線が
示しそある。種々の数を使用出来るけれども、本実施例
に於いてはほぼ１０段のものを使用するつもりである。

その周波数が接続されている誘導子の磁界を検査される
コインと作用させて決定される発振器の如き出力または
可変周波数源３７０をアンド・ゲート３１２の入力の一
方に接続力は精密継続期間パルス発生器３１０の出力に
接続、してあり、該パルス発生器は一４図に示すが如き
波形４１０を有する出力信号を発生する。アンド・ゲー
ト３１２０機能は、正確かつ反復可能な時間ｔｌ−ｔい
例えば１ミリセカンドに周波数源３７０からのパルスを
カウンタ３２０のトリガ入力３２２に流すようにするこ
とである。時間ｔ１で正確な周期１１−１０　　の終了
時のパルス発生器３１０の出力状態の変化がパルスの流
れを周波数源３７０からアンド・ゲート３１２を経てカ
ウンタｉ２０へと向わせる。しかしながら、次の周期１
２−１．中、パルス発生器３１０の出力によりアンド・
ゲート３９２はクロック３９０からの三個のパルスをパ
ルス配分器３３０に流４るようにすることが可能である
。従来技術的にはフリップ・フロップから構成されるパ
ルス配分器３３０は第１パルスを日出線３３１に、第２
パルスを日出線３３ｊに、第３パルスを日出線３３３に
向わせる。　　− ゛　　　　　第４図に示す波形４３１，４３２，４３３
はそれぞれ日出線３３１，３３２，３３３のパルスの波
形を示すものである。

比較装置３５０はパルス・カウンタ３２０のカウントを
レジスタ３４０に貯わえられている数と比較するように
なっていて、該レジスタ３４０は後で説明するような方
法で数が記録されているか、あるいは前のコイン検査終
了後零または基準初値にリセットされていてもよい。も
しカウンタ３２０のカウントが時間ｔ１でレジスタ３４
０に貯わえられている数よりも太きいと、比較装置３５
０の出力は日出線３５２に信号を出す。

日出線３３１の第１パルスと比較装置から日出線３５２
の信号とが同時にアンド・ゲート３５４に送られると、
アンド・ゲート３５４からの出力信号がフリップ・フロ
ップ３５６をセ゛ン卜する。もしカウントがレジスタ３
４０に貯わえられている数Ｊ：りも小さいと、フリップ
・フロップ３５６はセットされない。口出線３３２の第
２パルスが、゛フリップ・フロップ３５６がセットされ
た結果該フリップ・フロップのＱ出力に生じた信号と同
時にアンド・ゲート３６０の各グループに送られると、
パルス・カウンタ３２０のカウントはレジスタ３４０に
送られ、前以って記録されていた　−数に代って該レジ
スタに記録される。カウントがレジスタ３４０に記録さ
れている数よりも小さいため第２パルスが生じてもフリ
ップ・フロップ３５６がセットされない場合、該カウン
トは送出されることはなく、前以って記−録されていた
数はレジスタに記録されたまま残ることになる。第３パ
ルスが日出線３３３に生じると、これはカウンタ３２０
とフリップ・フロップ３５６とを再セットし、これらを
更に次のカウント・比較周期に備えさせることになり、
該周期は時間ｔ、に始まる。

上述したデジタル・ピーク・ピッカ３０１に代るものと
しては、例えば長時量定回路のコンデンサを４負荷する
ため島装置からなるアナログ・ピーク・ピッカが使用さ
れて、本発明になるデジタル・アナログ組合せ装置のア
ナログ信号のピーク値を検出する。

第５図には本発明に係る別の実施例を示す。

この装置は主にアメリカの５セント貨、１０セント貨、
２５セント貨という三種のコイン組用のものである。し
かしながらその原理は各種各様のコイン用コイン選別装
置に適用出来る。感知装置の配置及び種類は前述したア
メリカ特許出願の第１２図に示すものと同じである。コ
イン支持通路５３１沿いに第１のポット・コア型感知域
５１１、例えば高周波（Ｔ（Ｆ　）誘導感知装置が配置
してあり、更に同じくコイン支持通路沿いに第２の誘導
感知域５１２、例えば該コイン支持通路５３１０両側に
相互に向いあった一対の誘導子が配置してあって、該誘
導子はブリッジ回路の如き低周波（ＬＦ）感知域回路５
２２に接続しである。最後に第３“の感知域５１４があ
って、この場合該感知域は第２の感知域５１２の上方に
配設された「Ｅ」ファー誘導子、である。

コインニエ、販売機のフロント・パネル内に挿入される
コインを捕捉する。ようになした投入口５２０を通って
装置内へと導入される。

全てのコインは共通の通路を通って装置内を移動し、そ
の間三つの感知域５１１，５１２゜５１４を通過する。

各コインは、有効コインであると着像される前に、上記
三つの感知域のそれぞれに設けられているテスト基〒を
満足させるものでなければならない。第１、第３の感知
装置５１１，５１４はそれぞれ発振器回路５２１，５２
４に接続しである。通常の作動状態ではコインは５１１
の感知磁界内に約６５ミリセカンドの間存在し、５１４
の。

感知磁界内に約４０ミリセカンドの間存在する。この間
コインが存在するため、接続されている発振器５２１ま
たは５２４の周波数がその通常の抛止した遊び周波数か
らコインの緒特性に特有な別の周波数へと変位させられ
ることになる。二つの感知域５１１，５１４のそれぞれ
がこの装置に使用されるそれぞれのコイン種類のもの、
例えば５セント貨、１０セント貨、または２５セント貨
と連動し、許容可能な周波数の所定帯域幅がその感知域
での有効コインの検査結果を明らかにする。コインの有
効性を決定するのに利用される周波数は、コインが接続
されている感知装置５１１または５１４を通過する時、
発振器５２１または５２４が変位することになる最大周
波数である。もし一つの物体が感知装置５１１または５
１４を通過する時最大周波数への変位が許容可能な帯域
幅の一つに属さない場合、該物体は装置により拒絶され
ることになる。

ある感知機構の場合にあってはメモリを使用する必要が
ない。例えば、感知装置５１２とそのＬＦ感知回路５２
２とはコインすなわち物体がその感知磁界を通過する時
にパルスを出す。ＬＦ感知回路５２２は収容可能な各種
コイン用の出力、すなわち５セント貨、１０セント貨、
２５セント貨用の出力をそれぞれ有する。コインは、Ｌ
Ｆ感知回路５２２の三つの出力の一つにだけ一個のパル
スがあ゛る時、感知装置５１２で収容可能なものとされ
る。

このパルスはコインが第１感知装置５１１に到達したこ
とを検知された後であって、かつまたコインが第３感知
装置５１４を離れたことを検知されてしまう前に生じな
ければならない。ＬＦ感知回路５２２からの三つの出力
のどれにもパルスが存在竺ず、あるいは−個以上のパル
スが有効でないことを示す。他の　　　゛□装置の場合
、メモリを使用したＬＦ感知回路機構は、ＨＦ感感知５
１１または５１４がメモリ５５０、比較装置５６０、カ
ウンタ５８０と作動しあうと同じように、メモリ機構と
作動し合うことが可能である。発振器５２１゜５２４の
周波数は１０ビツト・カウンタ５８０により交互に測定
する。はぼ１４　ＫＨｚから５６　ＫＨｚまその間の周
波数で時間パルス発生器５４０により発生せしめられる
ほぼ１ミリセカンドという継続期間の精密パルス信号は
アンド・ゲート５３１．５ｈ４に交互に送られて、発振
器回路５２１，５２４の出力なカウンタ５８０へと交互
にゲートする。かかる精密パルスの各周期中比較装置５
６０は１０ビツト・カウンタのカウントをプログラム可
能な読取りだけのメモリ５５０に前取って記憶されてい
たカウントと比較する。

メモリ５５０には多数個の限界値がそれぞれアドレス可
能な位置に記憶される。発振器５２１用のものとしてか
かる収容可能な周波数限界値が一組あるし、発振器５２
４用のものとしては別な一組がある。第６Ａ図、第６Ｂ
図には発振器５２１　、　５−２１に関するデータ用の
代表的なアドレスを示すと同時に、三種のコイン組の代
表的な限界、更には２５セント貨の場合の波形５ａ、５
ｂをも示す。

第６Ａ図、第６Ｂ図において影線の部分はそれぞれ発振
器回路５２１，５２４の出力として受容可能な周゛波数
値の帯域を表わす。第６Ａ図、第６Ｂ図の左側に示す各
イモリ・アドレスの第１ビツトである０または１はそれ
ぞれ発振器回路５２１，５２４に関する情報を示す。ア
ドレス情報は時間パルス発生器５４０のＱ出力によって
メモリ５５０へ与えられる。メモリ５５０から読みとら
れることになる値用のアドレスの上記第１ビツトに続く
３個のビットは２個の３ビツト・カウンタ、ｊなわちア
ドレス・レジスタ５５１，５５４のうちのどちらか一方
で与えられ１それぞれ発振器回路５２１，５２４用に記
憶されている限界値と関連づけられる。各精密パルスと
その次のパルスとの間のいくつかの短いハウスキーピン
グ周期のうちの一周期中に各アドレス・レジスタの数は
順序論理回路５９０からの口出線５５８の信号で０００
にセットされ、上記順序・論理回路の機能の一つはハウ
スキーピング信号を出すことである。メモリ５５０リア
ドレス００００，１０００はそれぞれ発振器５２１また
は５２４の遊び周波数を上回るが、受容可能なコインを
表わす最低レス０１１１，１１１１は使用されず、非有
効対象物を示すアドレスとして認識される。

周期ｔａ、　ｔｂはコインの存在が感知域５１１゜５１
４でそれぞれ感知される周期である。

第１発振器５２１からのパルスの計数を例にとると、カ
ウント周期の初めにアドレス００００に記憶された到達
レベル限界がメモリ５５０により比較装置５６０へ与え
られる〜。

精密パルス周期中カウントがアドレス００００に記憶さ
れている周波数値に到達しかつこれを超えると、比較装
置５６０は出力パルスな出し、該出力パルスは発生器５
４０からの発振器開閉信号と同時にアンド・ゲート５５
５への入力点に入力を出し、該アンド・ゲートはパルス
をアドレス・レジスタ５５１に送ってその出力を００１
へとステップさせる。アンド・・ゲート５５２゛が時間
パルス発生器５４０のＱ出力から信号を受は取ると、ア
ドレス・に工りメモリ５５０へと向けられることになる
。１０ビツト・カウンタ５８０の力′ラントがメモリ５
５０のアドレス部に記憶された数を超えたことを比較装
置５６０によって検出されるといつでも、適当なアドレ
ス・レジスタ５５１は１カウントだけ進められてメモリ
５５０から次のアドレスを選択する。メモリ５５０に記
憶されている数は受容可能な種類の各真正コイン、すな
わち有効コインと関連した周波数帯域の上限・下限に対
応する数で　　　　　□ある。従って、コインが感知装
置５１１の磁界゛を通過すると、発振器５２１によって
出される周波数値はメモリ５５０にセットされ千いるレ
ベルを超えてしまい、結局１０ビツト・カウンタ５８０
によりカウントされた最大周波数を上回る次の限界レベ
ルの周波数に対応したアドレスにまでカウント的に進め
られることになちう。もしこのレベルが有効コインと結
びつく周波数帯域の上限であると、精密パルス周期の終
りにアドレス・レジスタに記憶されるアドレスは、該記
憶されたアドレスが上限である種類の有効コインに対応
するレベルまで周波数があがることを示す。他方、もし
アドレスが有効コイン用の下限に属すると、それは最大
周波数が下限に達しなかうだになる。

発振器５２４と関連した他のアドレス・レジスタ５５４
、その作動用アンド・ゲート５５６、その出力アンド・
ゲート５５３の動作はレジスタ５５１、アンド・ゲート
５５５、アンド・ゲート５５２の場合に説明した動作期
中時間パルス発生器５４０からの信号は、アドレス・レ
ジスタ５５１．５５４が順序値論理回路からの信号でリ
セットされてしまった後、アンド・ゲート５５２，５５
３にメモリ５５０から要求さ呈るアドレスを次の精密パ
ルス周期前にｏＣｉｏｏ、　　１ｏｏｏへと戻さ順序値
論理回路５９０は時間パルス発生器５４０からの時限信
号、アドレス・レジスタ５５１．５５４か′ら進展中の
比較に関するアドレス情報、比較装置５６０から比較の
結果、更にはＬＦ感知回路５１２の出力からの結果の如
き他のコイン検査の結果を受ｉる。この論理回路５９０
は次のような条件が成立した時に°のみ検査されるコイ
ンの受容性及び価値ビ示子信号を出す。すなわち、各検
査について満足のいく結果が得られ、各検査がコ゛イン
が４同じ種！に属することを示し、かつ検査の結果が所
定の順序で受容さ゛れる時、である。

順序論理回路５９０はまた、時間パルス発生器５４０と
関連して、アドレス・レジスタ　。

５５１．５５４用のリセット信号の如−人必要なハウス
キーピングも出す。

本実施例における装置及び方法は感知域からの情、報を
メンモリに記憶されている情報と順次比較することを特
に説明するものではあるが、感知域からの情報を多数個
のコイン値を報と同時に比較することも可能である。後
者の方法は、受容可能な一種類扇の下限値が受容可能な
他種類用の上限値以下であって受容可能な値の帯域に重
なりが生じる時、特に有コインの存在中誘導感知装置に
よってつくられる情報をコインの存在してないそのわず
かな前・後時に感知装置によってつくられる情報と比較
するととでコイン識別を実際に改善出来ることが解った
。この方法は本件特許出願と同時出願に係る特許願（３
）（イギリス特許出願４７１６４／７２）の明細書中に
開示しである。検査されるコインまたはその他の形状物
は公知の通路に沿って誘導子の１個またはそれ以上の極
を通過する。誘導子出力信号の特徴がコインの存在して
いる時と存在してない時に感知装置で検査され、これら
両検査の結果（例えば両検香から出てくる値の差）が出
され１、それからその結果１査されるコインリ容可能性
を示す信号が形成される。この信号は検査の結果コイン
の存在中に決定される特徴を修正する結果として形成さ
れる。これらの手順はコイン検査が左右されることにな
る参照基準、例えば発振器遊び周波数、パルスをカウン
トする周期の長さなどの値の変移から生じる誤差を最小
にしようとするものであ゛る。この方法を更に発展させ
ると、コインは誘導子と通路の他側にある電導部材のタ
ーゲットとの間を通されることになる。゛コイ　　　　
・シーを感知装置とターゲットとの間を通過させる手段
を採用した方法及び゛装置は、感知装置を可動通路側に
装着した装置の場合のように、通路に対する感知装置の
物理的位置の変化から生じる誤差を最小に゛するのに特
に有利である。

第７図には上段で論じた方法を使用した装置が示してあ
込。コインは販売機のフロント・パネル内に投入される
コインを捕捉するようにされた投入口６２０を通って機
構内へと導入される。大べてのコインが共通の通路を通
ってコイン支持通路６３１沿いに機構内を移動し、その
間三つの感知域６１１，６１２゜６１３からなる四個の
誘導子を通過する。各コインは有効コインと着像される
前に適当な順序でこれら三つの感知域のそれぞれに設け
られた検査基準を満足させなくてはならない。

感知装置６１１，９１３は高周波数発振器回路６２１，
６２３に接続しである。通常の動作状態の場合、コイン
は６１１の感知磁界内に約６５ミリセカンド存在し、６
１３の感知磁界内に約４０ミリセカンド存在する。これ
らの時間周期中のコインの存在は発振器の周波数をその
通常の静止遊び周波数からロインのいくつかの特性に特
有なより高い周波数へと高めることになる。例えばアメ
リカの５セント貨、１０セント貨、あるいは２５セント
貨の如き各種コインはそれぞれ有効コインを限定するの
に使用される二つの感知域６１１゜６１３のいづれにも
許容可能な周波数の所定帯域幅を有する。コインの有効
性を決定するのに使用される周波数はコインの存ｄ中接
続されている発振器の最大周波数への変位である。もし
この周波数変位が許容可能な帯域幅のいづれかに入らな
い場合、形、状物は機構に拒絶されて有効コインとして
収容されない。

低周波数感知域６１２はコイン支持通路心誘導子からな
る。これに接続、されたコン７ポーネント回路機構６’
４２（’ｑれは前掲の１９７２年５月２２日出願に係る
米国特許出願番号２”５５，８１４の明細書に開示され
ているタイプのものであってもよい）ば、コインすなわ
ち形状物がその感知磁界を通過する時、パルスを出す。

このコンポーネント回路機構６４２は三つの出力を有す
る。すなわち、それらは５セント貨用の出力、１０セン
ト貨用の出方、更に２５セント貨用の出方である。この
感知域内での有効コインは三つの出方のうちの一つが単
一パルスのみを出す時認識される。こノハルスは５イン
が第一感知装置６１１に到達したことを検出された後で
あって、かつ最終感知装置６１３を離れたことを検出さ
れてしまう前に生じなくてはならない。この回路機構か
らのコイン認識日出線のいづれかにパルスが存在しなか
ったり、あるいは１個以上のパルスが存在する場合これ
はこの種類に属するコインが非有効で それぞれ６１１，６１３に接続された発振器６２１，６
２３の周波数は１０ピツト・カウンタを使用して測定す
る。各発振器は約１ミリセカンドという持続時間の正確
な時限ゲート周期を使用してアンド・ゲート６３１゜６
３３、オア・ゲート６３５を介しカウンタ６８０へと交
互にゲートされ、上記ゲート周発生器６４０の一部であ
る安 定基準時限発振器により形成される。この基準発振器の
周波数は約５６　ＫＨｚである。

各感知発振器６２１，６２３の遊び周波数カウントに対
応する数が二個のレジスタ６５ｏ。

６７０にそれぞれ記憶される。これら基準値は、コイン
選別装置にまず電力が送られた後かあるいは基準値に左
右されないコイン選別装置の一部からあるコイン種類に
°関して受容可能信号を受けた後（例えば、低周波数検
力のいづれかにハウスキーピング回路６９０が約３００
ミリセカンド信号を出す時、記憶さ゛れる。そうでない
場合コイン受容信号は存在しない（すなわち、高周波数
拒絶）ことになる。時間パルス発生器６４０がらのパル
°スをカウントするためハウスキーピング回路機構６９
０内のカウンタを使用゛して形成される遅れは、ハウス
キーピング回路機構６９０からのパルスを鋭くて、比較
的ノイズのないもの゛とし、更には次の基準値がはいっ
てくる前にコインが確実に機構を離れるようにする。そ
の結果、レジスタ６５０，６７０に記憶される基準値は
感知装置の近辺にコインが存在することで影響をうける
値を含まないことになろう。遊び周波数基準値のかかる
周期的な更新により、遊び周波数のわずかな変化は機構
の全体的な動作に影響を与えることなく許容される。

レジスタ６５０，６７０、更にはカウンタ６３０のそれ
ぞれに記憶されているものはマルチプレキサロ　’８２
　（ｍｕｌｔｉｐｌｅｘｅｒ）により加算器６８４へ周
期的に送られる。上記加算器はカウンタの数と、発振器
６２１あるいは６２３用の適当なレジス・り６５０ある
いは６７０の数との差を決定し、この時発振器６２１ま
たは６２３の周波数はカウントされつつある。

１ミリセカンドという各コイン検査周期の終りに加算器
６８４の出力がプログラム可能なメモリ６９５に前取っ
て記憶されている数と比較装置６６０により比較される
。メモリ６９５から読みとられる比較装置６６０に対す
る数のアドレスは二個の３ビツトアドレス・カウンタ６
５１，６５３のＬ方により決定され、アドレス・カウン
タ６５１は発振器６２１用のサンプリング周期と結びつ
けられており、他方のアドレス・カウンタ６５３は発振
器６２３によるサンプリング周期と結びつけられている
。加算器６８４の出力がこのメモリ位置に記憶されてい
る数を超える時にはいつでも、適当な３ビツト・アドレ
ス・カウンタ６５１または６５３が１カウントだけ表の
アドレスへと進められる。カウンタ６５１または６５３
からのアドレスはマルチプレキサロ５５とデコーダ６５
７によりメモリへ伝え・られる。

メモリ６９５に記憶される数は各有効コインと結びつい
た上下周波数差レベルに対応した数である。従って、コ
インが感知装置６１１の磁界を通過すると、発振器６２
１０周波数はコインの存在しない場合に生じる周波数以
上になり、周波数差カウントはメモリ６９５にセットさ
１ているレベルを超え・接続されている３ビツト、・ア
ドレス・カウンタ６５１のレベルの周波数差″に対応す
るアドレスへとカウント的に進められることになる。も
しこのアドレスが有効コインと結びついた周波数差幅の
上側レベルを示すとすると、最大周波数差は受容可能な
幅内にあったこと、すなわち有効アドレスであることを
意味する。しかし、もしこのアドレスが有効幅の下側レ
ベルに対応していたとしたら、コインは周波数を有効コ
イン幅の周波数よシも高くすることになり、アドレスは
゛非有効対象物を示すことと゛なり、コイン形状物は無
視されることを意味する。

コインの存在を検出しかつ感知磁界内へのコインの到達
及び離脱に対応する信号を出すため、加算器６８４の出
力は各精密ゲート・カウンティング周期の終りにモニタ
ーされる。

この時メモリへのアドレス入力はｏＯｏにされ、比較が
行われる。メモリのＯＯＯアドレスに記憶される数は遊
び周波数からの小さな偏差に対応し、少なくともその値
に対する加算器出力の偏差は感知域にコインが存在して
いることを示す〇 コインが有効であるかどうかの決定は、機構が承認状態
にありかつコインが感知装置６１３から離脱したばかり
の時、行われる。

ハウスキーピング論理回路６９０は次のような条件が成
立した時にのみ本物のコインであることを示す信号を出
す。・すなわち、１、第−感知域６１１と接続された３
ビツト・アドレス・カウンタ６５１がある゛コイ　　　
　。

ン種類用の有効アドレスを有し、 ２　第；感知域６１３と接続された３ビツト・アドレス
・カウンタ６５３が同じコイン種類用の有効アドレスを
有し、 ３、　感知域６１２と接続された回路機構６２２から同
じコイン種類用としてのみ単一パルスが到達した、 ことの３つである。

メモリ６９５に記憶される数は装置６１０が収容するこ
とになるコイン種類の組と装置６１０そのものの寸法と
の特色を表わす。メモリ６９５は前述したように限界コ
イン模造物を利用してプログラムされる。

【図面の簡単な説明】

よる一実施例の略図的ブ ロック図、第２図は本発明による別の実施例の略図的ブ
ロック図、第３図は本発明に従って使用されるデジタル
・ピーク・ピッカの略図的ブロック図、第４図は第３図
の説明に関連した波形図、第５図は本発明の更に別の実
施例の略図的ブロック図、第６Ａ図及び第６Ｂ図は第５
図の説明に関連した波形図であり、第７図は本発明を利
用した別の装置の略図的ブロック図である。 ２０・・・感知装置、 ３０．２３０，５３１・・・コイン支持通路、４０．２
４０・・・コイン検査域回路、５０．２５０，５５０・
・・メモリ、 ６０．２６０，３５０，５６０・・・比較装置、７０・
・・検査制御回路、 ８０．９０，２９０・・・スイッチング装置、３０１・
・・ディジタル・ピーク・ピッカ、３１０・・・パルス
発生器、 ３１２．３５４，３６０・・・アンドゲート、３２０・
・・パルスカウンタ、 ３３０・・・パルス配分器、　　　　　　　。 ３４０・・・レジスタ、 ３５６・・・フリップ・フロップ、 ３７０・・・可変周波数源、 ５１１．５１．２，５１４・・・感知装置、５２１．５
２４・・・発振器回路、 ５５１．５５４・・・アドレス・レジスタ、５９０・・
・順序論理回路。 第６Ａ図　　　　　　馬６Ｂ図

Claims (1)

1. 【特許請求の範囲】 コインの第１の特性を検査して該第１の特性を示す第ν
   の電気信号を発生する手段、許容コインについての該第
   １の特性に関する複数の限界値をそのアドレスにブーグ
   ラム可能に蓄積しておくデジタル記憶手段、該デジタル
   記憶手段に蓄積された値と該第１の信号の値とを比較子
   る手段、及び その出力が該比較手段に接続されているデジタル記憶手
   段のアドレスを選択するよう構成されたアドレス・レジ
   スタからなり 該第１の特性検査手段から該比較手段により受信された
   値が該比較手段が接続されている該デジタル記憶手段の
   アドレスにおける値と少なくとも同じ矢きさである時は
   、該比較手段の出力番本該アドレスレジスタの出力を変
   更させる信号を該アドレスレジスタに送信しているとこ
   ろのコインの真贋性検査装置。