JPS585845A - マイクロプロセツサ - Google Patents
マイクロプロセツサInfo
- Publication number
- JPS585845A JPS585845A JP10352881A JP10352881A JPS585845A JP S585845 A JPS585845 A JP S585845A JP 10352881 A JP10352881 A JP 10352881A JP 10352881 A JP10352881 A JP 10352881A JP S585845 A JPS585845 A JP S585845A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- processor
- register
- control signal
- instructions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30145—Instruction analysis, e.g. decoding, instruction word fields
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明状マイクロプロセッサに関する。
一般に、マイクロプロセッサは、命令という動作を規定
する情報によりて各種の処理を行うようになりているが
、インスト２クシ１ン・デコーダ部はこの命令がどのよ
うな動作を規定しているのか、また、その動作のために
どのような制御信号を作らねばならないかを解読する働
きを持っている。
する情報によりて各種の処理を行うようになりているが
、インスト２クシ１ン・デコーダ部はこの命令がどのよ
うな動作を規定しているのか、また、その動作のために
どのような制御信号を作らねばならないかを解読する働
きを持っている。
よって、このインスト２クシ１ン・デコーダ部の動作を
様々に変更する仁とが可能であるということは、プロセ
ッサ自身の性能、機能および汎用性を向上させる上で非
常に重要な要素とまる。
様々に変更する仁とが可能であるということは、プロセ
ッサ自身の性能、機能および汎用性を向上させる上で非
常に重要な要素とまる。
ところが、従来のマイクロプロセッサのデコード部紘固
定された動作しか行なわず、一つの命令に対しては、そ
れによって決定される制御信号しか出力せず、結果とし
て、その命令の動作が固定されていた。
定された動作しか行なわず、一つの命令に対しては、そ
れによって決定される制御信号しか出力せず、結果とし
て、その命令の動作が固定されていた。
ｓｇ１図は従来のマイクロプロセッサのブロック図であ
る。
る。
従来のプロセッサにおいては、命令情報がインスト２ク
シ１ン・レジスタｌに格納されたならば、インストンク
シ１ン・デコーダ部３がこれを解読し、その命令の実行
に必要な制御信号４を出力する。ところが、このデコー
ダｌＩ３の動作が固定されていたので、ある命令情報に
対してどの制御信号を出力するのかも一つに固定された
ままで変更することができなかりた。
シ１ン・レジスタｌに格納されたならば、インストンク
シ１ン・デコーダ部３がこれを解読し、その命令の実行
に必要な制御信号４を出力する。ところが、このデコー
ダｌＩ３の動作が固定されていたので、ある命令情報に
対してどの制御信号を出力するのかも一つに固定された
ままで変更することができなかりた。
ことで二つの命令１０．１１を考え、前者はプロセッサ
内のレジスタ人の内容をレジスタＢに転送する動作をし
、そのために制御信号１ｏを出力し、後者はレジスタＢ
の内容をレジスタＣに転送する動作をし、そのために制
御信号９を出力するものとする。もし、使用者がレジス
タＡの内容をレジスタＣＫ転送したいならば、この２個
の命令１０．１１を順次実行しなければなら々い。
内のレジスタ人の内容をレジスタＢに転送する動作をし
、そのために制御信号１ｏを出力し、後者はレジスタＢ
の内容をレジスタＣに転送する動作をし、そのために制
御信号９を出力するものとする。もし、使用者がレジス
タＡの内容をレジスタＣＫ転送したいならば、この２個
の命令１０．１１を順次実行しなければなら々い。
このように、従来のマイクロプロセッサにおいては命令
側々に制御信号が固定されているので、プロセッサにあ
る処理を行なわせる場合には、ある固定された動作しか
持たない命令を様々に組み合せて処理を行なわせる方法
しかなく、処理能力を向上させるには限界があるという
欠点がＩｈ−）た。
側々に制御信号が固定されているので、プロセッサにあ
る処理を行なわせる場合には、ある固定された動作しか
持たない命令を様々に組み合せて処理を行なわせる方法
しかなく、処理能力を向上させるには限界があるという
欠点がＩｈ−）た。
重置明線上記欠点を除去し、一つの命令情報に対して様
々な組合せの制御信号が出力できるようにし、デコーダ
部の動作を様々に変更できるようにしたデコーダ部を備
えたマイクロプロセッサを提供するものである。
々な組合せの制御信号が出力できるようにし、デコーダ
部の動作を様々に変更できるようにしたデコーダ部を備
えたマイクロプロセッサを提供するものである。
本発明のマイクロプロセッサは、任意の一つの命令に対
して出てくる制御信号の組合せを外部信号によシ変更す
ることのできるインスト２クシＷノ・デコーダ部をプロ
セッサ内に内蔵することを特徴として構成される。
して出てくる制御信号の組合せを外部信号によシ変更す
ることのできるインスト２クシＷノ・デコーダ部をプロ
セッサ内に内蔵することを特徴として構成される。
本発明の実施例について図面を用いて説明する。
第２図は本発明の一実施例のブロック図である。
デコーダｆｉｓ１３はインスト２クシＷノ・レジスタ１
１に格能された命令情報によりて、プロセッサ内の制御
信号群１５のどれを出力するのかを判断し、その制御信
号を出力するために、対応するスイッチ群１４をオン、
オフする。
１に格能された命令情報によりて、プロセッサ内の制御
信号群１５のどれを出力するのかを判断し、その制御信
号を出力するために、対応するスイッチ群１４をオン、
オフする。
この実施例において、インストラフシーン・デコーダ部
１３は従来のデコーダ部３と機能的には同様な動作を行
うが、ある命令情報に対して、どのスイッチをオンさせ
るかを様々に変更できるという点において異っている。
１３は従来のデコーダ部３と機能的には同様な動作を行
うが、ある命令情報に対して、どのスイッチをオンさせ
るかを様々に変更できるという点において異っている。
前述の第１図の説明において、使用者がレジスタ人（６
）の内容をレジスタＣ（８）に転送させたいとき２つの
命令１０およびｌｉｔ順次実行する必要があった。これ
は、この目的の動作を行うのに９゜ｌＯという二つの制
御信号が必要であるにもかかわらず、制御信号９は命令
ｌＯによって、また制御信号１０は命令１１によってし
か出力されないという制約のためであった。
）の内容をレジスタＣ（８）に転送させたいとき２つの
命令１０およびｌｉｔ順次実行する必要があった。これ
は、この目的の動作を行うのに９゜ｌＯという二つの制
御信号が必要であるにもかかわらず、制御信号９は命令
ｌＯによって、また制御信号１０は命令１１によってし
か出力されないという制約のためであった。
これに対し、本発明によるインスト２クシＷノ・デコー
ダ部１３はその動作を変更することが可能であるので、
１０という命令に対して二つの制御信号９．１０とそれ
ぞれ同等な機能をもつ制御信号２０．２１を同時に出力
することも可能となシ、レジスタＡ （１７Ｘ）内容レ
ジスタＣ（１９）に転送させるためには、この１個の命
令１０だけですむことになシ、命令数が２個から１個に
減少できる。
ダ部１３はその動作を変更することが可能であるので、
１０という命令に対して二つの制御信号９．１０とそれ
ぞれ同等な機能をもつ制御信号２０．２１を同時に出力
することも可能となシ、レジスタＡ （１７Ｘ）内容レ
ジスタＣ（１９）に転送させるためには、この１個の命
令１０だけですむことになシ、命令数が２個から１個に
減少できる。
プロセッサの処理速度を向上させるためには、一つには
命令数を減少させる必要があるが、この実施例において
紘命令数を２個から１個に減少させておシ、プロセッサ
の処理速度を向上させる上では非常な利点をもつことに
なる。
命令数を減少させる必要があるが、この実施例において
紘命令数を２個から１個に減少させておシ、プロセッサ
の処理速度を向上させる上では非常な利点をもつことに
なる。
゛また、処理速度の向上だけに限らず、インスト２クシ
Ｗノ・デコーダ部１３の動作が変更可能ということは、
各命令の動作が一つに限定されず、様々の動作をもつ命
令を作シ出せ、結果として、プロセッサ線機々な動作を
もつ命令を備えることができ、非常に大きな多様性、汎
用性を持つことになる。
Ｗノ・デコーダ部１３の動作が変更可能ということは、
各命令の動作が一つに限定されず、様々の動作をもつ命
令を作シ出せ、結果として、プロセッサ線機々な動作を
もつ命令を備えることができ、非常に大きな多様性、汎
用性を持つことになる。
このように本発明のデコード部を備えることは非常な利
点を持つととになる。しかし、これをマイクロプロセッ
サ・チップ本体と切シ離して別のチップ上に構成すると
、マイクロプロセッサとして二つのチップが必要となシ
、コスト的に杜高いものにな夛、またそれを実装する基
板上においても大きな面積を必要とすることになる。
点を持つととになる。しかし、これをマイクロプロセッ
サ・チップ本体と切シ離して別のチップ上に構成すると
、マイクロプロセッサとして二つのチップが必要となシ
、コスト的に杜高いものにな夛、またそれを実装する基
板上においても大きな面積を必要とすることになる。
よりて、本発明においては、このデコーダ部をプロセッ
サ本体に内蔵させるようにする。
サ本体に内蔵させるようにする。
ａＩ３図は第２図に示すインスト２クシＷノ・デコーダ
部を内蔵したプロセッサ・チップ本体の平面図である。
部を内蔵したプロセッサ・チップ本体の平面図である。
マイクロプロセッサ・チップ本体２２内のある部分にイ
ンストックシ１ノーデコーダｓ１３が内蔵されている。
ンストックシ１ノーデコーダｓ１３が内蔵されている。
これによって、マイクロプロセッサとしては１チツプで
構成されることになシ、非常に小屋にでき、実装面積も
小さくできる。また、ｌチップで構成するので、コスト
的にも低減できるという効果がある。
構成されることになシ、非常に小屋にでき、実装面積も
小さくできる。また、ｌチップで構成するので、コスト
的にも低減できるという効果がある。
第１図は従来のアイクルプロセッサの一例のプルツク図
、第２図は本発明゛の一実施例のプ四ツク図、第３図は
第２図に示すインストックシ冒ンφデコード部を内蔵し
たマイクルプルセッサ・チップ本体の平面図である。
、第２図は本発明゛の一実施例のプ四ツク図、第３図は
第２図に示すインストックシ冒ンφデコード部を内蔵し
たマイクルプルセッサ・チップ本体の平面図である。
Claims (1)
- 任意の一つの命令に対して出て２くる制御信号の組合せ
を外部信号によシ変更することのできるインエトラクシ
１ン・デコーダ部をプロセッサ内に内蔵することを特徴
とするマイクロプロセッサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10352881A JPS585845A (ja) | 1981-07-02 | 1981-07-02 | マイクロプロセツサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10352881A JPS585845A (ja) | 1981-07-02 | 1981-07-02 | マイクロプロセツサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS585845A true JPS585845A (ja) | 1983-01-13 |
Family
ID=14356396
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10352881A Pending JPS585845A (ja) | 1981-07-02 | 1981-07-02 | マイクロプロセツサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS585845A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61251513A (ja) * | 1985-04-30 | 1986-11-08 | アルミニウム ペシネ | 反応性シリカ含有率の低いジブサイト含有ボ−キサイトからのアルミナの製造 |
| EP0324308A2 (en) * | 1988-01-11 | 1989-07-19 | International Business Machines Corporation | Method and system for decoding plural incompatible format instructions |
| JPH04245331A (ja) * | 1990-08-31 | 1992-09-01 | Internatl Business Mach Corp <Ibm> | デジタル論理装置からマイクロプロセッサにデジタル指令実行の制御を移すための装置 |
-
1981
- 1981-07-02 JP JP10352881A patent/JPS585845A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61251513A (ja) * | 1985-04-30 | 1986-11-08 | アルミニウム ペシネ | 反応性シリカ含有率の低いジブサイト含有ボ−キサイトからのアルミナの製造 |
| JPH0336766B2 (ja) * | 1985-04-30 | 1991-06-03 | Pechiney Aluminium | |
| EP0324308A2 (en) * | 1988-01-11 | 1989-07-19 | International Business Machines Corporation | Method and system for decoding plural incompatible format instructions |
| JPH04245331A (ja) * | 1990-08-31 | 1992-09-01 | Internatl Business Mach Corp <Ibm> | デジタル論理装置からマイクロプロセッサにデジタル指令実行の制御を移すための装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1165839A (ja) | プロセッサの命令制御機構 | |
| JPS585845A (ja) | マイクロプロセツサ | |
| JP2538053B2 (ja) | 制御装置 | |
| JP2564054B2 (ja) | レジスタファイル | |
| JPS58142464A (ja) | マイクロプロセツサ | |
| JPS61150039A (ja) | プロセツサ制御回路 | |
| US5636154A (en) | Digital operation unit | |
| JPH06342397A (ja) | 論理的アドレス空間を写像するための回路装置 | |
| JPS6376020A (ja) | 仮想計算機システム | |
| JPH04223522A (ja) | マンマシンインタフェース装置 | |
| JP2985244B2 (ja) | 情報処理装置 | |
| JPS61143847A (ja) | 中央処理装置 | |
| JPS6230452B2 (ja) | ||
| JPS6158074A (ja) | マイクロコンピユ−タ | |
| JPS642971B2 (ja) | ||
| JPS59133648A (ja) | 高級言語による実行が可能なマイクロプロセツサ | |
| JPH0276037A (ja) | 半導体集積回路 | |
| JPS6450157A (en) | Multi-processor control system | |
| JPH01241644A (ja) | マイクロコンピュータ制御回路 | |
| JPS62156737A (ja) | １チツプマイクロコンピユ−タ | |
| JPS63268032A (ja) | ル−プ制御回路 | |
| JPH03250329A (ja) | プログラム実行制御回路 | |
| JPS63733A (ja) | プログラム実行処理方式 | |
| JPH0340075A (ja) | マイクロコンピュータ | |
| JPH0340133A (ja) | 情報処理装置 |