JPS5856270B2 - 絶縁ゲ−ト型静電誘導電界効果トランジスタ - Google Patents

Description

【発明の詳細な説明】 本発明は半導体装置に関し、特に絶縁ゲート型静電誘導
電界効果トランジスタに関する。

従来の電界効果トランジスタは、接合型、ＭＯＳ型のい
ずれにおいても、ドレイン電流がドレイン電圧の増加に
対して次第に飽和型の電流電圧特性を示していた。

一方、ドレイン電流がドレイン電圧の増加とともに増加
し続ける静電誘導電界効果トランジスタ（以後ＳＩＴと
称す。

）が本発明者の一人によって発明され０特許第９６８３
３６号ノ、その後種種の発展がなされている（特許第９
６８３３７号）。

ＳＩＴは従来の電界効果トランジスタ（以後ＦＥＴと称
す。

）に対して次のような特徴を有してる。（１）主動作領
域の少なくとも一部において、ソース、ドレイン間がパ
ンチスルーレない状態ｔ なわち、ソース、ゲート間に
空乏状態にならない状態が残って、キャリア注入状態が
存在し、しかもソースからピンチオフ点までの直列抵抗
ｒ８と固有の（真の）変換コンダクタンスＧｍとの積が
１より小になるように選定された不純物密度並びに諸寸
法を有することにより、電流電圧特性が不飽和特性を示
すこと。

（２）電流電圧特性が不飽和特性を示すことにより、高
入力インピーダンス、低出力インピーダンス素子として
使用でき、しかも見掛上の変換コンダクタンスＧｍが大
きくとれ、歪も小さくできること。

（３）出力電流が大きくとれ、所定の領域に高抵抗層を
用いることにより、耐圧を大きくすることができ、大電
流、高耐圧の大出力用素子が得られること。

（４）ゲート領域の密度を高不純物密度となし、しかも
ゲートの形状を小型にできるので、電極間寄生容量及び
ゲート抵抗を減少させることができ高周波化、高速度化
がはかれること。

（５）ゲートから延びる空乏層によりチャンネルが殆ん
ど覆われるような状態にあるＳＩＴでは、極めて広いゲ
ート電圧範囲にわたり、また、電流電圧特性が殆んど指
数関数則に従う低電流領域はもとより、直列抵抗ｒ８や
ドレイン抵抗Ｒ，ｄの効果により特性が指数関数則から
ずれ、殆んど直線的な特性となる大電流領域まで含めた
極めて広い、場合によっては、１０桁以上の電流範囲に
わたり、増幅係数を殆んど一定に保つなど、極めて歪の
少ない動作が行えること。

（６）電流値が極めて小さな領域になっても増幅係数は
殆んど一定に保てることから、低電流、低消費電力状態
において、極めて優れたスイッチング動作等が行えるこ
と。

（７）大電流状態の温度特性を負にできることから熱暴
走が起こらないこと。

また、殆んど温度特性を持たない構造設計が行えること
。

（８）極めて広い動作温度範囲にわたり、例えば２００
℃以上にわたり、増幅係数を一定に保てること。

（９）チャンネル幅を狭くシ、チャンネルの不純物密度
を低くすることにより、ゲート電圧が零では殆んど電流
が流れず、ゲートに順方向電圧が加わって始めて電流が
流れるという高速度のエンハンスメント・モードのスイ
ッチング動作が行えること。

即ち、ＳＩＴは大電力、高耐圧、大電流、低歪、低雑音
、低消費電力高速度動作等いずれの面においても優れて
おり、その温度特性をも含めて、従来のバイポーラトラ
ンジスタ、電界効果トランジスタに比べて、優れた面の
極めて多いトランジスタである。

個別素子として、また、集積回路用素子としてその優秀
さは既に実証され、各方面に新たな応用分野を切り開い
ている。

接合型ＳＩＴの電流電圧特性の一例を第１図ａ。

ｂに示す。

ゲート電圧だけでチャンネルがピンチオフするｌ〜２Ｖ
以上のゲートを圧では、ドレイン電流Ｉｄは、ゲート電
圧ｖ２、ドレイン電圧Ｖｄのいずれに対しても低電流状
態では殆んど指数関数則に従っており、電流が大きくな
って直列抵抗による負帰還作用が効果を持ち始めると指
数関数則からずれてくる。

第１図すで電流の大きな領域が点線で示されているのは
、温度上昇をさけるためにパルス測定された結果を示し
ているからである。

このＳＩＴの電流−電圧特性の温度特性を第２図に示す
。

第２図からこのＳＩＴはゲート電圧が零ではチャンネル
がピンチオンしておらず、ゲート電圧がＩＶ以上では、
ゲート電圧だけでチャンネルがピンチオンしていること
がわかる。

即ち、ｖ２＝０の電流電圧特性は抵抗的で、温度依存性
はキャリアの移動度の温度依存性を反映して負になって
おり、ゲート電圧が１ｖ以上では、低電流領域での温度
依存性は正になっている。

ゲート電圧だけでチャンネルがピンチオンするとソース
前面に電位障壁が生じて、動作がバリア・バイト・コン
トロール（ｂａｒｒｉｅｒ ｈｅｉｇｈｔ ｃｏｎｔ
−ｒｏｌ）型の多数キャリア注入量制御となるため、
低電流領域で指数関数則に従う電流電圧特性となり、し
かもその温度特性は正になるからである。

勿論、こうした多数キャリア注入量制御動作になってい
ても、電流が大きくなって直列抵抗による負帰還効果が
大きくなると当然のことながら温度特性は負に変る。

第２図上部にその様子が示されている。

第３図には、増幅係数の電流依存性とその温度特性が示
されている。

増幅係数は１Ｏ−７Ａから１０’Ａ近くまでの電流変化
に対しては殆んど一定であるし、１９５Ｋから３８３．
Ｋまでの２００に近い温度変化に対しても殆んど一定に
保たれている。

この電流値温度変化は実測結果の単なる一例を示したに
すぎず、これに限られるものではない。

第３図には、ＳＩＴの低電流、低電力動作時の特性が優
れていることの一端が示されている。

ＳＩＴの電流には、第２図に示されるように抵抗性の電
流も含まれるし、バリア・ノ＼イト・コントロール（ｂ
ａｒｒｉｅｒ ｈｅｉｇｈｔ ｃｏｔｒｏｌ ）による
注入量制御電流も含まれる。

ソースから固有ゲート（電位障壁位置またはピンチオフ
点、総称してピンチオフ点）までの直列抵抗を小さくす
るように短チャンネ（ル化された構造で、たとえゲート
電圧の状態によってチャンネル中に電位障壁が生じても
、ドレイン電圧によってその電位障壁が引き下げられて
、ドレイン電流が増加する構造であれば、ＳＩＴとなる
のである。

本発明は、これまで接合型、ＭＯＳ型、ＭＩＳ型のいず
れにおいてもディプレッションモード動作を主体に発展
してきた静電誘導電界効果トランジスタニ、エンハンス
メントモードで動作する絶縁ゲート型静電誘導電界効果
トランジスタを提供するものである。

絶縁ゲート型静電誘導電界効果トランジスタの動作機構
は、抵抗性電流を含むと同時に主動作領域で、チャンネ
ル内ソース前面に電位障壁が作られてグー１４圧とドレ
イン電圧によって電位障壁を制御とすることによって、
多数キャリア注入量制御することと、ソースからピンチ
オフ点までの直列抵抗ｒ８と固有の変換コンダクタンス
Ｇｍの積がゲートを圧の大小に関わりなく少なくとも動
作領域の一部で１以下になることとである。

従来のｎチャンネルＭＯ８−ＦＥＴの代表的な構造例を
第４図に示す。

ゲートは導電性電極９、酸化膜５、半導体（チャンネル
領域）３から形成されるいわゆるＭＯ８構造である。

ゲートの拡散電位もしくはゲート電極９への正電圧印加
によりｐ基板３の表面ｊｃｎ形の反転層４が生じてソー
ス電極６、ドレイン電極７間への電圧印加に応じてソー
ス１とドレイン２との間に電流が流れる。

この図からも明らかなように、ＭＯＳ−ＦＥＴの反転層
の表面電位は略々均一に生じており、ソースドレイン間
に電圧を加えた場合のソース・ドレイン間の電位分布は
単調な変化になっており、局所的電位障壁は生じにくい
。

また、ドレイン電圧に応じて、チャンネル中の障壁高さ
が変化しないように、チャンネル中の不純物密度、チャ
ンネル寸法が設計され、電流電圧特性が不飽和特性を得
るようになされている。

すなわち、ドレインからの空乏層がソース近傍までのび
ないようになされている。

ソース・ドレイン間の反転層中に局所的ｌこ有効な電位
障壁を生じさせてまた、ドレイン電圧に応じて、チャン
ネル中の電位障壁の高さを制御させる絶縁ゲート型（Ｉ
Ｇ）ＳＩＴとするには、例えば、第５図のような実施例
がある。

第４図で示した従来型のＭＯＳ−ＰＥＴではゲート金属
電極９がソース領域１上まで達しているが、第５図のＭ
ＯＳ （Ｉ Ｇ）−８Ｉ Ｔのゲート電極１９はソース
領域１１上まで完全Ｚζは達しておらず、ソース領域１
１近傍部分の表面電位が他の領域よりも低く設定され、
反転層１４中をソース１１からドレイン１２に向かって
流れる電子にとって障壁となり、この障壁高さによりソ
ースからドレイン側反転層中に注入される電子の量が制
御される。

当然のことながら、障壁電位がドレイン電圧により容易
に制御されるように短チャンネル化、低不純物密度化が
なされている。

すなわち、ドレイン領域からのチャンネル中の空乏層が
ソース近傍まで到達していて、ドレイン電圧に応じてチ
ャンネル中での障壁高さが制御できるように、チャンネ
ル中の不純物密度、寸法がなされている。

勿論、ゲートにある程度以上の順（正）電圧が印加され
れば、チャンネル中の障壁は消えて、抵抗電流が支配的
に流れる。

なお、図中１３，１５，１６，１７はそれぞれ基板（チ
ャンネル領域）、絶縁膜、ソース電極、ドレイン電極を
示す。

また、この例ではソース領域１１の端部からピンチオフ
点までの距離が充分短く設定されているため、固有の変
換コンダクタンスＧｍの値が大きく設定しつつソースか
らピンチオン点までの直列抵抗ｒ８は充分に小さく、ソ
ース領域とチャンネル中の電位障壁との間の直列抵抗ｒ
８と変換コンダクタンスＧｍの積を主動作領域の少なく
とも一部において１以下にすることが容易である。

第５図に示すＩＧ＝ＳＩＴの電流・電圧特性の例が第６
図、第７図に示されており、不飽和型特性となっている
ことが明確にわかる。

ドレイン電流がドレイン電圧が殆んど零のところから立
ち上がるようになったあとは、殆んど抵抗性の電流とな
る。

第６図は、ゲートにある閾値電圧が加わって初めて反転
層が生じて電流が流れる構造例の電流・電圧特性が示さ
れている。

ゲート電極下の絶縁膜（酸化膜等）の厚さを変えたりｐ
型基板の不純物密度を適当に設定することにより特性を
広範囲に変えることができる。

ゲートの拡散電位だけで、既にある程度の反転層が生じ
ていて、電位障壁の上下だけで殆んど電流を制御するよ
うにして、エンハンスメントモードでもディプレッショ
ンモードでも動作させられるＩ （ｒ−Ｓ Ｉ Ｔにす
ることもでき、その特性例が第７図に示されている。

零ゲートバイアス状態でのドレイン電流が立ち上がるド
レイン電圧の大きさは、構造設計により、より大きくも
、またより小さくも容易に行え、チャンネル長が短いほ
ど、また基板の不純物密度が低いほど小さなドレイン電
圧で電流は流れ始める。

第５図の構造の数値例を述べる。ソース・ドレインのｎ
十領域の不純物密度は：ｒｏ１７〜１０１９ＣＩｒＬ−
３ｐ型基板）不純物密度ハ１０１２〜１０１７ＣＩｒＬ
−３、ゲート電極下の酸化膜の厚さは、数１ＯＡから１
０００Ａ程度、ソースとドレインの間隔（チャンネル長
）は１０〜０．５μｍ程度である。

第５図と同様、ソース領域のごく近傍に電位障壁を作る
ＩＧ−８ＩＴの他の構造例を第８図ａ、ｂ、ｃ、ｄに示
す。

第８図ａは、ソース領域１１近傍のゲート電極下の酸化
膜１５′を他の部分１５より厚くすることによりソース
領域１１近傍の表面電位に不均一をもたせて電位障壁と
なした例である。

第８図すは、ゲート電極下の酸化膜１５の厚さは殆んど
均一であるが、ソース領域１１近傍のゲート電極１９′
の仕事関数を他の部分のゲート電極金属１９の仕事関数
より大きくすることにより表面電位に不均一を持たせ電
位障壁を形成した例である。

第８図すの例の二種のゲートｉ極仕事と関数の大小関係
は、ｎ型基板を用いたｐチャンネルＳＩＴの場合には反
転する。

より詳細に説明すれば、半導体とゲートｉ極材料とが絶
縁体を介して接している場合、半導体の仕事函数とゲー
ト電極材料の仕事函数とに差があれば、その差は外部電
圧と同等の効果を有し、差が大きいほど半導体内部での
バンド端の曲がり方が大きくなる。

すなわち、ｐ型基板を用いたｎチャンネルＳＩＴにおい
て、ゲート電極材料の仕事函数が半導体の仕事函数より
小さい場合、半導体ｐのバンド端は表面近傍で価電子帯
へ曲げられる。

電極材料の仕事函数がより小さい程この曲がり方は大き
い。

半導体表面でのバンド端が内部でのバンド端に比べて充
分下方へ曲げられると（ギャップの中心が７エル□レベ
ルより下にくれば）半導体表面はｎ型に反転する。

曲がり方が不充分の場合はゲートに正電圧を印加するこ
とにより半導体表面はｎ型に反転する。

従って、ゲート電極の仕事函数が大きい部分と小さい部
分とがある場合、ゲート電極の仕事函数の大きい所はど
反転とにくく、エネルギー障壁を形成することになる。

ゲート電極の仕事函数が半導体の仕事函数より大きいと
きは、ゲート電圧を印加しない状態でｐ型半導体表面は
アキュ□レーション領域となっているが外部電圧の印加
で同様のことが起こる。

ｎ型基板を用いたｐチャンネルＳＩＴでは、バンドを曲
げるべき方向が逆になる。

すなわち、ゲート電極の仕事函数が半導体の仕事函数よ
り大きいとすると半導体中のバンド端は表面近傍で伝導
帯側へ曲げられるが、ゲート電極の仕事函数が大きいほ
ど曲がり方も大きくｐ型に反転しやすい。

従って、仕事函数の小さい領域があると、そこはｐ型に
反転しにくく、エネルギー障壁を形成する。

第８図Ｃには、ゲート電極下の絶縁物に２種類の異なる
誘電率ε１．ε２をもつ絶縁物１５，１５’を組み合わ
せることにより電位障壁を生じる例が示されている。

ゲート金属下の絶縁膜の厚さは全領域で殆んど均一であ
るが、ソース領域近傍の絶縁膜１５′の誘電率ε、をそ
れ以外の絶縁膜１５の誘電率ε２よりも小さくしてあり
、そのため同一ゲート電圧に対して絶縁膜中での電圧効
果が大きくなり、半導体表面に伝達する実効ゲート電圧
が小さくなり、ソース近傍に電位障壁が生じる。

絶縁物としては、例えば誘電率の小さい材料として５ｉ
０２（εり３．５〜４．０）、誘電率の大きい材料とし
てＳｔ ３Ｎ４ （ε；６−８）Ａ１２０３（εた９−
１０）、及びこれらを組み合せたものなどを選べばよい
。

勿論、こうした絶縁物の複合構造でもよいのであって、
実効的にソース近傍の絶縁膜の誘電率が小さければよい
。

第８図すには、チャンネルに不純物分布を持たせること
により、電位障壁を生じるＳＩＴの例が示されている。

ソースからドレインに至るチャンネル部ｐ領域を２つの
部分２１，２２に分け、ソース領域に近い部分２１の不
純物密度をドレイン側部分２２より高くしである。

一般に、半導体領域の表面にある電位が印加された時、
その電位の効果は、その半導体領域の不純物密度が低い
程バルク内に深く及ぶ。

従って、異なる不純物密度を有する２領域が隣接して形
成されている場合、同一電圧を同一絶縁膜を介して表面
に印加し反転層を形成すれば、反転層の幅は当然もとも
と低不純物密度領域であった所でより広くなる。

このことは表面からある深さの所での電荷担体に対する
電位分布を考えた時、高不純物密度領域内での電位が低
不純物密度領域での電位より高くなって電位障壁を作り
出すことになる。

この構造も、前述されているように、ドレイン電圧に応
じて、チャンネル中のｐ。

２１領域の障壁高さが制御できるように、不純物密度、
寸法が決められている。

もちろん、こうした構造を独立して使うだけでなく、２
つ以上のものを組み合せて使うことも極めて有効である
。

また図面は示してないが、ソース領域近傍に埋込みの高
不純物密度領域を設けておいて、そこに加える電圧によ
りソース近傍の電位障壁やピンチオフ点電位を制御する
ことも当然可能である。

ピンチオフ点の位置を、前述した例のものよりややソー
ス領域より遠くした例を第９図ａ乃至ｅに示す。

この例のようにピンチオフ点を遠くすると、直列抵抗Ｒ
８かやや大きくなるため、電流・電圧特性の立ち上がり
がややゆるやかになり、注入量制御により電流が流れる
領域にあっては、電流・電圧特性が指数関数剤からずれ
る電流値が低電流に移動する。

第１０図ａ、ｂ、ｃには短チャンネルＩＧ−８ＩＴの構
造例を示す。

第１０図で表面電位に不均一を持たせる構造としては第
５図、第８図、第９図のもの及びその均等物、変形等が
使える。

チャンネル長を更に短くしＳＩＴの高速性を一層顕著に
するのに有利な構造を第１０図ａ 、 ｂ。

Ｃに示す。

第１０図ａにおいて、ソース領域１１、ドレイン領域１
２はそれぞれ延長部ｉ ｉ’ 、 １２’を備え、実効
的チャンネル長を両側から規定している。

第１０図すは縦型ＭＩＳ構造とでも呼ぶべき構造を示す
。

すなわち、ソース領域１１、チャンネル領域１３及びド
レイン領域１２が基板の厚さ方向に積層され、切欠きを
設けてチャンネル領域に隣接して絶縁ＭＩＳゲート構造
を形成している。

ＭＩＳゲート構造の絶縁膜はソース近傍１５で厚く、ド
レイン側１５で薄くされている。

切欠きはＶ型で示されているが他のどんな形でもよい。

例えばステップ型、Ｕ型等を採用できる。

第１０図Ｃは第１０図すと略々同様であるがチャンネル
領域が異なる不純物密度の２領域２１゜２２によって形
成されている。

第１１図ａ、ｂに相補形ＭＯＳ−８ＩＴインバータの回
路構成と構造例を示す。

ｐチャンネル５ＩＴＱＩのゲート電極３９とｎチャンネ
ル５ＩＴＱ２のゲート電極１９とは電極配線で接続され
、入力端子Ｖｉｎに接続されている。

同様にＰチャンネル５ＩＴＱＩのドレインとｎチャンネ
ル５ＩＴＱ２のドレインとは電極２０で接続され出力端
子Ｖ。

ｕｌへ接続されている。第１２図ａ。ｂ、ｃにはそれぞ
れ、ＭＯＳ−ＦＥＴ飽和ＭＯＳ−ＦＥＴ及びディプレー
ションＦＥＴを負荷とするＳＩＴインバータの例を示す
。

中央のｎ十領域１２は左側に位置する５ＩＴＱ３のドレ
インであると同時に右側にあるＦＥＴＱ４のソースにも
なっている。

入力はＳＩＴのゲート１９に入り、出力はＳＩＴのドレ
イン（ＦＥＴのソース）１７から取り出される。

第１２図ａでは、ＦＢＩのゲート電位は独立に与えられ
、第１２図すでは、ＦＥＴのゲートはそのドレインと同
電位になっている。

第１２図Ｃと、ＳＩＴではチャンネル領域１３がソース
領域１１を取り囲む拡散領域に形成され、短チャンネル
にし易い構造になっている。

チャンネル領域１３を他の方法たとえばイオン打込みで
形成することもできる。

負荷ＦＥＴのゲート電極はそのソース電極と接続され同
電位に設定されている。

ゲート回路の一例として、二人力のＮＯＲゲートとＮＡ
ＮＤゲートの回路例を第１３図ａ、ｂに示す。

それぞれ、２個のｎチャンネル長Ｇ−８ＩＴとｐチャン
ネル長Ｇ−８ＩＴを使用すれば、これらのゲート回路は
実現できる。

もちろん二人力以上のゲート回路もそれぞれ使用するＩ
Ｇ−８ＩＴの数を増加することにより実現できる。

以上、ＩＧ−８ＩＴを用いたインバータ相補形回路、ゲ
ート回路の例を述べたが、ＩＧ−８ＩＴを用いた集積回
路は当然これに限られるものではなく、ＩＧ−ＦＥＴで
実現されている全ての集積回路をＩＧ−８ＩＴで置き換
えることができ、その高速性のゆえにその工業的は極め
て高い。

また、ＩＧ−８ＩＴを実現する構造もここで述べた例に
限られるものではなく、ソース近傍に主動作領域におい
て電位障壁が生じてその電位障壁がゲート電圧だけでな
くドレイン電圧によっても制御され、キャリア注入量制
御機構で動作し、勿論、反転層によるチャンネルが生じ
て抵抗性電流が流れてもよくソースからピンチオフ点ま
での直列抵抗と固有変換コンダクタンスの積が１以下に
なっているような短チヤンネル構造であればよいのであ
る。

これまで、ＭＯＳゲートを中心に述べてきたが、ゲート
電極下の絶縁物はＳｉＯ２に限られるものではなく、Ｓ
ｉａ Ｎ４またはＳｉ３Ｎ４とＳｉＯ２の組み合わせ
たもの、あるいはＡｌ２Ｏ３，ＴｉＯ２等薄くて良質の
絶縁物となるものであれば、いかなるものでもここで述
べたＩＧ−８ＩＴすなわちＭＩＳ・ＳＩＴは実現できる
のである。

同様、電極は導電度の高いものであれば金属でなくても
よい。

低抵抗ポリシリコンの使用も有効である。

また、実施例は全てｐ基板を用いたｎチャンネルＳＩＴ
について記述したが、ｎ基板を用いたｐチャンネルＳＩ
Ｔにこのまま適用できることは明白である。

ここで述べたＩＧ−８ＩＴ（ＭＩＳ−８ＩＴ）の製造は
従来公知の集積回路の製造方法で容易につくれる。

【図面の簡単な説明】

第１図ａ、ｂは従動の接合型ｐチャンネルＳＩＴの電流
・電圧特性の一例、第２図は第１図と同じ接合型ｐチャ
ンネルＳＩＴの電流−電圧特性の温度特性の一例、第３
図は第１図、第２図と同じ接合型ｐチャンネルＳＩＴの
増幅係数の電流依存性とその温度特性の一例、第４図は
従来のｎ−チャンネルＭＯ８−ＦＥＴの代表的構造例の
断面図、第５図は本発明の一実施例のＭＯＳ−８ＩＴの
−例の断面図、第６図及び第１図は第５図の構造を有す
るＭＯＳ−８ＩＴの特性曲線であり、それぞれゲートに
ある閾値電圧が加わって初めて反転層が生じて電流が流
れる場合とゲートに電圧を加えなくても反転層が生じて
いて電流が流れる場合との電流・電圧特性の例を示す。 第８図ａ乃至ｄは本発明の他の実施例による絶縁ゲー）
ＳＩＴの構造の断面図、第９図ａ乃至ｅはピンチオフ点
の位置をソース領域より遠くした本発明の変形例の断面
図、第１０図ａ乃至Ｃは短チャンネル化に適した本発明
の実施例による絶縁ゲートＳ工Ｔの構造の断面図、第１
１図ａ、ｂは相補形ＭＯ８−８ＩＴインバータの回路図
と構造例の断面図、第１２図ａ乃至Ｃは、夫々不飽和Ｍ
Ｏ８−ＦＥＴ％飽和ＭＯ８−ＦＥＴ及びディプレーショ
ンＦＥＴを負荷とするＳＩＴインバータの例、第１３図
ａ、ｂはＮＯＲ，回路とＮＡＮＤ回路とを形成するゲー
ト回路の例である。

Claims (1)

1. 【特許請求の範囲】 １ 少なくともキャリアを供給するための高不純物密度
   の第１導電型のソース領域、キャリアを回収するための
   高不純物密度の前記第１導電型のドレイン領域、前記ソ
   ースとドレイン領域の間にあり、低不純物密度で、前記
   第１導電型と反対導電型の第２導電型のチャンネル領域
   、前記チャンネル領域上に形成された絶縁層と該絶縁層
   上に形成された導電性ゲート電極よりなるゲートからな
   り、該チャンネル領域は、少なくとも第１不純物密度の
   第１チャンネル部分、第２不純物密度の第２チャンネル
   部分を含み、第１不純物密度は第２不純物密度より高く
   、かつ、該第１チャンネル部分は該第２チャンネル部分
   より前記ソース領域に近く位置していて、前記ゲートに
   印加されるゲート電圧と、前記ドレイン領域に印加され
   るドレイン電圧に応じて、前記第１チャンネル部分の電
   位障壁の高さが制御されることによって、不飽和電流−
   電圧特性を示すことを特徴とした絶縁ケート型静電誘導
   電界効果トランジスタ。 ２ 少なくともキャリアを供給するための高不純物密度
   の第１導電型のソース領域、キャリアを回収するための
   高不純物密度の前記第１導電型のドレイン領域、前記ソ
   ースとドレイン領域の間にあり、低不純物密度で、前記
   第１導電型と反対導電型の第２導電型のチャンネル領域
   、前記チャンネル領域上に形成された絶縁層と該絶縁層
   上に形成された導電性ゲート電極よりなるゲートからな
   り、該導電性ゲート電極が、少なくとも第１仕事関数を
   もった第１ゲート電極部分と第２仕事関数をもった第２
   ゲートを稜部分を含み、該第１仕事関数は第２仕事関数
   と異なり、かつ、該第１ゲート電極部分は、該第２ゲー
   ト電極部分より前記ソース領域に近く位置してして、前
   記ゲートに印加されるゲート電圧と、前記ドレイン領域
   に印加されるドレイン電圧に応じて、前記第１ゲート電
   極部分の下のチャンネル中の電位障壁の高さが制御され
   ることによって、不飽和型電流−電圧特性を示すことを
   特徴とした絶縁ゲート型静電誘導電界効果トランジスタ
   。 ３ 少なくともキャリアを供給するための高不純物密度
   の第１導電型のソース領域、キャリアを回収するための
   高不純物密度の前記第１導電型のドレイン領域、前記ソ
   ースとドレイン領域の間にあり、低不純物密度で、前記
   第１導電型と反対導電型第２導電型のチャンネル領域、
   前記チャンネル領域上に形成された絶縁層と該絶縁層上
   に形成された導電性ゲート電極よりなるゲートからなり
   、該絶縁層は、少なくとも第１誘電率をもつ第１絶縁部
   と第２誘電率をもつ第２誘電部を含み、第１誘電率は第
   ２誘電率より小さく、かつ、該第１誘軍部は該第２誘電
   部より前記ソース領域より近く位置して、前記ゲートに
   印加されるゲートｉｆｆ圧と、前記ドレイン領域に印加
   されるドレイン電圧に応じて、前記第１誘電部の下のチ
   ャンネル中の電位障壁の高さが制御されることによって
   、不飽和型電流−電圧特性を示すことを特徴とした絶縁
   ゲート型静電誘導電界効果トランジスタ。 ４ 少なくともキャリアを供給するための高不純物密度
   の第１導電型のソース領域、キャリアを回収するための
   高不純物密度の前記第１導電型のドレイン領域、前記ソ
   ースとドレイン領域の間にあり、低不純物密度で、前記
   第１導電型と反対導電型の第２導電型のチャンネル領域
   、前記チャンネル領域上に形成された絶縁層と該絶縁層
   上に形成された導電性ゲート電極よりなるゲートからな
   り、該絶縁層の厚さが前記ソース近傍で他の部分より厚
   くなされていて、前記ゲートに印加されるゲート電圧と
   、前記ドレイン領域に印加されるドレイン電圧に応じて
   、前記ソース近傍でのチャンネル部分の電位障壁の高さ
   が制御されることによって、不飽和型電流−電圧特性を
   示すことを特徴とした絶縁ゲート型静電誘導電界効果ト
   ランジスタ。 ５ 少なくともキャリアを供給するための高不純物密度
   の第１導電型のソース領域、キャリアを回収するための
   高不純物密度の前記第１導電型のドレイン領域、前記ソ
   ースとドレイン領域の間にあり、低不純物密度で、前記
   第１導電型と反対導電型の第２導電型のチャンネル領域
   、前記チャンネル領域上に形成された絶縁層と該絶縁層
   上に形成された導電性ゲート電極よりなるゲートからな
   り、前記ゲートの導電性ゲート電極が前記ソース領域の
   端部から離隔され、前記ソース領域と重畳しない部分を
   有し、前記ゲートに印加されるゲート電圧と、前記ドレ
   イン領域に印加されるドレイン電圧に応じて、ソース近
   傍でのチャンネル部分の電位障壁の高さが制御されるこ
   とによって、不飽和型電流−電圧特性を示すことを特徴
   とした絶縁ゲート型静電誘導電界効果トランジスタ。 ６ 前記特許請求の範囲第２項において、第１導電型が
   ｎ型、第２導電型がｐ型のとき、第１仕事関数が第２仕
   事関数より大きいことを特徴とした絶縁ゲート型静電誘
   導電界効果トランジスタ。 ７ 前記特許請求の範第第２項において、第１導電型が
   ｐ型、第２導電型がｎ型のとき、第１仕事関数が第２仕
   事関数より小さいことを特徴とした絶縁ゲート型静電誘
   導電界効果トランジスタ。