JPS5856257A - 再生速度制御装置 - Google Patents
再生速度制御装置Info
- Publication number
- JPS5856257A JPS5856257A JP15370381A JP15370381A JPS5856257A JP S5856257 A JPS5856257 A JP S5856257A JP 15370381 A JP15370381 A JP 15370381A JP 15370381 A JP15370381 A JP 15370381A JP S5856257 A JPS5856257 A JP S5856257A
- Authority
- JP
- Japan
- Prior art keywords
- synchronization signal
- synchronizing signal
- frequency
- pseudo
- reproduction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
- G11B19/20—Driving; Starting; Stopping; Control thereof
- G11B19/24—Arrangements for providing constant relative speed between record carrier and head
Landscapes
- Rotational Drive Of Disk (AREA)
- Control Of Velocity Or Acceleration (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＰＣＭで記録された記録媒体の再生速度制御装
置に関するものである。
置に関するものである。
第１図にディジタルオーディオディスクの信号再生速度
制御方式として本発明者等が提唱しているブロック図を
示す。第１図の１はディジタルオーディオディスクであ
り、記録密度ン上げるため、信号の記録がディスクの内
周、外周−・の位置にかかわらず線速度が一定であるＣ
ＬＶ（Ｃｏｎｓｔａｎｔ Ｌｉｎｅｒ Ｖｅｒｏｃｉｔ
ｙ ）方式を採用している。したがってディスクの読み
出し位置によってモータ２の回転数を変化させなければ
ならない。
１゜６は同ＪＩＪＪ信号・演出再生回路であり、ディス
クから読み出された１言号の中に含まれている同期信号
を検出して、同期信号パルスだけを出力する回路である
。またこの部分はディスクの傷等による同期信号の欠落
に対しては、本来同期信１゜号があるべき位置にパルス
を発生させて補充する機能も有している。同期信号検出
再生回路３で発生する同期信号の再生範囲には記録変調
方式に起因する制限がある。
制御方式として本発明者等が提唱しているブロック図を
示す。第１図の１はディジタルオーディオディスクであ
り、記録密度ン上げるため、信号の記録がディスクの内
周、外周−・の位置にかかわらず線速度が一定であるＣ
ＬＶ（Ｃｏｎｓｔａｎｔ Ｌｉｎｅｒ Ｖｅｒｏｃｉｔ
ｙ ）方式を採用している。したがってディスクの読み
出し位置によってモータ２の回転数を変化させなければ
ならない。
１゜６は同ＪＩＪＪ信号・演出再生回路であり、ディス
クから読み出された１言号の中に含まれている同期信号
を検出して、同期信号パルスだけを出力する回路である
。またこの部分はディスクの傷等による同期信号の欠落
に対しては、本来同期信１゜号があるべき位置にパルス
を発生させて補充する機能も有している。同期信号検出
再生回路３で発生する同期信号の再生範囲には記録変調
方式に起因する制限がある。
第２図に示す変調方式を例にとって説明する。
変調方式の詳細は省略するが、この方式では基準となる
クロック周波数は４．３２１８ＭＨｚ、 シたがりして
、５Ｔから１１１の幅のパルスで情報が記録されている
。また同期信号ｉｄ′１１Ｔ、１１Ｔのｓｔ Ｈｔｔ
、ｔｓ Ｌ＃又はＩｓ Ｌｕ、＋ｓＢ ｔｔの連続パタ
ーンとして定められており、５８８ｆ毎に記録されてい
る。従って同期信号は一４’２１８Ａψ’Ｚ ＝ ７．
５５ＫＨｚ となる。読み出し信８８ 号の中から３Ｔ、４Ｔ、５ｒ・・＋０１．ＮＴの信号を
クロック信号で計数して正確に区別しなければならな１
．１いが、１０Ｔと１１１との・１ｇ号を区別するため
には１１Ｔの信号がｉｎ、５Ｆ以−七である必要があり
、同期信号周波数１は正規の周波数に対して一首一即ち
±４．５％以内である必要がある。このため同期信号検
出再生回路６は同期信号周波数が±４．５％以外１−１
のときけ同期信号゛を識別することが不可能となり信号
再生を停止する。
クロック周波数は４．３２１８ＭＨｚ、 シたがりして
、５Ｔから１１１の幅のパルスで情報が記録されている
。また同期信号ｉｄ′１１Ｔ、１１Ｔのｓｔ Ｈｔｔ
、ｔｓ Ｌ＃又はＩｓ Ｌｕ、＋ｓＢ ｔｔの連続パタ
ーンとして定められており、５８８ｆ毎に記録されてい
る。従って同期信号は一４’２１８Ａψ’Ｚ ＝ ７．
５５ＫＨｚ となる。読み出し信８８ 号の中から３Ｔ、４Ｔ、５ｒ・・＋０１．ＮＴの信号を
クロック信号で計数して正確に区別しなければならな１
．１いが、１０Ｔと１１１との・１ｇ号を区別するため
には１１Ｔの信号がｉｎ、５Ｆ以−七である必要があり
、同期信号周波数１は正規の周波数に対して一首一即ち
±４．５％以内である必要がある。このため同期信号検
出再生回路６は同期信号周波数が±４．５％以外１−１
のときけ同期信号゛を識別することが不可能となり信号
再生を停止する。
６はディジタル方式の周波数重圧変換器（以下Ｆ−Ｖ変
換器という）であり、基準クロック信号発生回路１２．
カウンタ１１の基準匝１４と引算器、（）Ｄ／ 路１３と 変換器１５により構成されている。同／Ａ 期信号検出再生回路６で出力されｆｃ再生同期信号を２
１の１／１ｏ分周器を介してカウンタ１１のゲート信号
として入力し、クロック信号１２ヲカウントして同期信
号周器な・険出し、引算器１３で基準へ値との差をとり
、＆）゛変換器１５で差に応じｆｃ電圧を発生さ虻、必
要ループグ・ｆンとなるように・：曽幅器７でｌ’ｔｆ
１ｌｅｆ Ｌ、増幅器７の出力直圧をモータに帰還し
て回転数を制御することにより、デ・ｆスフからの信号
読み出し速度を一定としてい１．する。！５は七−タ起
励時用の擬似同期信号発生回路である。
換器という）であり、基準クロック信号発生回路１２．
カウンタ１１の基準匝１４と引算器、（）Ｄ／ 路１３と 変換器１５により構成されている。同／Ａ 期信号検出再生回路６で出力されｆｃ再生同期信号を２
１の１／１ｏ分周器を介してカウンタ１１のゲート信号
として入力し、クロック信号１２ヲカウントして同期信
号周器な・険出し、引算器１３で基準へ値との差をとり
、＆）゛変換器１５で差に応じｆｃ電圧を発生さ虻、必
要ループグ・ｆンとなるように・：曽幅器７でｌ’ｔｆ
１ｌｅｆ Ｌ、増幅器７の出力直圧をモータに帰還し
て回転数を制御することにより、デ・ｆスフからの信号
読み出し速度を一定としてい１．する。！５は七−タ起
励時用の擬似同期信号発生回路である。
以上のよう１（同期信号検出再生回路３は同期信号周器
数が正規の±４．５％以内でないと動作しないため、ｊ
起動時には同期信号を出力し１よい。１，１このため同
期信号検出再生回路３が動作を始めるまで擬似同期信号
を発生して回転数を正規に近づけるのが擬似同期信号発
生回路５の目的でちる。４は切換装置で、同期信号が検
出できたか否かを判別する判別器２２により起動時はａ
側、、。
数が正規の±４．５％以内でないと動作しないため、ｊ
起動時には同期信号を出力し１よい。１，１このため同
期信号検出再生回路３が動作を始めるまで擬似同期信号
を発生して回転数を正規に近づけるのが擬似同期信号発
生回路５の目的でちる。４は切換装置で、同期信号が検
出できたか否かを判別する判別器２２により起動時はａ
側、、。
・ ろ
定騎時はｂ側に切換えられる。
以下擬似同期信号発生回路５の動作を説明す゛る。既に
説明した通り、本方式では３Ｔ〜１１Ｔのパルス幅の信
号で構成されており、最大パルス幅１１Ｆの六ＨへＬ〃
又は気Ｌｔｔ’ｈＥｌ／２回連続ハターンコＺ同期・信
号としており、また同期信号の間隔は５８８Ｆと（７て
いる。従って同期信号を検出できなくても最大パルス幅
を検出して求め、この間隔を１１倍することによって同
期信号の周期を求１ めることかできる。擬似同期信号発生回路５は１・・こ
れを具体化したものであり、８は最大パルス幅検出器で
ある。この最大パルス幅検出器８では少くともＴの間隔
より狭いパルスでパルス幅を計数し、一定時間内の最大
パルス幅値を求め。
説明した通り、本方式では３Ｔ〜１１Ｔのパルス幅の信
号で構成されており、最大パルス幅１１Ｆの六ＨへＬ〃
又は気Ｌｔｔ’ｈＥｌ／２回連続ハターンコＺ同期・信
号としており、また同期信号の間隔は５８８Ｆと（７て
いる。従って同期信号を検出できなくても最大パルス幅
を検出して求め、この間隔を１１倍することによって同
期信号の周期を求１ めることかできる。擬似同期信号発生回路５は１・・こ
れを具体化したものであり、８は最大パルス幅検出器で
ある。この最大パルス幅検出器８では少くともＴの間隔
より狭いパルスでパルス幅を計数し、一定時間内の最大
パルス幅値を求め。
ている。９は演算器で、最大パルス幅検出器８１、で求
めた［直を千倍して同期信号間隔を予測する。１０はパ
ルス発生器で演算器９で求めた値を。
めた［直を千倍して同期信号間隔を予測する。１０はパ
ルス発生器で演算器９で求めた値を。
分周比とし上記パルス幅を計数した）くルスを分周して
擬似同期信号を発生させている。
擬似同期信号を発生させている。
以上動作原理を説明してきたが第１図に示す、（。
信号再生速度制御装置を具体化する上で、Ｆ−Ｖ変換器
乙の検出鞘度を上げようとする（例えば０．０２％とす
る）と、カウンター１の計数１１ｔは５０００以上にす
る必要があり、１３ビツトのカウンタと１６ビツトの引
算回路が必要となって、 ＬＳＩ化に一１対しては回路
規模が犬さくなるという欠点がある。
乙の検出鞘度を上げようとする（例えば０．０２％とす
る）と、カウンター１の計数１１ｔは５０００以上にす
る必要があり、１３ビツトのカウンタと１６ビツトの引
算回路が必要となって、 ＬＳＩ化に一１対しては回路
規模が犬さくなるという欠点がある。
本発明の目的は、上記した欠点をｆｘ ＜ Ｌ 、Ｌｓ
Ｉ化に適した規模の小逝い再生速度制御回路を提供する
にある。 １，１このため
本発明は同期信号周期を計数するカウンタのビット数を
同期信号検出再生軸回より広くなる程区に少なく設定し
てくり返しカウントするようになし、かつ擬似同期信号
周期の可変範囲が上記の設定したカウンタの識別範囲内
Ｉ−１となるように擬似同期信号発生回路で発生する擬
似同期信号周波数に上、下限をもたせることにより、カ
ウンタを簡略化し回路規模を小さくしたことにある。
Ｉ化に適した規模の小逝い再生速度制御回路を提供する
にある。 １，１このため
本発明は同期信号周期を計数するカウンタのビット数を
同期信号検出再生軸回より広くなる程区に少なく設定し
てくり返しカウントするようになし、かつ擬似同期信号
周期の可変範囲が上記の設定したカウンタの識別範囲内
Ｉ−１となるように擬似同期信号発生回路で発生する擬
似同期信号周波数に上、下限をもたせることにより、カ
ウンタを簡略化し回路規模を小さくしたことにある。
第３図は本発明の実施例を示すブロック図である。第３
図の構成は第１図に示した例と構成に類似しているが、
構成要素の特性が異っている。相異点は第１図に示すカ
ウンタ８を第５図では一定値以−ヒでは耐数値に上限を
もつリミッタ付カウンタ１６としたことと、第１図の同
期信。
図の構成は第１図に示した例と構成に類似しているが、
構成要素の特性が異っている。相異点は第１図に示すカ
ウンタ８を第５図では一定値以−ヒでは耐数値に上限を
もつリミッタ付カウンタ１６としたことと、第１図の同
期信。
号周期演算器９擬似同期信号周期の演算を第３図ではリ
ミッタ付カウンタ１６の計数値により演算値に制限を加
えるリミッタ機能付演算器１７としたことと、第１図１
１に示す同期信号周期カウンタを第５図でけカウンタの
ビット数を減らし５、。
ミッタ付カウンタ１６の計数値により演算値に制限を加
えるリミッタ機能付演算器１７としたことと、第１図１
１に示す同期信号周期カウンタを第５図でけカウンタの
ビット数を減らし５、。
繰り返してカウントするくり返し型カウンタ１８とした
ことである。機能の相異をまとめて第４図に示す。第４
図の１６．１７．１８は第３図１１５．１７１８のカウ
ンタの機能を示している。
ことである。機能の相異をまとめて第４図に示す。第４
図の１６．１７．１８は第３図１１５．１７１８のカウ
ンタの機能を示している。
第３図において第１図と同番号を付している１、ものは
第１図と同機能である。前述の記録変調方式で情報信号
と同期信号とが記録されているｐＣＭディスク１から読
み出された信号は３の同期信号検出再生回路に人力され
同期信号だけがとり出され、スイッチ４．′／１ｏ分周
器２１を経て、、。
第１図と同機能である。前述の記録変調方式で情報信号
と同期信号とが記録されているｐＣＭディスク１から読
み出された信号は３の同期信号検出再生回路に人力され
同期信号だけがとり出され、スイッチ４．′／１ｏ分周
器２１を経て、、。
Ｆ−Ｖ変換器乙に入力される。ここで同期信号周波数は
前述したように７．３５ＫＨ２であり、基準信号発生器
１２の発振周波数は４．３２１８ＭＥｚとする。／１０
分周器２１はカウンター８での同期信号周期測定の検出
精度を上げるためのものであり、／１ｏ分周・器２１の
出力の周波数は７３５ＢＺとなる。７３５１１ｚの周期
を基準信号発生器１２の４．３２１８ＭＨ２でカウント
するとカウント数は５８８０となり、第１図カウンター
１で計数すると同期信号周期対カウント数の関係は第５
図（α）のようになり、カウンタの段数１・・とじては
１３段必要となる。しかし前述した如く。
前述したように７．３５ＫＨ２であり、基準信号発生器
１２の発振周波数は４．３２１８ＭＥｚとする。／１０
分周器２１はカウンター８での同期信号周期測定の検出
精度を上げるためのものであり、／１ｏ分周・器２１の
出力の周波数は７３５ＢＺとなる。７３５１１ｚの周期
を基準信号発生器１２の４．３２１８ＭＨ２でカウント
するとカウント数は５８８０となり、第１図カウンター
１で計数すると同期信号周期対カウント数の関係は第５
図（α）のようになり、カウンタの段数１・・とじては
１３段必要となる。しかし前述した如く。
同期信号検出再生回路３の出力の周波数範囲は±４．５
係であるため、カウンタの使用範囲は５８８０の±４．
５０りの５６１５〜６１４５であり、５３０のダイナミ
ックレンジしか必要としない。従ってカウンター、数は
５３０以上あれば良く、９ビツトの分解能があれば十分
である。そこでカウンター８のピント数を第１図のカウ
ンター１よりビット数を減らし、くり返し型としても第
５図（Ａ）に示す如くカウントを行い、このくり返しカ
ウント数のダイナミー、１゜ツクレンジ（範囲Ｄ）が同
期信号検出再生範囲より広くとれれば問題ない。カウン
ター８のピッ゛計数を最小にする比めにはカウント値の
中心が目標中心値にくるように初期値をセットする必・
要がある。本実施例の場合カウンター８の最小ビ）ン計
数は９ビツトなのでカウント数は１０２４であり、中心
値を５１２とするために初期値け１０２４−（５８８０
−５１２−（１０２４Ｘ５） ）−７７６とするのが良
い。
係であるため、カウンタの使用範囲は５８８０の±４．
５０りの５６１５〜６１４５であり、５３０のダイナミ
ックレンジしか必要としない。従ってカウンター、数は
５３０以上あれば良く、９ビツトの分解能があれば十分
である。そこでカウンター８のピント数を第１図のカウ
ンター１よりビット数を減らし、くり返し型としても第
５図（Ａ）に示す如くカウントを行い、このくり返しカ
ウント数のダイナミー、１゜ツクレンジ（範囲Ｄ）が同
期信号検出再生範囲より広くとれれば問題ない。カウン
ター８のピッ゛計数を最小にする比めにはカウント値の
中心が目標中心値にくるように初期値をセットする必・
要がある。本実施例の場合カウンター８の最小ビ）ン計
数は９ビツトなのでカウント数は１０２４であり、中心
値を５１２とするために初期値け１０２４−（５８８０
−５１２−（１０２４Ｘ５） ）−７７６とするのが良
い。
以上述べたカウンタ方式を第５図カウンター８として使
用すれば、第１図のカウンター１のピッ（（。
用すれば、第１図のカウンター１のピッ（（。
計数が１３段必要であったのに対し、９段で実現でき回
路素子数を小さくできる。また基準値１４゜引き算器ｌ
１１８１５も１３ビツト必要であったのに対し、引算器
１９．基準値２Ｇでは９ピツト構成でよくなり大幅に回
路規模を小さくできる。引き算器１９）。
路素子数を小さくできる。また基準値１４゜引き算器ｌ
１１８１５も１３ビツト必要であったのに対し、引算器
１９．基準値２Ｇでは９ピツト構成でよくなり大幅に回
路規模を小さくできる。引き算器１９）。
の出力に応じてＰイ４変換器１５け電圧を出力し、これ
を２のモータ２に帰還することにより読み５出し速度を
一定に制御することができる。
を２のモータ２に帰還することにより読み５出し速度を
一定に制御することができる。
次にモータ起動時について説明する。第１図。
の擬似同期信号発生回路５では最大パルス巾に１．）・
８ 応じて擬似同期信号を発生する。この擬似同期信号周期
を第５図（ａｌに示すカウンタ特性で計測。
８ 応じて擬似同期信号を発生する。この擬似同期信号周期
を第５図（ａｌに示すカウンタ特性で計測。
すれば正確に周期が測定でき問題はないが、ビット数を
減らしたカウンタ１８でカウントすると、第５図（＆）
に示す如く、この擬似同期信号周期が・範囲りをこえる
ことが起こる。この場合のカウント値は本来のカウント
値でなく、誤動作を生ずることになる。これを防ぐため
擬似同期信号発生器５で出力される擬似同期信号の周期
が範囲りをこえた場合に、範囲りの最小値または最Ｉｌ
ｌ大値となるように構成しなければならない。
減らしたカウンタ１８でカウントすると、第５図（＆）
に示す如く、この擬似同期信号周期が・範囲りをこえる
ことが起こる。この場合のカウント値は本来のカウント
値でなく、誤動作を生ずることになる。これを防ぐため
擬似同期信号発生器５で出力される擬似同期信号の周期
が範囲りをこえた場合に、範囲りの最小値または最Ｉｌ
ｌ大値となるように構成しなければならない。
この制限を第４図にその特性を示す如く演算８８
器１７で行なっている。この演算器は一ロー倍を行うも
のであるが、ディジタルの掛は算器は回路規模が大きく
なるため、ＲＯＭ（Ｒｅａｄ、 ０ｎｌｙ Ｍｅｍｏｒ
ｙ）またけｐＬＡ（Ｐｒｏｔｒａｍｍａｈｌｔ Ｌｏｙ
ｉｃ Ａｒｒａｙ）を用いてテーブルにするのが得策で
ある。このＲＯＭまたはＰＬＡの出力を第４図演算器１
７の特性にする。
のであるが、ディジタルの掛は算器は回路規模が大きく
なるため、ＲＯＭ（Ｒｅａｄ、 ０ｎｌｙ Ｍｅｍｏｒ
ｙ）またけｐＬＡ（Ｐｒｏｔｒａｍｍａｈｌｔ Ｌｏｙ
ｉｃ Ａｒｒａｙ）を用いてテーブルにするのが得策で
ある。このＲＯＭまたはＰＬＡの出力を第４図演算器１
７の特性にする。
のは容易であり回路規模も小さくできる。更にこのＲＯ
ＭまたはＰＬ、ｉの規模を小さくするために第１図カウ
ンタ８を第４図の検出器１６の如く、カウンタのカウン
ト値に上限値を設けた。カウント値に上限を設けること
は、カウンタの段数を必要ビット数に低減し、カウンタ
の内容がオーバーフローしたときイネーブル状態にする
と・とによって容易に実現できる。
ＭまたはＰＬ、ｉの規模を小さくするために第１図カウ
ンタ８を第４図の検出器１６の如く、カウンタのカウン
ト値に上限値を設けた。カウント値に上限を設けること
は、カウンタの段数を必要ビット数に低減し、カウンタ
の内容がオーバーフローしたときイネーブル状態にする
と・とによって容易に実現できる。
以上述べたように第６図に示すカウンタ１８を。
第４図の如く９ビツトのくり返し型とし、カウンタ１６
に第４図に示す如くリミッタを設け、演算器１７の出力
にリミッタを設け、擬似同期信号１１、の周波数範囲な
カウンタ１８のダイナミックレンジ内となるようにする
ことによって、第１図のシステムの機能を損うことなく
全体の回路規模を大幅に削減することが可能となった。
に第４図に示す如くリミッタを設け、演算器１７の出力
にリミッタを設け、擬似同期信号１１、の周波数範囲な
カウンタ１８のダイナミックレンジ内となるようにする
ことによって、第１図のシステムの機能を損うことなく
全体の回路規模を大幅に削減することが可能となった。
このように本発明は、１−Ｖ変換器カウンタの１゜ダイ
ナミックレンジを同期信号検出再生範囲より広いくり返
し型とし、擬似同期信号発生回路の最大パルス幅検出用
のカウンタを９（ツタ付とし、演算器をリミッタ付とし
たので演算器用ＲＯＭまたはＰＬＡ 、 １”Ｖ変換器
用カウンタ、基準、。
ナミックレンジを同期信号検出再生範囲より広いくり返
し型とし、擬似同期信号発生回路の最大パルス幅検出用
のカウンタを９（ツタ付とし、演算器をリミッタ付とし
たので演算器用ＲＯＭまたはＰＬＡ 、 １”Ｖ変換器
用カウンタ、基準、。
１
値、引き算回路の回路規模を大幅に低減することができ
るものである。
るものである。
第１図は本発明等が提唱しているブロック図；第２図は
ＥＦＭ信号波形図、第６図は本発明の実゛雄側のブロッ
ク図、第４図は第１図、第３図の構成９累の機能比較図
、第５図はＦ−メ変換器用カウンタ動作原理図である。 ｉ ： ＰＣＭディスク、 ２．モータ、３：同期信
号検出再生回路、 １・・４・スイッチ、 ５；擬似同期信号発生回路、 ６二ＩＶ変換器、 ７：増幅器、 １２：基準信号発生器、＋５：”、イ４変換器、２１
： ’／１ｏ分周器、 ｉ６：＋ｊミッタ付最大パルス幅検出器、１７；リミッ
タ付演Ｘ器、 １８：くり返し型カウンタ、 １９；引算器（８ｂｉｔ）、２０；基準値（８ｂｔｔ）
。 代理人弁理士 薄 １）利 辛 −２１、ＩＥ゛・ １２・ Ｊ 、−、。 オ ｊ 図 才２図 同期信号 才３０
ＥＦＭ信号波形図、第６図は本発明の実゛雄側のブロッ
ク図、第４図は第１図、第３図の構成９累の機能比較図
、第５図はＦ−メ変換器用カウンタ動作原理図である。 ｉ ： ＰＣＭディスク、 ２．モータ、３：同期信
号検出再生回路、 １・・４・スイッチ、 ５；擬似同期信号発生回路、 ６二ＩＶ変換器、 ７：増幅器、 １２：基準信号発生器、＋５：”、イ４変換器、２１
： ’／１ｏ分周器、 ｉ６：＋ｊミッタ付最大パルス幅検出器、１７；リミッ
タ付演Ｘ器、 １８：くり返し型カウンタ、 １９；引算器（８ｂｉｔ）、２０；基準値（８ｂｔｔ）
。 代理人弁理士 薄 １）利 辛 −２１、ＩＥ゛・ １２・ Ｊ 、−、。 オ ｊ 図 才２図 同期信号 才３０
Claims (1)
- 【特許請求の範囲】 情報信号と同期信号とが記録されている記録媒体の再生
装置で、同期信号検出再生回路及び）特定パルス中より
擬似同期信号を発生する擬似同期信号発生回路を具備し
、同期信号検出可能範囲内では該同期信号検出再生回路
出力、同期信号検出可能範囲外では該擬似同期信号発生
回路出力とを切り換えて速度側脚する再生速度制御装置
において、周波数電圧変換器のダイナミックレンジを該
同期信号検出再生回路の同期信号検出再生可能範囲を上
回る程度に設定し、該擬似同期信号発生回路で発生する
擬似同期信号の周波数可変範囲を該周波数電圧変換器の
ダイ。 ナミックレンジより狭くしたことを特徴とする再生速度
制御装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15370381A JPS5856257A (ja) | 1981-09-30 | 1981-09-30 | 再生速度制御装置 |
| GB08227632A GB2109593B (en) | 1981-09-30 | 1982-09-28 | Playback speed control system |
| US06/428,209 US4532561A (en) | 1981-09-30 | 1982-09-29 | Playback speed control system |
| AT82109013T ATE24981T1 (de) | 1981-09-30 | 1982-09-29 | Vorrichtung zum regeln der abtastgeschwindigkeit. |
| DE8282109013T DE3275144D1 (en) | 1981-09-30 | 1982-09-29 | Playback speed control system |
| EP82109013A EP0075948B1 (en) | 1981-09-30 | 1982-09-29 | Playback speed control system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15370381A JPS5856257A (ja) | 1981-09-30 | 1981-09-30 | 再生速度制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5856257A true JPS5856257A (ja) | 1983-04-02 |
| JPH0332152B2 JPH0332152B2 (ja) | 1991-05-10 |
Family
ID=15568258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15370381A Granted JPS5856257A (ja) | 1981-09-30 | 1981-09-30 | 再生速度制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856257A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63204556A (ja) * | 1987-02-20 | 1988-08-24 | Hitachi Ltd | 光方式ビデオデイスクプレ−ヤにおけるモ−タ回転制御装置 |
| JPH02302963A (ja) * | 1989-05-17 | 1990-12-14 | Matsushita Electric Ind Co Ltd | 情報再生装置 |
-
1981
- 1981-09-30 JP JP15370381A patent/JPS5856257A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63204556A (ja) * | 1987-02-20 | 1988-08-24 | Hitachi Ltd | 光方式ビデオデイスクプレ−ヤにおけるモ−タ回転制御装置 |
| JPH02302963A (ja) * | 1989-05-17 | 1990-12-14 | Matsushita Electric Ind Co Ltd | 情報再生装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0332152B2 (ja) | 1991-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0075948B1 (en) | Playback speed control system | |
| US4620300A (en) | Digital signal detecting and compensating circuit with adjustable window signal | |
| US4423498A (en) | Control apparatus for a recording medium drive motor in a digital information reproducing apparatus | |
| US4481615A (en) | Motor controlling circuit of reproducing apparatus and method of controlling | |
| JPS5671855A (en) | Playback device of disc | |
| US4680746A (en) | Recording disc rotary drive control apparatus | |
| KR940018846A (ko) | 디스크 재생장치 및 재생방법(disk reproducing apparatus and reproducing method) | |
| US5327300A (en) | Digital information reproducing apparatus including a circuit for detecting frequency deviation of a synchronism clock | |
| JPS5856257A (ja) | 再生速度制御装置 | |
| JP2848423B2 (ja) | モーター制御装置 | |
| JPS5856258A (ja) | 再生速度制御装置 | |
| EP0030113A1 (en) | Recording-time mode detector and video tape recorder or reproducer including such a detector | |
| US5199018A (en) | System for inserting a synchronizing pattern in digital audio data on an optical disk | |
| JPH0154957B2 (ja) | ||
| RU1795518C (ru) | Устройство дл воспроизведени фазомодулированных сигналов с носител магнитной записи | |
| JPH0528657A (ja) | デイジタル記録再生装置 | |
| JPH0512760A (ja) | 磁気記録再生装置の信号発生装置 | |
| JPH0766621B2 (ja) | モ−タ制御回路 | |
| JPS59159685A (ja) | モ−タ回転速度制御方式 | |
| JPH0673216B2 (ja) | デイスクモ−タ制御回路 | |
| JPH0646483B2 (ja) | 回転ヘツド形デイジタル信号再生装置 | |
| JPH0646477B2 (ja) | Ｃｄ再生装置の信号処理回路 | |
| JPH0636257B2 (ja) | 記録再生装置におけるサ−ボ回路 | |
| JPS5625276A (en) | Detector for information recording area of magnetic tape | |
| JPS57169971A (en) | Reproducer for digital data |