JPS5856018A - 入出力制御装置 - Google Patents
入出力制御装置Info
- Publication number
- JPS5856018A JPS5856018A JP56153041A JP15304181A JPS5856018A JP S5856018 A JPS5856018 A JP S5856018A JP 56153041 A JP56153041 A JP 56153041A JP 15304181 A JP15304181 A JP 15304181A JP S5856018 A JPS5856018 A JP S5856018A
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- data
- controller
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（耐 技術分野の１明
、＋発＃ＪＡｔｉフロヤスコントローフトプロセス人出
力妓皺との間Ｊこ位置し、両名の間のデータ伝送ＰＬ
Ｌ、ｌＴル化して外醒社ケ瓢らてと共に、）＼出力ｗｅ
をプロセスコントローラに代ってｄう、マイクロプロセ
ッサｔベースとする入出力制御装＠ｌこ関する。
力妓皺との間Ｊこ位置し、両名の間のデータ伝送ＰＬ
Ｌ、ｌＴル化して外醒社ケ瓢らてと共に、）＼出力ｗｅ
をプロセスコントローラに代ってｄう、マイクロプロセ
ッサｔベースとする入出力制御装＠ｌこ関する。
（ｂＪ ［米技＊ｏａｑ
プロセスフン）Ｏ−ラ（以下ＰＣと格子、）−こ１；各
種のツＯセス入出力装置（以Ｆプロセス１１０と略す。
種のツＯセス入出力装置（以Ｆプロセス１１０と略す。
）が長続される。それらの中ｌこはディジタル入力（以
下ＤＩ と格子。ン、ディジタル用刀（以ＦＤＯと格子
。）、入力ｉ化検出付ディジタル入力（以下ＣＤＤＩと
格子。）４がある。通［ＤＩ′ＰＤＯは大量のプロセス
情報を周期ＩＦｌｉこ送受旧しているものであり、ＣＤ
Ｄ Ｉは叡込みを使用して高速の処理を要求するもので
ある。
下ＤＩ と格子。ン、ディジタル用刀（以ＦＤＯと格子
。）、入力ｉ化検出付ディジタル入力（以下ＣＤＤＩと
格子。）４がある。通［ＤＩ′ＰＤＯは大量のプロセス
情報を周期ＩＦｌｉこ送受旧しているものであり、ＣＤ
Ｄ Ｉは叡込みを使用して高速の処理を要求するもので
ある。
従来このようなプロセスエんのテボートは。
ＰＣがｉｎ行っていた。しかしＰＣとプ ロセスＩ１０
間−こ１−多数のアドレス線やデータ縁が修景であり、
両省の距喝が喝れている場合４Ｃは、この外縁の取り回
しゃ布設がＳ趙とする事力１あった。そこで外−Ｖ、を
諷ら丁為にＰＣから１０セスＩ１０へのデータの人出力
は、＃−同期式送受便器（以下ＡＦＬＴと格子。）を便
用して、シリアル伝送さｎる事が多い。し力）し、大量
のデータブロックをＡＲＴｌに一介して周期的４こ人出
力する事は、ＰＣにとって力）なり大きな負担である。
間−こ１−多数のアドレス線やデータ縁が修景であり、
両省の距喝が喝れている場合４Ｃは、この外縁の取り回
しゃ布設がＳ趙とする事力１あった。そこで外−Ｖ、を
諷ら丁為にＰＣから１０セスＩ１０へのデータの人出力
は、＃−同期式送受便器（以下ＡＦＬＴと格子。）を便
用して、シリアル伝送さｎる事が多い。し力）し、大量
のデータブロックをＡＲＴｌに一介して周期的４こ人出
力する事は、ＰＣにとって力）なり大きな負担である。
その烏以ｌ！１１こもごのシリアル人出力動作を代行す
るようｔ入出力制御装置ＩｊＬ＋！めった７：ｌＳ、そ
れらはｊｐ＃こ周期的すこデータの入出力を行うもので
、ＣＤＤＩ等の割込み使用機器の丈ボートは不町旺であ
った。
るようｔ入出力制御装置ＩｊＬ＋！めった７：ｌＳ、そ
れらはｊｐ＃こ周期的すこデータの入出力を行うもので
、ＣＤＤＩ等の割込み使用機器の丈ボートは不町旺であ
った。
（Ｃ） 発明の目的
不発Ｅ！Ａは上記の事情に廠６でなされたものでマイク
ロプロセッサをベースとし、スキャン入出力動作と割込
み入出力創作の２棟の入出力動作が９舵な人出力制御装
置を、ＰＣとプロセスエア角の間に置き、両者の間のデ
ータ入出力をシリアル伝送化する事により、外ｌＩｉ数
の削減と樟準化を針ると共に、ＰＣの入出力制御を代？
″Ｔさせる蓼によって高パフォーマンスの入出力制御装
置を得る事を目的とする。
ロプロセッサをベースとし、スキャン入出力動作と割込
み入出力創作の２棟の入出力動作が９舵な人出力制御装
置を、ＰＣとプロセスエア角の間に置き、両者の間のデ
ータ入出力をシリアル伝送化する事により、外ｌＩｉ数
の削減と樟準化を針ると共に、ＰＣの入出力制御を代？
″Ｔさせる蓼によって高パフォーマンスの入出力制御装
置を得る事を目的とする。
＋ｄ） 発明の＃１成、作用
第１図のブロック図を使用して本発明の入出力制御装置
の構成及び動作Ｅこついてａｓ！明する。
の構成及び動作Ｅこついてａｓ！明する。
本発明の入出力制御装置１はスキャン入出力動作と、割
込み入出力動作の２檀Ｏ入出力創作がｏＴ舵であるＪ＃
を％歓ｄするが、談ずスキャン入出力動作ｌこついて総
明する。
込み入出力動作の２檀Ｏ入出力創作がｏＴ舵であるＪ＃
を％歓ｄするが、談ずスキャン入出力動作ｌこついて総
明する。
スキャン入出力とにＰＣとプロセスフン等のＩＡ部機器
との間で、あるまとまったデータのブロックを周期的−
こ入出力する◆である。
との間で、あるまとまったデータのブロックを周期的−
こ入出力する◆である。
先ずＰｃｔはＰＣシステムバス２を介して、本発明の入
出力劃餌ｉ装置３内のスキ丁ン送イぎデータメ七す８に
送信丁べきデータをセットした恢マスコマンドレジスタ
４−こ動作モード及び入出力開始等のコマンドをセラ）
Ｔる。すると割込制御同ｊｉ３５がマイクロプロセッサ
１２へ起動駒込みをかける。マイクロプロセッサ１２１
１起動副込みを受けると、マスタコマンドレジスタ４の
内＄ζ″確献し、場合ｆこよっては備ＩＩ！Ｊ制御テー
タメモリ７の内容も＃照して作奢８ｎた入出力製作を開
始“ｆ６゜ ス千ヤン送偏動作の場合に１ま、ス牛ヤン込イ６データ
メモリ８内のデータブロックを、入出力−」倶駅［３４
こ法統ξれるプロセスｌ１０Ｓり、又はｙＳ卸慎６１こ
対し−（ＡＲＴ １７及び送信インタフェース１６を’
Ｘして、疋周期で送信する。ＰＣＩ！ゴ一旦起動割込み
を乃）け、人出力制御装置３がスキャン込１＆を開始し
７’ｊ ｄ ｉ！送便制岬Ｉこぼ一切関昶せす、ス＋丁
ン込１６データメモリ１８１こ４ｉｉこ送信データを誉
き込むだ（・丈で、そのデータをプロセスＩ／Ｕ加寺の
外部機器へ送侶する拳が乃詑となる、ス牛１′ン受ｉ時
ｌこはプロセスＩ１０’Ｘ）か、定１に勘で速値してす
るデータのブロックを、スキャン受１６データメモリ９
＃こヌトア−［る。ＰＣ１ｌゴこのデータを４１通のメ
そりデータとして間中４こ絖み出丁夢ができる。
出力劃餌ｉ装置３内のスキ丁ン送イぎデータメ七す８に
送信丁べきデータをセットした恢マスコマンドレジスタ
４−こ動作モード及び入出力開始等のコマンドをセラ）
Ｔる。すると割込制御同ｊｉ３５がマイクロプロセッサ
１２へ起動駒込みをかける。マイクロプロセッサ１２１
１起動副込みを受けると、マスタコマンドレジスタ４の
内＄ζ″確献し、場合ｆこよっては備ＩＩ！Ｊ制御テー
タメモリ７の内容も＃照して作奢８ｎた入出力製作を開
始“ｆ６゜ ス千ヤン送偏動作の場合に１ま、ス牛ヤン込イ６データ
メモリ８内のデータブロックを、入出力−」倶駅［３４
こ法統ξれるプロセスｌ１０Ｓり、又はｙＳ卸慎６１こ
対し−（ＡＲＴ １７及び送信インタフェース１６を’
Ｘして、疋周期で送信する。ＰＣＩ！ゴ一旦起動割込み
を乃）け、人出力制御装置３がスキャン込１＆を開始し
７’ｊ ｄ ｉ！送便制岬Ｉこぼ一切関昶せす、ス＋丁
ン込１６データメモリ１８１こ４ｉｉこ送信データを誉
き込むだ（・丈で、そのデータをプロセスＩ／Ｕ加寺の
外部機器へ送侶する拳が乃詑となる、ス牛１′ン受ｉ時
ｌこはプロセスＩ１０’Ｘ）か、定１に勘で速値してす
るデータのブロックを、スキャン受１６データメモリ９
＃こヌトア−［る。ＰＣ１ｌゴこのデータを４１通のメ
そりデータとして間中４こ絖み出丁夢ができる。
以上の仇明から明らかな様に、本発明の入Ｕ“力側ｍ装
濾を便用チクφＩこよって、Ｐｃｔまシシアルへ比力の
４０が」俳を乍＜ｘ！Ｌ）Ｌるφが５Ｊ ｌｉｔと’Ｌ
ＩＭＬ１．４！−こ込父１！！！データメ七νのアクセ
ーＸのみを？Ｔ入ばよい参になり、その員ルはスーーこ
験威される。
濾を便用チクφＩこよって、Ｐｃｔまシシアルへ比力の
４０が」俳を乍＜ｘ！Ｌ）Ｌるφが５Ｊ ｌｉｔと’Ｌ
ＩＭＬ１．４！−こ込父１！！！データメ七νのアクセ
ーＸのみを？Ｔ入ばよい参になり、その員ルはスーーこ
験威される。
θζ壷こ割込み入出力動作について収明Ｔる。
割込ろ人出力とは、上記スキャン入出力とは兵ｔり修景
を時Ｉこ、ス千ヤン周期と１＝全く焦関係４こデータの
入出力を行う拳である。
を時Ｉこ、ス千ヤン周期と１＝全く焦関係４こデータの
入出力を行う拳である。
第１図のブロック図を１！川して副込み人出方モードＯ
ｗＪ作（こついてａｎする。
ｗＪ作（こついてａｎする。
Ｐ ＣＩ ：Ｄ＞らプロセンｌ１０２０１こ対して割込
み送信を行いたい時、ＰＣＩは人出カＩＩｔｌ惧装筺３
内の割込み送信データメモリｌｏ円ｄこｆｓ偏したいブ
ータラ１１き込む。その恢マスタコマンドレジスｙ４＃
こ剖込み送信コマンドをセットすると割込み制御回Ｉｉ
！＋５かマイクロプロセッサ１２１こ割込みをかけ・で
実際の？ｉ僅を行わせる。マイクロプロセンｆ’ １２
１！マスクコマンドレジスタ４内に割込み送信コマンド
を確認すると、叡込み送信データメモリｌＯ内のデータ
を＠込み送信テ＋ス？４こ一果しで、１０童スＺ１０１
へ送（１ｒＴる。この場合Ｉこｂしスキャン送信が行わ
れてい友こしても、データブロックの送信の台間擾こ劃
込み込１に、Ｉｓσわれるので、割込み送渭データの送
、Ｋまでの待ち時間Ｃ工最小ｌこなるようｔこしている
。
み送信を行いたい時、ＰＣＩは人出カＩＩｔｌ惧装筺３
内の割込み送信データメモリｌｏ円ｄこｆｓ偏したいブ
ータラ１１き込む。その恢マスタコマンドレジスｙ４＃
こ剖込み送信コマンドをセットすると割込み制御回Ｉｉ
！＋５かマイクロプロセッサ１２１こ割込みをかけ・で
実際の？ｉ僅を行わせる。マイクロプロセンｆ’ １２
１！マスクコマンドレジスタ４内に割込み送信コマンド
を確認すると、叡込み送信データメモリｌＯ内のデータ
を＠込み送信テ＋ス？４こ一果しで、１０童スＺ１０１
へ送（１ｒＴる。この場合Ｉこｂしスキャン送信が行わ
れてい友こしても、データブロックの送信の台間擾こ劃
込み込１に、Ｉｓσわれるので、割込み送渭データの送
、Ｋまでの待ち時間Ｃ工最小ｌこなるようｔこしている
。
割込ｈ９ｆＦＩｌこついては、プロセスｌ１０２ＯＥｎ
う入出力制御装ｆ１１３内の割込み受旧データメモリＩ
Ｎこ沓き込み力５あった場合ｌここれを割込み受信デー
タと九做す。プロセスｌ１０２０この間で送受信される
データブロックには各々データブロック地がつけられて
いる。したがって人出力制御装置３．は、プロセスＴ１
０加η）らスキャン送信ざｎでいるデータブロックの中
ｌこ＾り込み送信データブロックが富まれていたとして
も、データブロック−の違いからそれを谷躬優こ区別す
る参力５ａＴＩｌ！であり、受信したデータを−ｎ受信
データバッファ１ｂ１こストアし、エラーチェックをし
た後スキャン受信データメモリ９または割込受傷データ
メモリＩＨＤ各々の受イぎデータメモジブロックへ転送
する。この転送か終了した時点で人出力制御装置３がス
レーブコマンドレジスタ６に割込み受信があった◆を知
らせるツーラグをたてると、副込み制−回路５かＰＣＩ
４こ対して割込みをρ）けてそのデータの処理を求め
るのである。
う入出力制御装ｆ１１３内の割込み受旧データメモリＩ
Ｎこ沓き込み力５あった場合ｌここれを割込み受信デー
タと九做す。プロセスｌ１０２０この間で送受信される
データブロックには各々データブロック地がつけられて
いる。したがって人出力制御装置３．は、プロセスＴ１
０加η）らスキャン送信ざｎでいるデータブロックの中
ｌこ＾り込み送信データブロックが富まれていたとして
も、データブロック−の違いからそれを谷躬優こ区別す
る参力５ａＴＩｌ！であり、受信したデータを−ｎ受信
データバッファ１ｂ１こストアし、エラーチェックをし
た後スキャン受信データメモリ９または割込受傷データ
メモリＩＨＤ各々の受イぎデータメモジブロックへ転送
する。この転送か終了した時点で人出力制御装置３がス
レーブコマンドレジスタ６に割込み受信があった◆を知
らせるツーラグをたてると、副込み制−回路５かＰＣＩ
４こ対して割込みをρ）けてそのデータの処理を求め
るのである。
以上奢こ萩明した機番こ、割込み人出力ではデータの伝
送散′＄、から実際の伝送ｆでの時間が８、スキャン人
出力の場合と比較して短かい事と、ＰＣ瀞こ対して処理
の＊求が出せる４ｇから比較的高速の処理が蒙累される
用途に通した人出力制御装置が提供できる。
送散′＄、から実際の伝送ｆでの時間が８、スキャン人
出力の場合と比較して短かい事と、ＰＣ瀞こ対して処理
の＊求が出せる４ｇから比較的高速の処理が蒙累される
用途に通した人出力制御装置が提供できる。
（ｅＪ ｆ形例
以上まででスキャン入出力動作と、割込み入出力動作に
ついて武明したので、次−こ本＠明の入出力制御装置の
他の冥１例４ごついで成明する。
ついて武明したので、次−こ本＠明の入出力制御装置の
他の冥１例４ごついで成明する。
ｔ＃２図ｔこおいて３０は本発明の人出力制御装置であ
り、４１にプロヤスＩ１０等の繍−こパラレルデータを
堆！Ｈう機器をＶすＴル化する為のアダプタである。４
２（２上記アダプタ内のデータ処理ｔａつマイクロプロ
セッサであり、４３は人ＲＴ、 ４５は上記アダプタに
接続されているプロセスＩ１０でｆ、２・。４６ばプロ
ヤスｌ１０４５１こＭ！絖さする周辺機器で、ここでは
表示装置と牛−人力を併せ持つ装置を仮足している。
り、４１にプロヤスＩ１０等の繍−こパラレルデータを
堆！Ｈう機器をＶすＴル化する為のアダプタである。４
２（２上記アダプタ内のデータ処理ｔａつマイクロプロ
セッサであり、４３は人ＲＴ、 ４５は上記アダプタに
接続されているプロセスＩ１０でｆ、２・。４６ばプロ
ヤスｌ１０４５１こＭ！絖さする周辺機器で、ここでは
表示装置と牛−人力を併せ持つ装置を仮足している。
ＰＣＩは周辺機器４６の表示装置１ｌＬ４こ表示し良い
データを、人出力制御装置（資）内のス千ヤン送信デー
タメモ！Ｊ３４内に書き込み、スキャン送１１Ｎを開始
させる。スキャン送信か始まるとスキャン送１１１デー
タメモリ３４円のデータのＰ３谷は定周期で、周辺装置
１４６の衣示製置上Ｉこ表示される。ＰＣＩは異方（デ
ータをｆｊｌたい時、１ス午ヤン送偏デー９１モジ調の
６谷を率に４８普入ればよい。これはｆ通のメモリサイ
クルでめる乃ｊら、普通の ゛プロセスコントロー
ラの場合、このデータ１に：査き込むのｌこ費する時間
６１１μｓｅｃ ４！！反である。
データを、人出力制御装置（資）内のス千ヤン送信デー
タメモ！Ｊ３４内に書き込み、スキャン送１１Ｎを開始
させる。スキャン送信か始まるとスキャン送１１１デー
タメモリ３４円のデータのＰ３谷は定周期で、周辺装置
１４６の衣示製置上Ｉこ表示される。ＰＣＩは異方（デ
ータをｆｊｌたい時、１ス午ヤン送偏デー９１モジ調の
６谷を率に４８普入ればよい。これはｆ通のメモリサイ
クルでめる乃ｊら、普通の ゛プロセスコントロー
ラの場合、このデータ１に：査き込むのｌこ費する時間
６１１μｓｅｃ ４！！反である。
これ曇こ対しでＰＣがＡＲＴ ｆｏ：＊接割僻してデー
タの込匍ｒ行う場合ｊこは、メモリカ）らデータを取り
出し、送１１！相にフォーマットｊｃ俣を施し、ＡＲＴ
（Ｄ スティタスをチェックし、コマンド＆［モード
をセットした波、データ￥ＡＲ’ｒｌこ迭る、といつす
朦力５必液であり一１１ｉｊｉ１υ０μｓｅｃ根度の時
間な賛する。での土、この人１（Ｔ【割込６で制御する
と仮定すると、伝送レートが９６００ ボーの場合には
約１ ｍ ｓｅｃ ％ ｋここの＠込みの処理をしなけ
ればｔらぐ、ＰＣに対する負＃本は力）なり大きいもの
にする。したかって、この入出力雷理を本発明の入出力
１１１Ｕ御装置憂こ任せてしｔう参Ｇ’；ｉＰｃの貢荷
を大輪ｌこ減ら丁事になるのはｅうまでもない。
タの込匍ｒ行う場合ｊこは、メモリカ）らデータを取り
出し、送１１！相にフォーマットｊｃ俣を施し、ＡＲＴ
（Ｄ スティタスをチェックし、コマンド＆［モード
をセットした波、データ￥ＡＲ’ｒｌこ迭る、といつす
朦力５必液であり一１１ｉｊｉ１υ０μｓｅｃ根度の時
間な賛する。での土、この人１（Ｔ【割込６で制御する
と仮定すると、伝送レートが９６００ ボーの場合には
約１ ｍ ｓｅｃ ％ ｋここの＠込みの処理をしなけ
ればｔらぐ、ＰＣに対する負＃本は力）なり大きいもの
にする。したかって、この入出力雷理を本発明の入出力
１１１Ｕ御装置憂こ任せてしｔう参Ｇ’；ｉＰｃの貢荷
を大輪ｌこ減ら丁事になるのはｅうまでもない。
それ（こ加入て本発明の人出力制御装置は、割込み入出
力創作がｏＪ籠であるので、本例の憬に牛−人力を併せ
持つ様な周辺装置をサポートする場合に非宮擾こ鳴動で
ある。本米千−人力の様なものは、いつキーが押される
か分らないものなので、そのデータを常時スキャン人力
でＰＣへ送る躯は魚慮味である。し乃）し、一旦十一人
力力５ゐった場合ｌこはそのデータはできるだＶｊＪｉ
！く受は付けらｎねはならない性質のものである。
力創作がｏＪ籠であるので、本例の憬に牛−人力を併せ
持つ様な周辺装置をサポートする場合に非宮擾こ鳴動で
ある。本米千−人力の様なものは、いつキーが押される
か分らないものなので、そのデータを常時スキャン人力
でＰＣへ送る躯は魚慮味である。し乃）し、一旦十一人
力力５ゐった場合ｌこはそのデータはできるだＶｊＪｉ
！く受は付けらｎねはならない性質のものである。
そこで本例の様Ｉこ十−人力２１１１）らのデータに副
込み受Ｍｄこよるものこすれば、キー人力がめった時の
みそのデータをＰＣへ禾早く送信する◆ができ、非冨に
都合か艮い。本例では周辺鯨ｔＩＬ弱の＋−か押される
とそのデータは１０セスｌ１０４５を介してマイクロプ
ロセッサ４２１こ伝入られる。
込み受Ｍｄこよるものこすれば、キー人力がめった時の
みそのデータをＰＣへ禾早く送信する◆ができ、非冨に
都合か艮い。本例では周辺鯨ｔＩＬ弱の＋−か押される
とそのデータは１０セスｌ１０４５を介してマイクロプ
ロセッサ４２１こ伝入られる。
マイクロプロセッサ４２はこのデータをＩＪＪ込み送信
で込る為に、データな込物テキストに繊果する時に、ス
キャン送信テキストとは真なるデータブロック−を付し
ておく。このテキストはＡＲＴ４３．送受信インタフェ
ース４４１こよって、へ田刀ＩＪ＠！装置［：３Ｄへシ
リアル伝送される。入出力ｍＪ御装置−はこの受偲テ千
ストが副込みデータであるＪ＃を知り、割込み受１１！
ｌデータメモ９３５へストアすると−Ａｉこ、スレーブ
コマンドレジスタ３３４こ耐込みデータを受ｉｇ Ｌ、
た事を示Ｔフラグをたてる。するこ薊込み１ｌｌｌＪ
＃Ｌ！Ｊ Ｒ１３２がＦｅ１１番こ割込みをかけて、そ
のＷＩＪ込み受イ６データーこ対する処理を賛米する。
で込る為に、データな込物テキストに繊果する時に、ス
キャン送信テキストとは真なるデータブロック−を付し
ておく。このテキストはＡＲＴ４３．送受信インタフェ
ース４４１こよって、へ田刀ＩＪ＠！装置［：３Ｄへシ
リアル伝送される。入出力ｍＪ御装置−はこの受偲テ千
ストが副込みデータであるＪ＃を知り、割込み受１１！
ｌデータメモ９３５へストアすると−Ａｉこ、スレーブ
コマンドレジスタ３３４こ耐込みデータを受ｉｇ Ｌ、
た事を示Ｔフラグをたてる。するこ薊込み１ｌｌｌＪ
＃Ｌ！Ｊ Ｒ１３２がＦｅ１１番こ割込みをかけて、そ
のＷＩＪ込み受イ６データーこ対する処理を賛米する。
（ｆ） Ｎ明の効果
以上にｖＬ明した様に、本発明の入出力ｍＪ御装又
ｍｌこよｎばＰＣと１０セシＩ１０間のデータ入出力を
シリアル伏込化するＪ＃ｌこまり、多数の外縁を省略Ｔ
る事が＝１旺でめる。また１０でスＩんのリモート化、
インタフェース＋２）Ｉｔ準化もｃＩＪＩＩ！とｆ、す
る。ぞしてＰＣの行うデータの入出力％ｒＭＪを代行し
てＰＣの負荷率を下げる拳はもとより、スキャン入出力
創作と割込み入出力創作の２樵の入出力動作力Ｓ町１ｉ
）：ｒ、ｃので、大１ｏデータを常時局ＡＱＦＦＪｊこ
伝送する用途と、早発的曇こデータの伝送ｉ！ｌ求が発
生する用途が混在する場合−こ骨（こ有効でゐる。又、
ａ！！ｏ伝送テヤオ・ルを設けて、ＰＣｋｆｒさず（こ
プロヤスＩ１０間のデータ伝送をσつたりする用途にも
遍用町旺としたへ田力制＃装置が提供できる。
シリアル伏込化するＪ＃ｌこまり、多数の外縁を省略Ｔ
る事が＝１旺でめる。また１０でスＩんのリモート化、
インタフェース＋２）Ｉｔ準化もｃＩＪＩＩ！とｆ、す
る。ぞしてＰＣの行うデータの入出力％ｒＭＪを代行し
てＰＣの負荷率を下げる拳はもとより、スキャン入出力
創作と割込み入出力創作の２樵の入出力動作力Ｓ町１ｉ
）：ｒ、ｃので、大１ｏデータを常時局ＡＱＦＦＪｊこ
伝送する用途と、早発的曇こデータの伝送ｉ！ｌ求が発
生する用途が混在する場合−こ骨（こ有効でゐる。又、
ａ！！ｏ伝送テヤオ・ルを設けて、ＰＣｋｆｒさず（こ
プロヤスＩ１０間のデータ伝送をσつたりする用途にも
遍用町旺としたへ田力制＃装置が提供できる。
第１図は本発明の人出力制御装置のブロック図、第２図
は不発明の人出力１１１１＃装ばＯ他の実抛−を示すブ
ロック図である。 １・・・プロセスコントローラ、２・・・プロセスコン
トローラシスアムバス、３．関・・・入田刀制＃飯筐、
４．３１・・・マスタコマンドレジスタ％５．！・・・
割込、５ｔｔｒｔ＋ｍ回路、わ、あ・・・スレーブコマ
ンドレジスタ、７・・・輛助市［＃データメモリり％８
．凋・・・ス＋ヤン速値データメモリ、９・・・スキャ
ン受信データメモリ、］０・・・割込み込１Ｍデータメ
モリ、１１．３５・・・割込み受信データメモリ、１２
、３７・・・マイクロプロセッサ、１３ 、３６・・
・マイクロプロセッサノステム／＜ス、１４・・・制御
プログラムメモリ、１５・・・データメモリ、１６・・
・送受１８データバツフア、１７ 、あ、４３・・・Ａ
ＲＴ、Ｉ８ 。
は不発明の人出力１１１１＃装ばＯ他の実抛−を示すブ
ロック図である。 １・・・プロセスコントローラ、２・・・プロセスコン
トローラシスアムバス、３．関・・・入田刀制＃飯筐、
４．３１・・・マスタコマンドレジスタ％５．！・・・
割込、５ｔｔｒｔ＋ｍ回路、わ、あ・・・スレーブコマ
ンドレジスタ、７・・・輛助市［＃データメモリり％８
．凋・・・ス＋ヤン速値データメモリ、９・・・スキャ
ン受信データメモリ、］０・・・割込み込１Ｍデータメ
モリ、１１．３５・・・割込み受信データメモリ、１２
、３７・・・マイクロプロセッサ、１３ 、３６・・
・マイクロプロセッサノステム／＜ス、１４・・・制御
プログラムメモリ、１５・・・データメモリ、１６・・
・送受１８データバツフア、１７ 、あ、４３・・・Ａ
ＲＴ、Ｉ８ 。
Claims (1)
- プロセスコントローラとプロセス入出力装置の間（こ位
置して両者間のデータ入出力をシリアル伏込−ｒ心人出
力制＃装置に於て、前記プロセスコントローラ力）ら命
令および動作モード′１に：１儂する７スタコマンドレ
シスタと、前記プロセス：ｌ ７ Ｌ ローラ４こ対し
て前６ピ入出力１１１Ｉ御装置の動作中の情報を伝入る
鳥のスレーブコマンドレジスタと、前記プロセスコント
ローラが！ｉｌ記マスクコマンドレジスタ１こコマンド
１に：１１き込んだ時ｄこ、前記入出力制ｆ＃装電に割
り込みなの）け、また前記入出力データ、＊か１配スレ
ーブコマンドレジスタに慣報およびコマンドを１き込ん
だ時−こ、前記プロセ２、コントローラｉこ対して割り
込みなり）ける為の割込み制御回路と、前記プロセスコ
ントローラからの送信データのブロックを周期的に前記
プロセス入出力藪゛ 筐へｆｆ１ｄする為のスキャン
迭便データメモリと、前記プロセスへ田力装ｖ１力）ら
の送信データのブロックを前記フロセスコントｏ−ラヘ
ｇ、丁為のス千↑ン受偏データメモリと、前記プロセス
コントローラカ）らデータの伝送要求が早発的４こ発生
した時ｉｃ、ｌ！Ｈｅ７０セスコントローラρ）６１１
Ｔ ｅ ７ ａ セス入出力装置への送信データをｅＪ
記入出力制御装置へ渡′Ｔ為の側込迭偏データメモリと
、前記プロセス入出力装置ｔから早発的なデータ伝送の
景釆があった時に、＃紀プロセス人出力装置からの受傷
データをＩＩＪ紀入出力制御装置製置ら前記プロセスコ
ントローラへ渡す為の割込み受消データメモリご、ｍ紀
入出力制岬装置の入出力動作を制御する為のマイクロブ
ロセッヤと、入出力データのシリア）（−パラレルｆ侠
？行う非同期式ＴＦｓ党４６器（人ｒｒ）及υ送受１＾
インターフェース回路を＾儂して栖成したことを′％黴
とてる人出力制−１１
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56153041A JPS5856018A (ja) | 1981-09-29 | 1981-09-29 | 入出力制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56153041A JPS5856018A (ja) | 1981-09-29 | 1981-09-29 | 入出力制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5856018A true JPS5856018A (ja) | 1983-04-02 |
| JPS6240751B2 JPS6240751B2 (ja) | 1987-08-29 |
Family
ID=15553673
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56153041A Granted JPS5856018A (ja) | 1981-09-29 | 1981-09-29 | 入出力制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5856018A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62248077A (ja) * | 1986-04-22 | 1987-10-29 | Toyoda Mach Works Ltd | デ−タ収集装置 |
| JPS6374242A (ja) * | 1986-09-17 | 1988-04-04 | Matsushita Electric Ind Co Ltd | 通信制御装置 |
| JPS6376650A (ja) * | 1986-09-19 | 1988-04-06 | Matsushita Electric Ind Co Ltd | 通信制御処理装置 |
| JPS63150703A (ja) * | 1986-12-16 | 1988-06-23 | Fuji Electric Co Ltd | プログラマブル・コントロ−ラの伝送装置 |
| JPH01136205A (ja) * | 1987-11-24 | 1989-05-29 | Fuji Electric Co Ltd | ブログラマブルコントローラの入力回路 |
| JPH0267403U (ja) * | 1988-11-09 | 1990-05-22 | ||
| JPH0736203U (ja) * | 1994-11-22 | 1995-07-04 | 富士電機株式会社 | プログラマブルコントローラの入力回路 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2738107B2 (ja) * | 1990-02-08 | 1998-04-08 | 富士電機株式会社 | 漏電遮断器 |
-
1981
- 1981-09-29 JP JP56153041A patent/JPS5856018A/ja active Granted
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62248077A (ja) * | 1986-04-22 | 1987-10-29 | Toyoda Mach Works Ltd | デ−タ収集装置 |
| JPS6374242A (ja) * | 1986-09-17 | 1988-04-04 | Matsushita Electric Ind Co Ltd | 通信制御装置 |
| JPS6376650A (ja) * | 1986-09-19 | 1988-04-06 | Matsushita Electric Ind Co Ltd | 通信制御処理装置 |
| JPS63150703A (ja) * | 1986-12-16 | 1988-06-23 | Fuji Electric Co Ltd | プログラマブル・コントロ−ラの伝送装置 |
| JPH01136205A (ja) * | 1987-11-24 | 1989-05-29 | Fuji Electric Co Ltd | ブログラマブルコントローラの入力回路 |
| JPH0267403U (ja) * | 1988-11-09 | 1990-05-22 | ||
| JPH0736203U (ja) * | 1994-11-22 | 1995-07-04 | 富士電機株式会社 | プログラマブルコントローラの入力回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6240751B2 (ja) | 1987-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0115454A3 (en) | Bus for data processing system with fault cycle operation | |
| JPS5856018A (ja) | 入出力制御装置 | |
| JPH0457003B2 (ja) | ||
| CN100416531C (zh) | 多功能通用串行总线无线桥接装置及系统装置 | |
| WO1988004452A1 (en) | Processing unit having at least one coprocessor | |
| CN114328357A (zh) | 用于裸芯的互联通信方法、系统和集成合封芯片 | |
| JPS62157961A (ja) | マルチプロセツサシステムの割込制御方法 | |
| TW390984B (en) | The USB bridge connection apparatus for host to host | |
| JPS61262341A (ja) | プロトコル変換方式 | |
| JPH03131951A (ja) | データ転送方式 | |
| JPH023853A (ja) | Ｃｐｕのインタフェース方法 | |
| SU490115A1 (ru) | Система дл обмена данными управл ющей вычислительной машины с периферийными устройствами | |
| JPH03270334A (ja) | 調歩同期式通信における受信制御装置 | |
| JPS61221900A (ja) | シミュレ−ション機能を有するデ−タ伝送制御装置 | |
| RU18003U1 (ru) | Устройство сопряжения двух электронно-вычислительных машин | |
| JPS63147237A (ja) | 入出力制御装置 | |
| JPS6124739B2 (ja) | ||
| JPH05128276A (ja) | 半導体製造システム | |
| JPS5994159A (ja) | デ−タ転送制御方式 | |
| JPS60218134A (ja) | パイプライン演算モジュ−ル | |
| JPS6049465A (ja) | マイクロコンピユ−タ間のデ−タ転送方法 | |
| JPH01259441A (ja) | バスインタフエース装置 | |
| JPS5831437A (ja) | デ−タ受信装置 | |
| JPH0463035A (ja) | モデムの伝送方式識別方法 | |
| JPH01183741A (ja) | データ処理回路の診断方式 |