JPS585523B2 - カヘンリトクチヨクリユウゾウフクカイロ - Google Patents

Description

【発明の詳細な説明】 本発明は、１＋Ａという利得のＡの部分を可変にした、
直流増幅回路に関するものである。

さらに詳しくは、利得Ａが制御信号の値の１次関数で変
化する直流増幅回路に関するものである。

１＋Ａという利得を持つ直流増幅回路としては、差動直
流増幅器の出力端子と共通電位点の間に抵抗分圧回路を
設けて、出力電圧の分圧値を負入力端子に帰還し、増幅
すべき入力信号を正入力端子に与えるようにしたものが
ある。

このような増幅回路において利得Ａを変えるためには、
分圧抵抗回路の２つの抵抗のいずれかまたは両方を可変
抵抗にして、両抵抗の比を変えることが行われる。

可変抵抗器として電界効果トランジスタを用いると、電
気的制御信号によって抵抗が変わる無接点の可変抵抗器
が得られるので都合がよい。

しかし、制御信号の値に対する電界効果トランジスタの
抵抗変化特性は直線的でないため、所望の抵抗値を正確
に設定しようとすると、抵抗変化特性の非直線性を考慮
した制御信号の与え方をしなければならない。

このため、上記の増幅回路において、電界効果トランジ
スタを可変抵抗器として用いると、増幅利得を所望の値
に正確に設定するのにも同様な配慮が必要になる。

本発明の目的は、電界効果トランジスタを用いながら、
制御信号の値と利得の関係を一次の関数（比例）にして
、正確な利得の設定が容易に行えるようにした可変利得
直流増幅回路を提供することにある。

本発明は、前記のような出力負帰還用抵抗分圧回路を持
つ差動直流増幅器において、分圧回路の共通電位点側の
可変抵抗肢として、電界効果トランジスタと電流検出抵
抗の直列回路を用い、この直列回路の電圧降下に利得制
御信号を掛算し、この掛算された値と電流検出抵抗の電
圧降下との差によって電界効果トランジスタの導通性を
制御するようにしたものである。

以下図面を用いて詳しく説明する。

第１図は本発明実施例の回路構成図である。

図で１，２は入力端子、３，４は出力端子、５は可変抵
抗回路、６は可変電位変換回路を示す。

Ａ，Ａ１，Ａ２は増幅回路、Ｒ，Ｒ０は抵抗器である。

ここで増幅器Ａは差動増幅器で、正入力は端子１に接続
され、負入力は可変抵抗回路５からなる等価抵抗ＲＥを
介して共通電位（端子２）に接続されている。

増幅器Ａの出力は出力端子３に導かれ、これと共通電位
に結合された端子４との間に増幅出力を得るよう構成さ
れている。

増幅器Ａの出力と負入力端子の間には抵抗Ｒで帰還略が
構成され、この負入力と共通電位の間に等価抵抗値ＲＥ
の可変抵抗回路が接続されている。

よく知られているように、このような端子１，２を入力
とし、端子３，４を出力とする増幅回路の利得は抵抗値
ＲとＲＢによって定まり、１＋（Ｒ／ＲＥ）となる。

可変抵抗回路５の構成を説明すると、電界効果，トラン
ジスタＱはＮチャネル形で、ドレイン電極はバツファ増
幅器Ａ１を介して、可変電位変換回路６に導かれ、この
出力は差動増幅器Ａ２の正入力に結合されている。

差動増幅器Ａ２の負入力には、電界効果トランジスタの
ソース電極の電位が結合され、ダート電極には差動増幅
器Ａ２の出力が与えられている。

ここで、可変電位変換回路６を構成する回路は梯子回路
Ｕで、デイジクルコードにより、入力から出力に伝送さ
れる信号の減衰量を制御できるよう構成されている。

（例えばアナログデバイス社のＡＤ７５２０）。

デイジタルコードは外部よりカウンクＣＯにより与えら
れる。

第１図に示す回路の動作を示すと、増幅回路の利得Ｇを
求めるために、可変抵抗回路５の等価抵抗値ＲＥを求め
る。

まず可変抵抗回路５の入力点の電位をＥ１とすると、増
幅器Ａ１は単なるバツファ増幅器であるから、この出力
もＥ１である。

可変電位変換回路６の出力Ｅ２との間には、なる関係が
ある。

ただし（Ｄ０，Ｄ１，・・・Ｄｎ）は制御信号で、それ
ぞれ２°，２−１・・・２−ｎに対応する２進数字０ま
たは１を表わす。

すなわち、可変電位変換回路６は、入力電圧Ｅ１に、デ
イジタルコードの制御信号に対応した係数 １／２（Ｄｏ・２０＋Ｄ１・２−１＋・・・＋Ｄｎ・２
−ｎ）を掛けて、電圧Ｅ２に変換するものとなる。

この係数は１０進数の１以下の値であるから、可変電位
変換回路６は可変の減衰器ともいえる。

差動増幅器Ａ２は利得の十分大きい増幅器で、大きい負
帰還が施されているので、正負入力の電位は等しくなり
、抵抗器Ｒ０を流れる電流を１とするとｉＲ＝Ｅ２
（２）となる。

増幅器Ａ１、Ａ２の入力インピーダンスは十分に高いの
で、可変抵抗回路５の等価抵抗ＲＥは （１），（２）式より である。

これより増幅回路の利得Ｇは、となる。

このように、端子１，２を入力とし端子３，４を出力と
する増幅回路は、１＋Ａの利得のうちのＡが、制御用の
デイジタルコード信号の値に比例するものとなる。

このため、増幅回路の利得Ｇは、電界効果トランジスタ
Ｑの抵抗特性の非直線を意識することなく、容易に所望
の値に正確に設定できる。

第２図は本発明の他の実施例回路の構成図である。

この例では可変電位変換回路６として、増幅器Ａ３の入
出力端間にＣＲの並列回路によって負帰還をほどこして
なる平滑回路に、入力断続用のスイッチＳＷを組合わせ
たものを使用したものである。

増幅器Ａ３の入力にある開閉回路ＳＷは、パルス時間幅
信号（周期Ｔｓ、デューテイＴｘ）で制御されるよう構
成されている。

可変電位変換回路６の出力Ｅ２は、入力Ｅ１にパルス時
間幅信号のデューテイ比を掛けたものとなる。

デューテイ比は１以下であるから、この回路も可変の減
衰器となる。

この電位変換回路の出力Ｅ２は極性が反転するため、反
転増幅器Ａ４を介して差動増幅器Ａ２に与えられている
。

この例では となるので、 となり、増幅回路の利得Ｇは として求められる。

すなわち、パルス時間幅信号により、そのデューテイ比
に比例して利得が変化する増幅回路を得ることができる
。

このように本発明によれば、可変抵抗回路の独特な構成
により、電界効果トランジスタを用いておりながら、制
御信号の値と利得の関係が１次関数（比例）となり、正
確な利得の設定が容易に行える可変利得の直流増幅回路
が得られる。

なお、上記例に述べたもののほか、可変電位変換回路お
よび制御信号には各種の形態が考えられる。

また、バツファ増幅器、反転増幅器、減衰器の挿入もし
くは省略、これに伴う増幅器正負入力の入れ換え、ある
いは電界効果トランジスタにＰチャネル形のものを使用
する、もしくはドレイン電極とソース電極を入れ換える
等による組合せ変形回路は無数に考えられ、これらによ
り同様に本発明を実施することができる。

【図面の簡単な説明】

第１図は本発明実施例回路構成図。 第２図は本発明実施例回路構成図。 １，２・・・・・・入力端子、３，４・・・・・・出力
端子、５・・・・・・可変抵抗回路、６・・・・・・可
変電位変換回路、Ａ，Ａ１〜Ａ４・・・・・・増幅器、
Ｕ・・・・・・梯子回路、Ｑ・・・・・・電界効果トラ
ンジスタ、ＣＯ・・・・・・カウンタ、Ｒ，Ｒ０〜Ｒ２
・・・・・・抵抗器、Ｃ・・・・・・コンデンサ。

Claims (1)

【特許請求の範囲】
1. １ 差動直流増幅器の出力端子と共通電位点の間に抵抗
   分圧回路を設けて、出力電圧の分圧値を負入力端子に帰
   還し、増幅すべき入力電圧を正入力端子に与えるように
   した増幅回路において、分圧回路の共通電位点側の抵抗
   肢さして、電界効果トランジスタと電流検出抵抗との直
   列回路と、この直列回路の両端電圧に利得制御信号の値
   を掛算する回路と、この回路の出力電圧と前記電流検出
   抵抗の電圧降下との差によって前記電界効果トランジス
   タの導通性を制御する高利得の差動増幅器とからなる等
   価可変抵抗回路を用いたことを特徴とする可変利得直流
   増幅回路。