JPS585524B2 - カヘンリトクチヨクリユウゾウフクカイロ - Google Patents

Description

【発明の詳細な説明】 本発明は、１＋Ａという利得のＡの部分を可変にした、
直流増幅回路に関するものである。

さらに詳しくは、利得Ａが制御信号の値の１次関数で変
化する直流増幅回路に関するものである。

１＋Ａという利得を持つ直流増幅回路としては、差動直
流増幅器の出力端子と共通電位点の間に抵坑分圧回路を
設けて、出力電圧の分圧値を負入力端子に帰還し、増幅
すべき入力信号を正入力端子に与えるようにしたものが
ある。

このような増幅回路において利得Ａを変えるためには、
分圧抵抗回路の２つの抵抗のいずれかまたは両方を可変
抵抗にして、両抵抗の比を変えることが行われる。

可変抵抗器として電界効果トランジスタを用いると、電
気的制御信号によって抵抗が変わる無接点の可変抵抗器
が得られるので都合がよい。

しかし、制御信号の値に対する電界効果トランジスタの
抵抗変化特性は直線的でないため、所望の抵抗値を正確
に設定しようとすると、抵抗変化特性の非直線性を考慮
した制御信号の与え方をしなければならない。

このため、上記の増幅回路において、電界効果トランジ
スタ可変抵抗器として用いると、増幅利得を所望の値に
正確に設定するのにも同様な配慮が必要になる。

本発明の目的は、電界効果トランジスタを用いながら、
制御信号の値と利得の関係を一次の関数（反比例）にし
て、正確な利得の設定が容易に行えるようにした可変利
得直流増幅回路を提供することにある。

本発明は、前記のような出力負帰還用抵抗分圧回路を持
つ差動直流増幅器において、分圧回路の共通電位点側の
可変抵抗肢として、電界効果トランジスタと電流検出抵
抗の直列回路を用い、この直列回路の電圧降下に利得制
御信号の逆数を掛算し、この掛算された値と電流検出抵
抗の電圧降下との差によって電界効果トランジスタの導
通性を制御するようにしたものである。

以下図面を用いて詳しく説明する。

第１図は本発明実施例の回路構成図である。

図で１，２は直流増幅回路の入力端子、３，４は同じく
出力端子、５は可変抵抗回路、６は可変電位変換回路、
Ａ，Ａ１〜Ａ４は増幅器、Ｒ，Ｒ０〜Ｒ２は抵抗器を示
す。

Ｕはデイジタルコードにより制御される梯子回路であり
、例えばアナログデバイス社のＡＤ７５２０が用いられ
る。

ＱはＮチャネル形の電界効果トランジスタを示す。

ここで増幅器Ａは差動増幅器で、正入力は端子１に接続
され負入力は可変抵抗回路５を介して共通電位（端子２
）に接続されている。

増幅器Ａの出力は抵抗器Ｒを介して増幅器Ａの負入力へ
帰還されることもに出力端子３に接続されている。

可変抵抗回路５については、増幅器Ａの負入力はバツフ
ァ増幅器Ａ１の正入力に導かれ、バツファ増幅器Ａ１の
出力は抵抗器Ｒ１を介して増幅器Ａ２の負入力に導かれ
ている。

増幅器Ａ２も差動増幅器で、その帰還回路は梯子回路Ｕ
および抵抗器Ｒ２により構成されている。

梯子回路Ｕは外部から与えられるデイジタル信号Ｄ０〜
Ｄｎにより制御され、このディジタル信号に対応した係
数１／２（Ｄ０・２０＋Ｄ１・２−１＋・・・＋Ｄｎ・
２−ｎ）を入力信号に掛算するよう構成されている。

一方、増幅器Ａ２の出力は反転増幅器Ａ４を介して増幅
器Ａ３の正入力端子に導かれ、増幅器Ａ３の出力は電界
効果トランジスタＱのゲート電極に接続されている。

増幅器Ａ３の負入力は電界効果トランジスタＱのソース
電極に接続されている。

電界効果トランジスタＱのドレイン電極は増幅器Ａ１の
正入力に結合され、ソース電極は基準抵抗器Ｒ０を介し
て共通電位に結合されている。

ここで、第１図の一点鎖線で囲まれた部分は可変抵抗回
路５を構成し、二点鎖線で囲まれた部分は可変電位変換
回路６を構成する。

このように構成された回路の動作を説明すると、増幅器
Ａの利得Ｇは抵抗器Ｒおよび可変抵抗回路の等価抵抗値
ＲＥによって定まり、Ｇ＝１＋（Ｒ／ＲＥ）となる。

可変抵抗回路の等価抵抗値ＲＥを求めると、増幅器Ａ１
の入力点の電圧をＥ，とすれば、増幅器Ａ１は単なるバ
ツファ増幅器なので、その出力は同じくＥ１である。

増幅器Ａ２の出力点の電圧をＥ２とし、帰還回路を構成
している可変電位変換回路６の出力点をＥ３とすれば、
Ｅ３とＥ２の間に次式が成り立つ。

ここでＤ０・・・Ｄｎは２０，２−１・・・２−ｎに対
応する２値デイジタル信号で、それぞれ０または１であ
る。

従ってバツファ増幅器Ａ１の出力点Ｅ１および差動増幅
器Ａ２の出力点Ｅ２との間には増幅器Ａ２の利得が充分
大きいので、 であるから、 なる関係が成り立つ。

すなわち、可変電位変換回路と増幅器Ａ２の組合わせに
よって、電圧Ｅ１に制御信号の値の逆数を掛算した電圧
Ｅ２が得られる。

このとき増副器Ａ３は十分利得の高い差動増幅器により
、十分な負帰還が施されているため、その負端子に生ず
る電圧１Ｒ０と正端子に与えられる電圧は等しくなる。

従って、Ｒ０に流れる電流１は となるから、可変抵抗回路に生ずる等価抵抗値ＲＥは である。

従って端子１，２から端子３，４に至る増幅利得Ｇは となり、増幅利得Ｇ＝１＋ＡのうちのＡがデイジタル信
号に反比例した利得を得ることができる。

すなわち梯子回路による可変電位変換回路６を制御する
２値デイジタル信号に反比例する利得変化特性を有する
、可変利得増幅回路を得ることができる。

第２図は本発明による第２の実施例回路構成図である。

この例は可変電位変換回路６として、増幅器Ａ５の入出
端間ＣＲの並列回路によって負帰還をほどこしてなる平
滑回路に、入力断続用のスイッチＳＷを組合わせたもの
を使用したものである。

この可変電位変換回路６は、スイッチＳＷが制御用のパ
ルス時間幅信号（周期ＴＳ，デューテイＴＸ）によって
開閉されることにより、入力Ｅ２にパルス時間幅信号の
デューテイ比を掛けた出力Ｅ３を生じるように構成され
ている。

その他については、極性を合わせるため反転増幅器を省
いたほか第１図の例と同様である。

なる関係があるので、可変電位変換回路６と増幅器Ａ２
の組合わせにより、電圧Ｅ２は電圧Ｅ１にパルス時間幅
信号のデューテイ比の逆数を掛けたものとなる。

したがって、前例と同様に、増幅回路の利得Ｇは となる。

すなわち、パルス時間幅制御信号のデューテイ比に反比
例した利得変化特性を有する増幅回路を得ることができ
る。

このように本発明によれば、可変抵抗回路の独特な構成
により、電界効果トランジスタを用いておりながら、制
御信号の値と利得の関係が１次関数（反比例）となり、
正確な利得の設定が容易に行える可変利得の直流増幅回
路が得られる。

なお、上記例に示したもののほか、可変電位変換回路お
よび制御信号には各種の形態が考えられる。

また、バツファ増幅器、反転増幅器、減衰器の挿入もし
くは省略と、これに伴う増幅器正負入力の入れ換え、あ
るいは電界効果トランジスタにＰチャネル形のものを使
用する、もしくはドレイン電極とソース電極を入れ換え
る等による組合せ変形回路は無数に考えられ、これらに
より同様に本発明を実施することができる。

【図面の簡単な説明】

第１図は本発明第１実施例回路の構成図。 第２図は本発明第２実施例回路の構成図。 １，２・・・・・・入力端子、３，４・・・・・・出力
端子、５・・・・・・可変抵抗回路、６・・・・・・可
変電位変換回路、Ａ１〜Ａ５・・・・・・増幅器、Ｒ・
・・・・・基準抵抗器、Ｒ０・・・・・・基準抵抗器、
Ｒ１〜Ｒ４・・・・・・抵抗器、Ｕ・・・・・・梯子回
路、Ｑ・・・・・・電界効果トランジスタ、Ｃ・・・・
・・コンデンサ。

Claims (1)

【特許請求の範囲】
1. １ 差動直流増幅器の出力端子と共通電位点の間に抵抗
   分圧回路を設けて、出力電圧の分圧値を負入力端子に帰
   還し、増幅すべき入力電圧を正入力端子に与えるように
   した増幅回路において、分圧回路の共通電位点側の抵抗
   肢として、電界効果トランジスタと電流検出抵抗との直
   列回路と、出力信号に利得制御信号を乗じて入力側に帰
   還する負帰還回路を持ち前記直列回路の両端電圧を入力
   信号とする増幅器と、この増嘔器の出力電圧と前記電流
   検出抵抗の電圧降下との差によって前記電界効果トラン
   ジスタの導通性を制御する高利得の作動増幅器とからな
   る等価可変抵抗回路を用いたことを特徴とする可変利得
   直流増幅回路。