JPS5853642Y2 - 電子式キヤツシユレジスタの停電記憶装置 - Google Patents

Description

【考案の詳細な説明】 本案は電子式キャッシュレジスタの停電記憶装置に関し
、特に瞬時停電の回復時に停電回復時刻を記憶して点検
精算時に印字する停電記憶装置に関する。

一般に電子式キャッシュレジスタは商用電源で動作して
いるので、動作中に停電が発生すると登録業務等が出来
ないだけでなく、売上げ記憶のメモリーも不動作となる
ので、必ずメモリー保護用の電池を内蔵してメモリーを
保護したり、停電回復時に停電があった事を示すマーク
を印字する事が行なわれている。

本案はさらに時計回路を設けて停電回復時刻の印字を行
なわせて、停電によるトラブルを少なくするものである
。

第１図は本案の一実施例を示す電子式キャッシュレジス
タのブロック図である。

図に於いて１はキーボードで、数字キー、商品部門別キ
ー、取引別キー及びファンクションキーを有し、制御回
路２からのタイミング信号によってキースキャンがなさ
れ、キーの押圧が制御回路２にて検出される。

上記のタイミング信号は表示のセグメント駆動回路３１
にも与えられている。

キーボード１の下部にはモードキー１１が設けられてお
り、制御回路２からの信号が導入され、登録（Ｒ）、点
検■）、精算（Ｚ）ブリセラ）（ＰＳ）及び電源オフ（
ＯＦＦ）の状態が検出されデータバス（ＤＢ）に出力さ
れる。

上記データバス（ＤＢ）は揮発性のメモリー４、時計回
路５及びプリンタ駆動回路６１にも接続されており、各
々制御回路２との間でデータの転送を行なっている。

メモリー４は例えば２５６Ｘ４ビツトのＣ−ＭＯＳ Ｒ
ＡＭからなるもので、制御回路２からのアドレスバス（
ＡＢ）によって内容が選択されるもので、商品部門別及
び取引別のデータ、さらに時刻データをも記憶するよう
に構成されている。

時計回路５にはアドレスバス（ＡＢ）の下位部分のみが
接続されており、時計回路５の内部の時の２桁、分の２
桁の計４桁の桁指定を行なうよう接続されている。

時計回路５には水晶発振器５１が接続されており、常時
二次電池７によって駆動して正確な時刻を計数しでいる
。

二次電池７には電源回路８からのダイオード７１を介し
て電力が供給されているので、商用電源が正常であれば
常に満充電の状態にある。

電源回路８の出力は上記の制御回路２プリンタ駆動回路
６１及びセグメント駆動回路３１以外に桁駆動回路３２
、表示回路３プリンタ６及び初期信号回路９にも供給さ
れているが、停電になると出力が消滅する。

電源（図示せず）の投入時又は停電回復時には初期信号
回路９から制御回路２ヘリセット信号が与えられ、リセ
ット動作にともなってイニシャライズルーチンが実行さ
れる。

同時に制御回路２からメモリー４及び時計回路５へのチ
ップセレクトラインＣＩ 、Ｃ２上のゲートＧ１．Ｇ２
にも初期信号回路９の禁止信号が出力され、メモリー４
及び時計回路５の誤動作を防止する。

以上の構成に於いて登録Ｒにモードキー１１をセットし
て通常の登録業務を遂行する。

例えばキーボード１の商品部門別キー又は取引別キーを
用いてメモリー４の商品部門別メモリーと取引別メモリ
ーへの累計記憶する。

登録時に停電が発生すると制御回路２や表示回路３、セ
グメント駆動回路３１、桁駆動回路３２プリンタ駆動回
路６１及びプリンタ６には電力が供給されなくなり、キ
ー人力、表示及び印字は行なわれない。

しかし、メモリー４と時計回路５には二次電池７から電
力が供給されるので、メモリー内容は保護され、時刻は
正常である。

停電回復するか又は電源投入されると全回路が動作可能
となり、初期信号回路９から制御回路２ヘリセット信号
が与えられて制御回路２のイニシャライズ動作が開始さ
れる。

電源回路８の立上り時にはゲー）Ｇ１．Ｇ２に禁止信号
が与えられメモリー４と時計回路５の誤動作が防止され
る。

イニシャライズ動作によって制御回路２からゲ−）Ｇ２
を介して時計回路５が指定され、アドレスバス（ＡＢ）
によって時刻の上位桁から順次選択されてデータバス（
ＤＢ）を介して一旦続み出され、プリンター６にて印字
し、その後メモリー４がゲートＧ１を介して指定されて
メモリー４の時刻メモリー位置に書き込まれる。

第２図はイニシャライズ動作を説明するフローチャート
で、第３図は制御回路２の詳細なブロック図である。

図に於いて（ＡＲ）はアキュムレータで、データバス（
ＤＢ）に結合して、メモリー４や時計回路５との間でデ
ータが転送される。

アキュムレータ（ＡＲ）の出力は演算器（ＡＬＵ）やデ
ータメモリー（ＲＡＭ）にも与えられ、データメモリー
（ＲＡＭ）への一時記憶及びデータの演算が実行される
。

イニシャライズのプログラム及び他のキースキャンや登
録、点検、精算及びプリセットのプログラムはプログラ
ムメモリー（ＲＯＭ）に記載されており、アドレスカウ
ンタ（ＡＤ）によって選択されてインストラクションデ
コーダ（ＬＤ）に読み出されて実行され、結果は第１、
第２、第３の出力ポート（ＯＵＴＩ）（ＯＵＴ２）（Ｏ
ＵＴ３）を介して出力される。

まずクリアー動作によってアドレスカウンタ（ＡＤ）が
クリアーされ、アドレスカウンタ（ＡＤ）によってプロ
グラムメモリー（ＲＯＭ）の最初のプログラム、つまり
イニシャライズプログラムカ実行される。

クリアー動作としては出力ポート（ＯＵＴＩ）（ＯＵＴ
２）（ＯＵＴ３）のリセット及びデータメモリー（ＲＡ
Ｍ）のクリアー、アキュムレータ（ＡＲ）のクリアーを
行なう。

次に第３出力ポート（ＯＵＴ３）によって時計回路５が
指定され、第２出力ポート（ＯＵＴ２）によってアドレ
スバス（ＡＢ）を介して桁が選択され、データバス（Ｄ
Ｂ）を介してアキュムレータ（ＡＲ）に時計回路５の時
刻データが読み出される。

読み出されたデータはデータメモリー（ＲＡＭ）に一旦
記憶された後、第３出力ポート（ＯＵＴ３）に出力し、
再びデータバス（ＤＢ）を介してプリンタ駆動回路６１
に出力されてプリンタ６にて印字される。

続いて第３出力ポート（ＯＵＴ３）の出力によってメモ
リー（ＲＡＭ）を指定し、アドレスバス（ＡＢ）を介し
てアドレスを選択した状態で、データバス（ＤＢ）を介
して、メモリー４の時刻データの内回数を読み出し、回
数を１１〃加算した後進にメモリー４に伝達して書き込
む。

その後データメモリー（ＲＡＭ）の時刻データをデータ
バス（ＤＢ ）を介してメモリー４の時刻データ位置に
書き込む。

書き込み位置のアドレスの計算は上記回数を用いて行な
う。

以上の動作によって停電回復時の時刻がメモリー４に書
き込まれる。

このため点検又は精算の際にメモリー４の内容を印字す
ると、停電回復の時刻と停電回数を容易に知る事ができ
、万一登録中の停電によって誤印字や置数誤りがあって
も停電回復時刻の記録によって停電による誤りであるか
否かが判断できる。

以上の如く本案は停電時に電池からの電力で駆動する時
計回路と、メモリーとを設けてデータバスを介して時計
回路とメモリー及び制御回路とを接続し、停電回復時に
制御回路をイニシャライズさせて時計回路の時刻データ
を制御回路に読み取り、プリンターにて印字した後、メ
モリーに時刻データを記憶し、点検又は精算時にメモリ
ー内容を印字させる事を特徴とするもので、確実に停電
回数や停電回復時間を知る事ができるので停電によるト
ラブルは皆無となる。

【図面の簡単な説明】

第１図は本案の一実施例を示す電子式キャッシュレジス
タのブロック図、第２図はイニシャライズ動作を説明す
るためのフローチャート、第３図は制御回路のブロック
図である。 図に於いて１はキーボード、２は制御回路、３は表示回
路、４はメモリー、５は時計回路、６はプリンター、７
は二次電池、８は電源回路、９は初期信号回路である。

Claims (1)

【実用新案登録請求の範囲】
1. 停電時に電池からの電力で駆動される時計回路及び登録
   データと時刻データを記憶するメモリと、データバスを
   介して時計回路及びメモリに接続された制御回路と、停
   電回復時に制御回路をイニシャライズさせる初期信号回
   路と、データを印字するプリンタよりなり、停電回復時
   に制御回路が初期信号回路によりイニシャライズされ、
   時計回路の時刻データを読み取りプリンターにて印字し
   た後メモリ７に時刻データを記憶し、更に点検又は精算
   時にメモリー内容を印字させる際停電回復時刻を印字す
   る事を特徴とする電子式キャシュレジスタの停電記憶装
   置。