JPS5853545B2 - ドウキカイロ - Google Patents

ドウキカイロ

Info

Publication number
JPS5853545B2
JPS5853545B2 JP10523275A JP10523275A JPS5853545B2 JP S5853545 B2 JPS5853545 B2 JP S5853545B2 JP 10523275 A JP10523275 A JP 10523275A JP 10523275 A JP10523275 A JP 10523275A JP S5853545 B2 JPS5853545 B2 JP S5853545B2
Authority
JP
Japan
Prior art keywords
synchronization
signal
circuit
transistor
vertical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP10523275A
Other languages
English (en)
Other versions
JPS5229114A (en
Inventor
啓雄 北沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP10523275A priority Critical patent/JPS5853545B2/ja
Publication of JPS5229114A publication Critical patent/JPS5229114A/ja
Publication of JPS5853545B2 publication Critical patent/JPS5853545B2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)
  • Studio Circuits (AREA)

Description

【発明の詳細な説明】 本発明はテレビジョン受像機などにおいてその表示部に
放送局からのテレビ信号以外の信号を表示するのlこ適
した同期回路に関する。
テレビジョン受像機lこおいて、外部局(放送局)以外
の内部の表示データ発生回路からの信号を文字などで放
映することが考えられている。
このような受倖機において、その安保機内の表示データ
発生回路に記憶されている文字(たとえば時計回路によ
る時刻、メモリ回路のチャンネルなど)を放映しようと
した場合、画面上のその表示位置を安定させ視聴者fこ
見やすくする必要がある。
本発明は上記の事情lこ付処してなされたもので、特に
表示データ発生回路と外部局の信号の同期関係を安定化
するとともに表示データ発生回路からの信号fこよる表
示状態切換時の表示位置安定化を得る同期回路を際供す
ることを目的とするものである。
以下本発明の一実施例を図面を参照して詳細Iこ説明す
る。
すなわち図面Iこおいて11はテレビジョン受像機の映
像信号検波回路12の入力端であり、この検波回路12
の出力端は映像信号検波回路13に接続される。
この増幅回路13の出力端は陰極線管14のカソード端
fこ接続され放映用の信号を加えるようになされるもの
で、前記陰極線管141こ設けられた偏向ヨーク15が
垂直同期偏向回路16、水平同期偏向回路17により駆
動され陰極線管のビーム走査を制御し映ず象信号を光学
的な函に変換するように動作されるものである。
次に本発明の要部となる構成を説明する。
前記映像信号検波回路12の出力端は、コンデンサC1
を介して同期分離用トランジスタQ1のベースに接続さ
れる。
このトランジスタQ1のベース・エミッタ間には抵抗R
1が接続され、またエミッタは電源端子lこ接続される
とともにトランジスタQ2(後述する受体機内の表示デ
ータ発生回路の内容を読出しこの内容のみを表示する時
つまりプログラム時にオンになる。
)のエミッタ(こ接続される。
そしてトランジスタQ1.Q2のコレクタは共通接続さ
れ抵抗R3を介して接地される。
また前記トランジスタQ2のベース・エミッタ間には抵
抗R2が接続され、このトランジスタのベースはトラン
ジスタQ4のコレクタに接続される。
さらにまた前記トランジスタQ2のコレクタは抵抗R,
、R5の直列回路を介して垂直同期偏向回路16の同期
パルス入力端に接続される。
さらに前記R4,R6の接続点及び前記同期パルス入力
端はそれぞれコンデンサC2,coを介して接地され、
時定数回路を構成している。
さらIこ前記トランジスタQ2のコレクタはコンデンサ
C3を介して水平同期偏向回路17の同期パルス入力端
に接続される。
前述したトランジスタQ4はこの前段のトランジスタQ
3の出力を増幅する素子で、そのベースはトランジスタ
Q3のコレクタに接続される。
このトランジスタQ3のベースは抵抗R7を介して接地
されバイアスを設定されるととも(こ抵抗R6を介して
受体機内の表示データ発生回路18、半導体集積回路l
こよる情報記憶部の判別信号出端182に接続される。
前記受体機内の表示データ発生回路18は、この内部に
時計回路とかメモリ回路等を有するものでその被読出回
路部に水平・垂直の読出しパルスを加えるとその表示内
容(ビデオ信号と略同様な信号)を表示内容出力端18
1に導出する。
そしてこの表示データ発生回路は、放送局からの放送画
を表示する場合(ノーマル)と、放送番組の放送画無し
でその記憶内容のみを表示する場合(プログラム)とで
これを判別し、ハイレベルあるいはOウレベルの信号を
前記判別信号出力端182に導出する。
この判別信号を導出するための手段は種々の方法が可能
であるが、たとえば表示データ発生回路内にノーマル時
とプログラム時とで反転するような反転回路を設けてお
く。
モしてノーマルとプログラム動作の選択を行う視聴者か
らの操作信号lこより制御しても良く、また時計回路等
からの時間設定lこよる駆動信号lこより自動的lこ制
御しても良い。
上記のような判別信号の加えられる前記トランジスタQ
3のエミッタは接地され、コレクタは抵抗R8を介して
電源に接続される。
トランジスタQ4のエミッタは、抵抗R0抵抗RIOを
介して接地され、両抵抗Rg 、Rloの接続点にはこ
この信号を増幅するトランジスタQ、のベースが接続さ
れる。
このトランジスタQ5のエミッタは接地されコレクタは
トランジスタQ6のベースlこ接地されるとともに抵抗
R11を介して電源に接続される。
前記トランジスタQ6のエミッタは抵抗R15を介して
トランジスタQ7のコレクタに接続され電源供給源とな
る。
このトランジスタQ7のエミッタは接地されベースは抵
抗R14を介して接地されるとともに抵抗R13を介し
て垂直同期偏向回路16の垂直パルス出力端に接続され
る。
また上記トランジスタQ7のコレクタは抵抗R16を介
してここの出力を増幅するトランジスタQ、のベースに
接続される。
このトランジスタQ9のベースは、前記抵抗R16とと
もに時定数回路を構成するコンデンサC4を介して接地
される。
さらに前記トランジスタQ9のコレクタは、この素子に
電流を供給するトランジスタQ8のコレクタに抵抗R1
7を介して接続されるとともに、先の表示データ発生回
路18の垂直パルス入出力端183に接続される。
そしてこのトランジスタQ9のエミッタは接地される。
而して先のトランジスタQ8のエミッタは電源lこ接続
され、そのコレクタは抵抗R18,R□9の直列回路を
介して接地され、この両抵抗R18J R19の接続点
lこはトランジスタQ1oのベースが接続される。
このトランジスタQ、oのエミッタは接地されコレクタ
は抵抗R20を介して電源lこ接続されるとともlこト
ランジスタQllのベース(こ接続される。
このトランジスタのエミッタは接地されコレクタは、先
の垂直同期偏向回路16の垂直同期パルス入力端に接続
される。
次に上記本発明回路の動作を説明する。
まずノーマル時の動作は、表示データ発生回路18のた
とえば文字表示内容出力が受体機fこ加わるのみで、そ
の他は受体機には影響を与えない。
すなわち、表示データ発生回路18からはノーマル判別
信号(バイレベル)が導出される。
このときトランジスタQ3はオン、したがってトランジ
スタQ4 、Q5は導入 トランジスタQ6はオン、ト
ランジスタQ8゜Q9もオン、トランジスタQ1oはオ
ン、トランジスタQ11はオフである。
そして、トランジスタQ4オフのためトランジスタQ2
はオフでトランジスタQ1はオンである。
したがってトランジスタQ1は正常な同期分離動作を行
い、分離された同期パルスは、抵抗R4,R,、コンデ
ンサC3tC2からなる積分回路を介して垂直同期パル
スとして垂直同期偏向回路161こ加えられる。
この時、前記垂直同期偏向回路16から得られるパルス
はトランジスタQ7で増幅さえ、抵抗R1,。
R16、コンデンサC4からなる積分回路を介してNP
N)ランジスタQ、で増幅され整形されて、表示データ
発生回路18の垂直パルス入力端183に加えられる。
この入力端183に垂直パルスが導入されるとこの表示
データ発生回路18では、この垂直パルスを基準として
水平パルスをカウントして用い被読出回路部の記憶内容
(データ)を読出すように動作する。
このとき垂直パルスの立下りが水平パルス入力端184
1こ加えられる水平パルスと特定の位相で重なると、l
水平走査に相当する表示位置(つまり画面の表示位置f
こ対する記憶内容の位置)のジッタが生じやすい。
従って垂直パルスの立下りの位相と水平パルスの位相を
最も良い位相関係になるように抵抗R15J R16コ
ンデンサC4の値を調整する。
この構成例では、(R15+ R16)・C4なる時定
数(但しR15、R16t C4は同記号で示される素
子の値)が大きくなる程、垂直パルスの立下りはもとの
垂直パルスに比し遅れるので先のように最も良い位相関
係fこ調整すると記憶内容の表示上の相対位置ずれが無
くなる。
さらにこの構成によると、表示データ発生回路18に垂
直パルスを導入せしめるトランジスタQ91こNPN
トランジスタを用いているので、ICの入力容量その他
容量(こよる波形のなまりを低減できICに加わるパル
スの立下りがシャープになり、水平パルスとの最悪の位
相関係になる率が減少する。
上記の場合は、放送局からの映像信号lこ対する表示デ
ータ発生回路18内の記憶内容の相対位置を極めて安定
化しておくのfこ有効であり、映ず像信号に重畳させて
表示データ発生回路18内の記憶内容(時刻とかチャン
ネルの文字)を表示する場合に好都合である。
また実施例では具体的に示していないが、映像信号の特
定の区間、たとえば画面の隅lこ相当する区間をレベル
変換回路で特定の黒あるいは白レベルlこ変換し、この
部分lこ上記した表示データ発生回路18内の記憶内容
を挿入する場合、先に述べたようfこ放送局からの映像
信号の表示位置と記憶内容の表示位置関係が安定である
から画体の安定した表示が可能となる。
また、この状態において、記憶回路の記憶内容を切換え
表示する場合、たとえばチャンネルの文字を表示してい
る状態から時計回路による時刻表示を行った場合も、そ
の内容を表示する設定位置が乱れることなく安定して表
示できる。
次にプログラム時、つまり表示データ発生回路18の記
憶内容のみを映す場合は、この固定局ICl3からはプ
ログラム判別信号(0ウレベル)が導出される。
この場合、放送局からのビデオ信号はたとえば増幅回路
13の前段でカットされる。
したがって垂直同期偏向回路16には基準となる同期パ
ルスが得られないので、このままではこの垂直同期回路
は自由発振となる。
すなわち、前記プログラム判別信号によりトランジスタ
Q3はオフ、トランジスタQ4 、Q2はオン、またト
ランジスタQ5はオン、トランジスタQ6.Q8.Q9
はオフとなる。
上記の結果、トランジスタQ1のコレクタ・エミッタ間
は略同電位となりこのトランジスタQ1は同期分離作用
を行なわず、トランジスタQ1のコレクタ(こは直流電
圧のみが現われる。
よって先に述べたように垂直同期回路は自由発振となり
、受偉機の約60H2に対して約53H2程度になる。
したがって本発明では先の表示データ発生回路18で水
平パルスを分周して垂直同期パルスをつくり垂直同期回
路の発振を正常に保持する。
なおこの場合は水平回路は自由発振となる。
すなわち、水平同期偏向回路17の出力は偏向ヨーク1
5(こ加えられるとともに表示データ発生回路18の水
平パルス入力端184に加えられる。
この表示データ発生回路18でこの水平パルスを分周し
垂直パルスを作り垂直パルス入出力端1831こ導出す
る。
したがってこの入出力端の垂直パルスは抵抗R1□、R
18を経てトランジスタQ1oをドライプレ、トランジ
スタQllが垂直パルスの間オフとなる。
一方、トランジスタQ2、抵抗R,,R。を介して電源
からの電流が流れ込み前記トランジスタQ11のオン、
オフfこ従って、抵抗R6とコンデンサC6の接続点l
こ垂直同期パルスが生じ、このパルスで垂直同期がとれ
る。
上記プログラム時の動作によれば、水平パルスを分周し
て垂直パルスを作り同期分離回路はオフされる。
このため、表示データ発生回路18内の記憶内容を切換
えた場合、たとえば、時刻表示状態からチャンネル表示
状態した場合にも記憶回路の記憶番地に忠実lこ表示位
置が決まり同期lこよる表示の乱れがなくなる。
また、記憶回路に新たな内容をインプットする場合も同
様で垂直、水平同期が安定している。
記憶回路ICの場合、入力(記憶情報)を与えたりする
とその容量が変化しやすいことが知られている。
したがって放送局からの映像信号の同期パルスを利用し
ておりたとえばチャンネルを切換えて記憶内容のインプ
ットとか読出し番地の切換えを行うようlこすると、記
憶内容の表示位置がずれることがあるが、本発明のもの
によれば、同期分離回路をオフにし、水平パルスを基準
とし分周して垂直パルスを得ているので常に水平、垂直
共安定した表示を得ることができる。
なお、表示データ発生回路について補足説明すると、垂
直パルス入出力端183、水平パルス入力端184Iこ
は相互関連づけられた回路を設けておき垂直パルス入出
力端183に水平パスが加わった場合はたとえばオンす
るパルス検出回路を設けこの回路は同時lこ水平パルス
入力端184に設けられたカウンタをリセットするよう
lこ設定(ノーマル時)し、このカウンタのカウト動作
中lこ前記垂直パルス入出力端184(こ接続されたパ
ルス検出回路がオフし、該カウンタの所定数カウント後
の出力でまた前記パルス検出回路がオンするように(プ
ログラム時)関連づけられる。
以上述べた本発明の同期回路lこよれば、種々の多様性
を含むもので、記憶用の表示データ発生回路fこ付随す
る付属装置を設にとによって、受像機のプログラム動作
を可能とすることができる。
たとえば、表示データ発生回路内あるいは外部に時計回
路を設け、受像機のオン、オフをタイマーにより設定す
ると共に、時計回路の時刻表示用データを表示データ発
生回路から読出し、番組の始めlこ一定時間その時刻を
表示したりすることもできる。
また番組の途中lこ表示データ発生回路からの時刻表示
用データを読出し表示するようにタイマーを設定するこ
ともできる。
このようtこ動作する受像機lこおいて、本発明はその
垂直、水平画面走査における同期を安定化させるようt
こなされたもので、■ノーマル時における表示データ発
生回路内の表示すべきデータの同期位置が映像信号の同
期パルスによって正確に決められる。
つまり、同期分離回路からの垂直パルスは、調整可能な
積分回路と、立下りの鋭いNPNトランジスタを介して
表示データ発生回路の垂直パルス入出力端lこ加えられ
るため、水平パルスとの位相関係を最適とすることがで
き、表示データ発生回路のデータの読出しタイミングが
、映像信号に対して正確lこ決まる利点を有する。
■次(こプログラム時において、固定局内の表示すべき
データを読出す場合、その水平、垂直同期は、水平パル
スを分周して垂直パルスとして用い、同期分離回路はオ
フになる。
このため、表示データ発生回路内の複数種のデータを各
々別々に読出すように切換えた場合、画面上の表示用設
定位置がずれることがなく安定している。
なお、複数種のデータ(時刻とかチャンネル)を別々に
読出す手段としては、受像機のチャンネル切換装置に連
動したスイッチとか手動用の押ボタンに連動したスイッ
チ等を用い、表示データ発生回路の読出回路部に所要の
データが入力するようになされる。
以上述べたようfこ本発明は、表示データ発生回路と外
部局の信号の同期関係を安定化するとともfこ固定局か
らの信号による表示状態切換時の表示位置安定化を得る
同期回路を提供することができる。
【図面の簡単な説明】
図は本発明同期回路の一実施例を示す回路図である。 12・・・・・・映像信号検波回路、13・・・・・・
映像信号増幅回路、14・・・・・佑極線管、15・・
・・・・偏向ヨーク、16・・・・・・垂直同期偏向回
路、17・・・・・・水平同期偏向回路、18・・・・
・・表示データ発生回路、Q1〜Q11・・・・・・ト
ランジスタ。

Claims (1)

  1. 【特許請求の範囲】 1 映偉信号から切換信号に応じて、外部同期信号とし
    ての垂直同期信号、水平同期信号を分離抽出する同期分
    離手段と、 前記同期分離手段からの外部同期信号である前記水平同
    期信号が印加された場合にはこれlこ同期して発振し、
    前記水平同期信号が無い場合lこは自由発振する水平同
    期発振回路と、 同期信号入力端lこ印加される同期信号に同期して発生
    する垂直同期発振回路と、 前記外部同期信号を用いて前記各発振回路を発振させる
    各部同期伏態と、前記外部同期信号を用いないで前記水
    平同期発振回路の自由発振出力を用いた内部同期状態を
    切換える前記切換信号を発生し、前記外部同期信号によ
    ってその表示制御動作を行う場合には、外部同期信号の
    垂直同期信号を動作基準信号として用い、内部同期によ
    ってその表示制御動作を行う場合には、前記自由発振状
    態の水平同期発振器の発振出力を動作基準信号として用
    いるとともに、前記垂直同期発振回路に対する内部同期
    信号を発生する同期分離手段と、前記外部同期状態では
    前記切換信号に応呼して前記同期分離手段に前記外部垂
    直同期信号を供給する伝達路に設けられ、前記外部垂直
    同期信号の位相軸整を行える積分回路と、 前記内部同期状態では前記切換信号に応じて、自由発振
    状態にある前記水平同期発振出力を用いて前記同期制御
    手段内で得た内部同期信号を前記垂直同期発振回路の同
    期信号入力端に供給する伝達路を有した同期信号選択回
    路とを具備したことを特徴とする同期回路。
JP10523275A 1975-08-30 1975-08-30 ドウキカイロ Expired JPS5853545B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10523275A JPS5853545B2 (ja) 1975-08-30 1975-08-30 ドウキカイロ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10523275A JPS5853545B2 (ja) 1975-08-30 1975-08-30 ドウキカイロ

Publications (2)

Publication Number Publication Date
JPS5229114A JPS5229114A (en) 1977-03-04
JPS5853545B2 true JPS5853545B2 (ja) 1983-11-30

Family

ID=14401899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10523275A Expired JPS5853545B2 (ja) 1975-08-30 1975-08-30 ドウキカイロ

Country Status (1)

Country Link
JP (1) JPS5853545B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6239466U (ja) * 1985-08-27 1987-03-09
JPH0172056U (ja) * 1987-11-02 1989-05-15

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS643261U (ja) * 1987-06-20 1989-01-10

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6239466U (ja) * 1985-08-27 1987-03-09
JPH0172056U (ja) * 1987-11-02 1989-05-15

Also Published As

Publication number Publication date
JPS5229114A (en) 1977-03-04

Similar Documents

Publication Publication Date Title
JPS54105920A (en) Picture display device
JPH0591485A (ja) クローズドキヤプシヨン放送受信装置
JPH04506739A (ja) ビデオ処理のための表示ロックされたタイミング信号
US4117511A (en) Universal television interface and sync generator therefor
JPS581785B2 (ja) 陰極線管の表示装置
JPS5853545B2 (ja) ドウキカイロ
US4365270A (en) Dual standard vertical deflection system
JPS6126267B2 (ja)
JPS5857016B2 (ja) ドウキカイロ
KR19990032565A (ko) 다수사용자의 환경저장기능을 갖는 텔레비전
US4524387A (en) Synchronization input for television receiver on-screen alphanumeric display
EP0024860B1 (en) Dual standard television vertical deflection system
KR900002697B1 (ko) 온스크린 표시 안정화 회로
KR0124385B1 (ko) 온스크린디스플레이(osd) 위치보상장치
JPS5814791B2 (ja) 抜き取りパルス発生装置
KR960010430Y1 (ko) 텔레비젼의 문자표시회로
KR920006264Y1 (ko) 위성방송 수신기의 문자 표시회로
JPS6340517B2 (ja)
GB1558492A (en) Television receiver circuits
JPS62122471A (ja) 受信モード表示装置
JPS6342615Y2 (ja)
JPS605670Y2 (ja) 表示装置
KR100224579B1 (ko) 위상 고정 루프를 이용하는 영상 시스템의 수평동기 장치 및 방법
JPH027554B2 (ja)
JPH0562871B2 (ja)