JPS5850375B2

JPS5850375B2 - 帳票の情報記憶処理装置

Info

Publication number: JPS5850375B2
Application number: JP52136499A
Authority: JP
Inventors: 俊雄樫尾
Original assignee: KASHIO KEISANKI KK
Current assignee: KASHIO KEISANKI KK
Priority date: 1977-11-14
Filing date: 1977-11-14
Publication date: 1983-11-10
Also published as: JPS53105152A

Description

【発明の詳細な説明】この発明は、指定されたタフセットに対応して記憶演算
を行う改良した帳票の情報記憶処理装置に関する。

従来より、電子式計算機と印字装置とを組み合せ、帳票
の記録集計処理を行うことは広〈実施されている。

このような帳票の記録処理を行う場合には、入力された
データを帳票の指定された部分に印字記録すると共に、
適宜演算集計を行う必要のあるもので、特に帳票の指定
された部分に印字するためにタブセット位置指定を行い
、このタブセット位置に対応して印字装置を制御するも
のである。

したがって、このような帳票記録処理装置にあっては、
例えば穿孔テープによりタブセント設定を行うもので、
帳票の種類に応じてその穿孔テープの交換等を行うよう
にしている。

しかしながら、記録されたデータを演算処理する必要の
ある場合には、多くの記憶装置を必要とする。

というのは印字される１行が、最大例コラムに分割され
るかは、帳票の形式により異なるし、また、分割された
コラム各々の桁数も大小まちまちである。

したがって、あらゆる種類の帳票計算を可能にするため
には「（分割される最大のコラム数）×（ｌコラムの最
大桁数）」の記憶要素を必要とし、さらに上記のように
コラム分割数並びに各コラムの桁数がまちまちであるた
めに演算処理を行うプログラムの複雑化もさけられない
。

この発明は上記のような欠点を改善し、いかなる設計の
帳票であっても、任意にタブセット設定が可能であり、
且つ帳票の印字装置そのものによって規制される最大印
字幅の範囲において作成される帳票であるならば、それ
をいくつのコラムに分割しても、またその中の各コラム
の桁数がどんな桁数であっても記憶容量としては前記し
た印字装置の最大印字幅の桁数だけ有れば充分であるよ
うにし、理想的な最小限の記憶容量で記録、集計等の情
報演算処理を効果的に行うようにした帳票の情報記憶装
置を提供するものである。

以下図面を参照してこの発明の一実施例を説明する。

第１図において１１はキーボードであり、このキーボー
ド１１部からは数字、文字キーの入力キー操作によるデ
ータ信号、スペースキー（図示せず）操作によるスペー
ス信号、改行復帰キー（図示せぬ）操作による改行復帰
命令ＣＲの他に、タブキー（図示せぬ）操作によるタブ
操作信号およびタブセット入力を行う為のタブセント指
令を与えるタブセットキー（図示せぬ）操作によるタブ
セット指定信号が得られるようにされる。

そして、帳票の様式に従ってタブセットを行うためにこ
のキーボード１１からのタブセット指令キー操作による
タブセント指定記号は、アンド回路１２およびオア回路
１３を介して帳票の様式に従って複数のタブセット位置
情報を記憶するタブセット位置記憶レジスタ（以下単に
タブセントレジスタと呼ぶ）１４に供給される。

このタブセントレジスタ１４は、例えばシフトレジスタ
で構成され、前記オア回路１３を介して左シフト循環さ
れるもので、印字装置の１行分印字数に対応したビット
数の記憶容量を有する。

このタブセントレジスタ１４に並列して同じ記憶容量を
有し、同期してシフト動作する印字位置記憶レジスタ１
５が設けられる。

このレジスタ１５は印字装置の印字位置例えば印字ヘッ
ドの横方向の移動に同期して作動しその印字位置を逐次
記憶していくもので、オア回路１６からの信号により右
シフトされるように構成されている。

また、このオア回路１６の出力は、印字位置歩進命令と
して、印字出力装置２２に供給される。

そして、このオア回路１６にはキーボード１１からのス
ペースキー操作によるスペース信号を結合する。

尚、このスペース信号はスペースキーを押圧操作する毎
に発生する。

そして、この印字位置記憶レジスタ１５からの出力信号
は前記アンド回路１２にゲート信号として与えると共に
、タブセントレジスタ１４の出力信号と共にアンド回路
１７に結合し、このアンド回路１７の出力信号はフリッ
プフロップ回路１８のセット端子に結合する。

このフリップフロップ回路１８のセット時出力信号は、
１ビット分の遅延を行うディレードフリップフロップ回
路等からなる遅延回路１９に供給し、この遅延回路１９
からの出力信号は、前記タブセットレジスタ１４の出力
信号と共にアンド回路２０に結合し、このアンド回路２
０の出力信号は、上記フリップフロップ回路１８のリセ
ット端子に供給する。

即ち、この遅延回路１９の出力からはタブセット位置か
ら次のタブセント位置迄のコラム幅の信号か発生するよ
うになる。

また、前記キーボード１１からのＣＲキー操作によって
得られるＣＲ命令信号は、オア回路２１を介して印字出
力装置２２に供給され、この印字出力装置２２からは改
行復帰終了に伴いＣＲ終了信号を出し、フリップフロッ
プ回路２３のセット端子に供給する。

このフリップフロップ回路２３は、前記タブセントレジ
スタ１４、印字位置記憶レジスタ１５のそれぞれ出力信
号の結合されるアンド回路２４の出力信号でリセットさ
れるもので、そのセット時出力信号はオア回路１６に結
合シてなる。

この場合、印字位置記憶レジスタ１５には、前記オア回
路２１からのＣＲ命令信号が結合されているもので、Ｃ
Ｒ命令と共に印字記憶位置を最初の位置にまで復帰させ
るようにしである。

キーボード１１からのデータ信号は、オア回路２５を介
して第１の入力バッファ２６に供給され記憶される。

この第１の入カバソファ２６からの出力信号は、さらに
アンド回路２１を介して、例えばスタティックにした第
２の入力バッファ２８に結合され、この人力バッファ２
８からの信号は、アンド回路２９およびオア回路３０を
介して、例えばシフトレジスタで構成する横計算用記憶
装置となる第１のメモリレジスタ３１に供給する。

この第１のメモリレジスタ３１の桁容量は前記タブセッ
トレジスタ１４と同一の桁容量であるが、１桁は例えば
４ビツトで構成され、互いに同期してシフト動作を行う
。

即ち、タブセットレジスタ１４の１サイクルタイムと第
１のメモリレジスタ３１の１サイクルタイムは同じであ
り、従って、タブセットレジスタ１４が１ビツトシフト
される間に第１のメモリレジスタ３１は４ビツトシフト
されることになる。

それ故、第１のメモリレジスタ３１はタブセットレジス
タ１４に定められたタブセント位置によってあたか、も
分割しているかの様にコラム幅が決められ、その分割さ
れたコラム幅が順に記憶番地となりその番地に帳票の各
コラム内に記録されるべきデータがストアされることに
なるのである。

入力バッファ２６、２８、メモリレジスタ３１部の
制御は、印字制御装置３２部により行われるもので、こ
の印字制御装置３２にはキーボード１１からオア回路３
３を介してタブ操作信号が与えられる。

このタブ操作信号が与えられると、まず制御装置３２か
ら出力Ｉが得られ、前記アンド回路２１にゲート信号を
与えると共に、オア回路３４を介して第２のバッファ２
８にシフト命令を出す。

この出力Ｉに次いでは出力■が得られ、この信号はアン
ド回路２９および上記オア回路３４に出力信号の結合さ
れるアンド回路３５に供給する。

そして、このアンド回路３５および２９には、さらに前
記遅延回路１９からの信号を供給する。

上記アンド回路２９から得られるデータ信号は、また印
字装置に対する出力制御装置３６に加えられ、この制御
装置３６からはその入力信号に対応して印字位置歩進命
令を出し、オア回路１６に与える。

同時に、印字出力装置２２に対してデータ信号およびプ
リント命令を出し、この印字出力装置２２により図示し
ない印字装置を駆動し、印字操作を行わせる。

前記印字制御装置３２からは、さらに出力口が取り出さ
れ、この信号はプログラム制御装置３７に対してプログ
ラム制御指令を与える。

このプログラム制御装置３１には、帳票処理のためのプ
ログラムが設定されているもので、まず読出しアドレス
指定命令が得られ、前記タブセントレジスタ１４からの
信号と共にアドレス指定回路３８に供給される。

そして、このアドレス指定回路３８からの信号は、アン
ド回路３９にゲート信号として供給されるもので、この
アンド回路３９には横計算用記憶装置となる第１のメモ
リレジスタ３１の出力信号が結合されている。

そして、このアンド回路３９の出力信号は、プログラム
制御装置３１からのファンクション命令を受ける演算出
力は、オア回路２５を介して第１の入力バッファ２６に
結合する。

さらに、プログラム制御装置３Ｔからは、上記答のプリ
ント命令が得られ、この命令信号はオア回路３３を介し
て印字制御装置３２に供給する。

前記第１のメモリレジスタ３１には、出力回路を互に加
算回路４１で結合して第２のメモリレジスタ４２が設け
られ、第１のメモリレジスタ３１の記憶データを第２の
メモリレジスタ４２に加算シフトし得るように構成する
。

この第２のメモリレジスタ４２は帳票の各コラムの縦合
計を直列的に記憶するもので、第１のメモリレジスタ３
１と同じ記憶容量を有し、互いに同期してシフト動作さ
れるのである。

従って、この第２のメモリレジスタもまたタブセットレ
ジスタ１４に定められたタブセント位置によって分割さ
れるようになる。

そして、この刃口算シフト制御は、加算回路４１に対す
るプログラム制御装置３１からのプログラム終了信号に
より行われるもので、このプログラム終了信号はまたオ
ア回路２１を介して印字出力装置２２にＣＲ命令として
結合される。

すなわち、上記のように構成される装置にあっては、例
えば第２図に示したような帳票の処理を行う場合には、
次のように行う。

したがって、この帳票の場合には、データ処理のための
タブセット位置はｌ−１５Ｊ、「３０Ｊ、「４０Ｊ、ｌ
−５５Ｊ。

「６５Ｊ、ｌ−８０ｊ、「９０ｊ、ｌ−１０５ｊ。

「１２０」となり、このタブセット位置をまず夕゛フセ
ットレジスタ１４に対して書き込み記憶させる必要があ
る。

このタブセットレジスタ１４に対する書き込みはキーボ
ード１１部で行うもので、スペースキー操作を行うこと
によりその操作毎に印字出力装置の印字ヘットに対して
印字位置歩進命令を出すと共に、印字位置記憶レジスタ
１５を上記歩進に合わせて右シフトする。

そして、まず最初のタブセット位置「１５」の位置まで
印字位置を歩進し、この状態でタブセント指令を与える
ようにする。

この印字位置「１５」の状態では、印字位置記憶レジス
タ１５は第３図のＢに示すように１５桁目にビット信号
が存在するようになり、タブセット指令によりアンド回
路１２が開かれると、このレジスタ１５とタブセットレ
ジスタ１４が同期してシフトされるため、タブセットレ
ジスタ１４の１５桁部にビット書き込みが行われ、最初
のタブセット位置を記憶する状態となる。

そして、さらにスペース操作とタブセット指令操作を繰
り返し行うことにより、帳票の必要タブセント位置が全
て第３図のＡに示すようにタブセットレジスタ１４に書
き込み記憶されるようになり、帳票処理の準備が完了さ
れる。

また、このようなタブセット設定と共に、プログラム制
御装置３１に対しては、第２図の帳票の演算記録のため
のプログラムを設定する。

すなわち、この帳票の場合、横方向ではアドレス１番地
と２番地の乗算結果を３番地に、１番地と４番地の乗算
結果を５番地に、１番地と６番地の乗算結果を７番地に
、３番地と５番地と６番地の加算結果を８番地に記録し
、さらに３番地、５番地、７番地、８番地の縦方向トー
タルを演算する必要があるので、下記のようになる。

３＝ＩＸ２５＝ＩＸ４７＝ＩＸ６８＝３＋５＋７３Ｔ、５Ｔ、７ＴＴすなわち、この状態で記帳を開始するもので、まず第２
図で示した帳票の第１行目品名「ＡＳ８ＥＪに対応する
記帳は次のように行われる。

まず、帳票をセントして最初の位置を設定するため改行
復帰命令ＣＲを出すと、その信号は印字出力装置２２に
加えられ、改行復帰動作を行わせるとともに、印字位置
レジスタ１５を最初の位置に戻す。

改行復帰動作が終了すると印字出力装置２２からＣＲ終
了信号が得られフリップフロップ回路２３を筆ントする
。

この回路２３がセットされると、オア回路１６を介して
印字位置歩進命令が出され、印字出力装置２２を介して
印字位置を歩進すると共に、印字位置記憶レジスタ１５
を右シフトする。

そして、このレジスタ１５の右シフトが進み、第３図の
ＡおよびＢに示したように印字位置記憶レジスタ１５の
記憶ビットがタブセットレジスタ１４の最初の記憶桁部
に一致すると、アンド回路２４に出力信号が得られ、フ
リップフロップ回路２３をリセットする。

すなわち、印字出力装置２２により制御される印字装置
の印字位置は、最初のタブセント位置「１５」で停止さ
れる。

この状態でキーボード１１部では１番地のデータ１−２
９，８００Ｊを入力し、次いでタブキー（図示せず）操
作を行う。

この入力操作でキーボード１１部から得られたデータ信
号は、まず第１の入力バッファ２６に供給され記憶され
る。

このデータ入力操作につづいてタブキー操作を行うこと
により得られたタブ信号は、印字制御装置３２に加えら
れ、まず出力Ｉを得るようになる。

この出力Ｉの信号が得られると、アンド回路２１のゲー
トが開かれ、オア回路から第２の入力バッファ２８に対
してシフト命令が与えられ、第１の入力バッファ２６に
記憶された前記データが第２の入力バッファ２８にシフ
ト記憶されるようになる。

次いで、この印字制御装置３２から出力■が得られると
、アンド回路２９にゲート信号が与えられ、さらにタブ
セントレジスタ１４と印字位置記憶レジスタ１５が一致
する第１のタブセント位置よりｌビット遅れて遅延回路
１９からアンド回路２９および３５にゲート信号が与え
られ、第２の入力バッファ２８にシフト命令が与えられ
てその記憶データを第１のメモリレジスタ３１に書き込
む。

すなわち、この第１のメモリレジスタ３１には、第１の
タブセント位置に続く１番地に前記１番地のデータが書
き込まれ、第４図のＡに示すような状態とされる。

同時に、アンド回路２９からのタブセット位置に対応し
た印字データ信号は出力制御装置３６に与えられ、印字
位置記憶レジスタ１５および印字出力装置２２に印字位
置歩進命令を出しながら、この出力装置２２に対してデ
ータおよびプリント命令を与え、第２図で示しているよ
うに印字記録させるものである。

この場合、１番地のスペースと、印字すべきデータ桁数
とを適宜比較し、データが１番地の定められた位置に桁
合せして、（例えば１番地コラムの最終桁部にデータ最
小桁が来るように）印字記録される。

この場合、印字制御装置３２から出力旧こよりプログラ
ム制御装置３γに対して命令が出されるが、１査地書き
込みの場合には特に演算のためのプログラムは存在しな
いので、上記の状態で１番地コラムに対する記帳は終了
する。

続いて、２番地のデータ「１５」とタブキー操作をキー
ボード１１部で行えば、上記同様の動作が繰り返され、
タブセットレジスタ１４の２番目のタブセット位置に印
字位置が来た時に、印字位置記憶レジスタ１５との一致
出力信号が得られ、メモリレジスタ３１の２番地にその
データ「１５」が書き込まれ、帳票の２番地コラムには
そのデータ数値が印字記録される。

そして、この２番地コラムの入力操作および記録が終了
した状態で印字制御装置３２から出力■が得られると、
プログラム制御装置３γには、次の３番地に対して（３
＝ＩＸ２）のプログラムが存在するため、読み出しアド
レス指定命令がアドレス指定回路３８に与えられ、タブ
セットレジスタ１４の第１および第２のタブセット位置
に対応してアンド回路３９のゲートを開き、第１のメモ
リレジスタ３１に書き込まれた１および２番地コラムの
データを演算回路４０に供給し、プログラム制御装置３
Ｔよりのファンクション命令によってその２つのデータ
の乗算を行わせる。

そして、その答をオア回路２５を介して第１の入力バッ
ファ２６に記憶させる。

プログラム制御装置３γからはつづいて答プリント命令
が得られ、この信号はオア回路３３を介して印字制御装
置３２にタブ操作信号と同様に加えられ、前記入力バッ
ファ２６に記憶されたデータを第１のメモリレジスタ３
１の３番地に書き込み、印字出力装置２２の指令により
帳票の３番地コラムに印字記録するようになる。

そして、以後４番地コラムに対応してキーボード１１操
作することにより５番地コラムの記録処理が行われ、ま
た６番地コラムのキーポー１１１人力操作を行うことに
より上記同様に７番地コラム、８番地コラムの処理がプ
ログラムにしたがって実行されるものである。

このようにして１行分の処理が終了すると、プログラム
制御回路３１からはプログラム終了信号が得られ、オア
回路２１を介して印字出力装置２２に対してＣＲ命令を
出して印字装置を初期状態にもどすと共に、加算回路４
１に対して縦合計命令を出す。

この場合、第１のメモリレジスタ３１の内容は上記入力
および演算操作に対応して第４図のＢの■に示すように
なっている。

したがって、加算回路４１に上記縦合計命令が与えられ
ると、この第１のメモリレジスタ３１の内容は第２のメ
モリレジスタ４２に各番地にそれぞれ対応して縦合計を
得る如く加算されてシフトされるものである。

ただし、この場合第１のメモリレジスタ３１の内容は最
初の行のものであるため、第２のメモリレジスタ４２の
内容はＯ”であり、縦合計命令が与えられた後の第２の
メモリレジスタ４２の内容は、第４図Ｂの■に示すよう
になる。

そして、帳票の各行毎の処理を上記のような操作の繰り
返しで行なえば、最終的に第２のメモリレジスタ４２の
記憶内容は順次縦合針されて第４図のＢに■で示すよう
になるものである。

そして、プログラムにより、適宜、必要な縦合計を読み
出し、第２図の如くプリントアウトさせる。

以上のようにこの発明によれば、帳票のタブセット位置
がいかなる状態であっても、その帳票に合わせて演算の
為の情報記憶処理が任意行えるものであり、１つの記憶
装置により、任意の桁数のデータを処理することができ
る。

したがって、このような帳票の情報記憶処理装置を用い
れば、いかなる帳票であっても自由に計算機等と組み合
せ処理でき、コラムの大きさ等が任意変っても使用でき
るようになるものである。

すなわち、電子計算機に組み合せた帳票の情報処理の可
能応用範囲が著しく拡大されその効果は著しいものであ
る。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る帳票の情報記憶処理
装置を説明する構成国、第２図は上記実施例を説明する
ための帳票の一例を示す図、第３図は同じくタブセント
レジスタおよび印字位置記憶レジスタの状態を説明する
図、第４図は同じく第１および第２のメモリレジスタの
記憶内容を説明する図である。１１・・・・・・キーボード、１４・・・・・・タブセ
ットレジスタ、１５・・・・・・印字位置記憶レジスタ
、２２・・・・・・印字出力装置、２６，２８・・・・
・・入カバソファ、３１．４２・・・・・・第１および
第２のメモリレジスタ、３２・・・・・・印字制御装置
、３６・・・・・・出力制御装置、３１・・・・・・プ
ログラム制御装置、３８・・・・・・アドレス指定回路
、４０・・・・・・演算回路、４１・・・・・・加算回
路。

Claims

【特許請求の範囲】１数値の印字出力手段と、この印字出力手段の横方向
の駆動に同期して作動し、この印字出力手段の印字位置
を記憶する印字位置記憶手段と、１行が複数コラムから
なる帳票の各コラムに対応してタブセットを行うタブセ
ット入力手段と、この入力手段によって入力された複数
のタブセット位置情報を記憶するタブセット位置記憶手
段と、帳票の１行分のデータを記憶する記憶容量を有し
た第１の記憶手段とを備え、■コラ３分のデータが入力
された際に、このデータを前記タブセット位置記憶手段
から読み出されたタブセット位置情報で指定される前記
第１の記憶手段内のコラムの記憶エリアへ書き込むこと
を特徴とする帳票の情報記憶処理装置。２数値の印字出力手段と、この印字出力手段の横方向
の駆動に同期して作動し、この印字出力手段の印字位置
を記憶する印字位置記憶手段と、１行が複数コラムから
なる帳票の各コラムに対応してタブセットを行うタブセ
ット入力手段と、この入力手段によって入力された複数
のタブセット位置情報を記憶するタブセット位置記憶手
段と、帳票の１行分のデータを記憶する記憶容量を有し
た第１の記憶手段と、この第１の記憶手段と同一の記憶
容量を有する第２の記憶手段とを備え、１コラム分のデ
ータが入力された際に、このデータを前記タブセント位
置記憶手段から読み出されたタブセット位置情報で指定
される前記第１の記憶手段内のコラムの記憶エリアへ書
き込み、前記第１の記憶手段内の各コラムのデータを前
記第２の記憶手段のそれぞれのコラムのデータに対応し
て加算することを特徴とする帳票の情報記憶処理装置。