JPS5845824B2 - 導電パタ−ン−障壁構造体 - Google Patents

導電パタ−ン−障壁構造体

Info

Publication number
JPS5845824B2
JPS5845824B2 JP50132215A JP13221575A JPS5845824B2 JP S5845824 B2 JPS5845824 B2 JP S5845824B2 JP 50132215 A JP50132215 A JP 50132215A JP 13221575 A JP13221575 A JP 13221575A JP S5845824 B2 JPS5845824 B2 JP S5845824B2
Authority
JP
Japan
Prior art keywords
solder
gold
silver
barrier
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP50132215A
Other languages
English (en)
Other versions
JPS5177862A (ja
Inventor
エフ ミラー ルイス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS5177862A publication Critical patent/JPS5177862A/ja
Publication of JPS5845824B2 publication Critical patent/JPS5845824B2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • H05K3/247—Finish coating of conductors by using conductive pastes, inks or powders
    • H05K3/248—Finish coating of conductors by using conductive pastes, inks or powders fired compositions for inorganic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01043—Technetium [Tc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/017—Glass ceramic coating, e.g. formed on inorganic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2081—Compound repelling a metal, e.g. solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Glass Compositions (AREA)
  • Conductive Materials (AREA)

Description

【発明の詳細な説明】 本発明は導電パターン及び三元金属の障壁構造体に関し
出来上りの構造体は特に耐食性がすぐれたものである。
この構造体は、例えば半導体チップの接続位置及びクロ
スオーバーの如き各種の微小回路構成体に有用である。
微小回路構成体の成る態様では、例えばガラス、アルミ
ナの如き各種のセラミック及び各種のプラスチック材料
の如き誘電基体、若しくは各種の材料のキャリアを利用
する。
キャリアの上、若しくはその中には導電パターンが形成
される。
コンポーネントをキャリアの導電パターンに接続するた
めの手段を与えるために、導電パターンの一部分にしば
しばはんだが付着される。
コンポーネントの例としては、個別の半導体ダイオード
及びトランジスタ、集積回路装置、抵抗、キャパシタ及
びクロスオーバー等を含む。
キャリアに塗布される極めて重要な導電パターンのタイ
プは、主として銀と少量の白金族の金属の中の１つ、若
しくはそれ以上の金属とを含むものがある。
これらの導電パターンは、例えばシルク・スクリーン法
で金属ペーストをその表面に塗布する如き従来の薄膜付
着技法に従って付着される。
ペーストには、例えば任意の各種のガラスの如き少量の
ガラス質フリットが混合せられ、焼成の際に合体して金
属をそれ自身及び基体に結合する働きをしている。
この種の材料に関しては、米国特許第３３７４１１０号
明細書中に記述されている。
上記特許明細書には、銀−パラジウム合金に関して記述
されている。
当該技術分野において広く用いられている障壁構造体の
一例としては、前記米国特許第３３７４１１０号及び第
３５０８２０９号明細書に開示されている如き薄膜導体
電極上にガラス層を付着したタイプのものがある。
多量の鉛を含有するはんだのりフロー技法による半導体
装置のフリップ・チップＩボンディングにこの種の障壁
構造体を広く用いることが知られている。
この種の障壁電極及びソルダ・リフローによるフリップ
・チップ・ボンディングに関しては、米国特許第３４２
９０４０号及び第３４９５１３３号明細書に詳細に記述
されている。
本発明に従うと、主として銀と少量の白金族の金属の中
の１つ、若しくはそれ以上の金属とを含む導電パターン
の一部分に金を含み、かつはんだに濡れないガラス状の
層を含む障壁構造体を設けることによって、耐食性のす
ぐれた構造になり、微小回路装置の寿命が延びることに
なる。
銀−白金族金属の導電パターンの内、障壁層の下の導体
の部分は金−銀一白金族金属の合金を含む。
特に硫黄を含むガスの浸食性雰囲気内にさらされる場合
でさえも、障壁構造体との組合せによるこの三元金属構
造体は特に長期間耐食性がある。
導電パターンの組成物を加熱する間に金が導電パターン
の領域中に拡散される、こ５での金の拡散は腐食を防止
するための必須要件である。
第１図及び第２図は、本発明の障壁構造体の一続体及び
障壁構造体を製造する方法を示す。
これらの図の特定の障壁構造体は半導体能動装置、半導
体受動装置、若しくは半導体集積回路チップを支持基体
上に接続する場合に使用することを含む。
銀と少量の白金族金属とから成り、複数個の接続領域１
２を有するはんだに濡れる電気的導電パターン１０は、
高密度配線基板に接続するためのピン１５を含む支持誘
電基体１４上にスクリーン法で塗布される。
このパターン１０は乾燥され通常焼成されるが、この場
合に導電材料のバインダとしてガラス質フリットが使用
される。
この導電パターン１０には、重要である金成分を有し、
かつはんだに濡れない障壁構造パターン１６が付着され
る。
この材料は任意の従来の技法で所望のパターンに塗布さ
れ得、乾燥され焼成されて、はんだに濡れない被覆を形
成する。
鉛の含有量が溶融金属中の８０饅以上である鉛−錫のは
んだの被覆が、例えば誘電基体をはんだ浴中に浸すか、
もしくは他の類似の技法によりはんだに濡れる領域に付
着される。
フラックスがはんだを被って付着されてもよい。
微小素子、例えばそれから延びるはんだの接続体（図示
せず）を有するＩＣチップ２０が導電パターンの接続領
域１２に位置付けされる。
誘電基体、半導体チップ及びはんだの接続体が適当な炉
の中に通過され、ここではんだの接続体及び接続領域が
はんだを軟化するのに必要な成る温度、成る時間にわた
って加熱される。
半導体チップ上のはんだ球及び接続領域側のはんだはこ
の温度において一体になったはんだ塊を形成する。
はんだはパターン１６及び周囲の誘電基体１４に濡れな
いという事実により生ずる表面張力現象により接続領域
１２上に略球形を保つ。
温度は室温迄減少せられ、はんだは硬化する。
その結果としての構造体は第２図に示される。
導電パターン１０は銀−白金族金属から成り、例えば米
国特許第３３７４１１０号明細書に記述されている如き
、銀とパラジウム若しくは酸化パラジウムとの合金がそ
の一例である。
パラジウムと同様に用いられ得る他の白金族の金属とし
ては白金、オスミウム、イリジウム、ルテニウム及びロ
ジウムがある。
安価で、導電率が良くかつＰｄが空気中での焼成の間に
酸化しないようにするために、出来上りの導体の銀の含
有量はおよそ７５饅以上であるのがよい。
銀−白金族金属の合金には少量のガラス質フリットが混
合せられ、金属それ自身及び基体に結合する働きをして
いる。
導体のガラス質フリットの成分は固体成分の重量比で１
乃至１０饅の任意の範囲である。
組成中の有用な特定のガラス質フリットとしては、前記
米国特許第３３７４１１０号に記述されていると同様な
ものである。
例えば、Ｓｏｌ ｉｄ Ｓ ｔａｔｅ Ｔｅｃｈｎｏｌ
ｏｇｙ 、 １９７２年５月発行の４６乃至６０頁にＲ
、Ｇ 、 Ｌｏａｓｂｙ等による論文″Ｅｎｈａｎｃｅ
ｄ Ｐｒｏｐｅｒｔｙ Ｔｈ１ｃｋ ＦｉｌｍＣｏｎｄ
ｕｃｔｏｒ Ｐａ５ｔｅｓ ” に記述されている如き
反応性結合材料を使用する導体も同様に用いられ得る。
代表的な反応性結合材料としては重量比で１φ以下の酸
化銅がある。
これは、フリットのタイプ若しくは量が重要ではないと
いう事実を示している。
本発明の重要な特徴は、障壁付着層中に金を含む成分に
関する必要条件を伴うことである。
十分な耐食性を与えるために金の割合は重量比で２０優
であるのが好ましい。
この金を含む組成には、粒子を相互に支持するためのガ
ラス質フリットと共に適当なバインダ及びビヒクルが含
まれ、例えばシルク・スクリーン法の如き通常の印刷技
法でペーストを塗布する。
ガラス質フリットとしてはコロイド珪酸、アルミナ、酸
化物、窒化物、硼化物、カーバイド若しくは珪化物を含
む微細に粉砕された材料の任意の一つ、若しくはこれら
の任意の組合せであってもよい。
障壁層は次にそれを薄膜構造体にシンクするために炉の
中で高温で焼成される。
こ＼で最も重要なことは障壁層の下に金、銀及び白金族
金属の合金を形成することである。
焼成温度の範囲は約７５０℃乃至１０５０℃で約５分間
以上である。
７５０℃以下では、金が導体中に満足に拡散せず、また
約１０５０℃以上では金が融解する。
特に重要な結果を与える１焼成サイクルが第３図に示さ
れており、ここでの構成は室温から開始され８２５℃で
１０分間の焼成サイクルの経過後３０分間の全期間の範
囲内に再び室温まで下げられる。
従来技術のガラス障壁構造体を持つ８０φ以上の鉛を含
有するはんだは、導体中の銀塩外の成分を濾過する傾向
があった。
その結果、硫黄によって腐食されやすい純粋な銀が残さ
れ、導体が腐食によって剥離することがあった。
しかるに全障壁層は、たとえ白金属の金属が容融はんだ
によって導体において枯渇状態になっても、腐食に耐え
うる安定した金−銀合金部を形成する。
断面及び電子マイクロプローブの分析の結果、全障壁層
が先に焼成された銀−白金族金属の導体の上で焼成され
る際に少量の銀が金の中に拡散しかつ少量の金が銀−貴
金属の導体中に融解して三元組成を形成することがわか
った。
８２５℃で１回焼成する場合には、金が外見上誘電基体
１４の方へおよそ半分下方に拡散する。
８２５℃で２回若しくはそれ以上焼成する場合には、金
が基体に達する迄下方に拡散する。
少量の白金族の金属が同様に金の領域中に拡散するけれ
ども、大部分の白金族の金属はそのまま留まる。
電子マイクロプローブの分析の結果、鉛−錫はんだが全
障壁層の上面と反応して、おそらく錫−金の金属間化合
物を形成するものと思われる。
はんだは下にある銀−白金族金属の導電パターンを被い
、かつ金の障壁層近傍の一部分にわたる連続層を形成す
る。
従来技術のガラス障壁層を用いる場合と異なり、全障壁
層及びはんだ相互間に間隙を生じるという現象が無く、
従って本発明に於いてはガラス障壁層と比較して硫黄等
による腐食を招来しやすい侵入路が生じない。
白金属の枯渇状態が生じる部分に於いて遊離銀が金によ
って封じ込められることによって耐食性が保たれる。
従来用いられたガラス障壁構造体は該構造体とはんだと
の間に導体を横切る間隙を生じ易く、これによって間隙
に硫黄等の腐食性物質が侵入して断線の原因となった。
第４Ａ図乃至第４Ｃ図はこの様な不具合を回避する為の
技術を簡明に示す図である。
なお、障壁構造体から離れた個所に於いても上記不具合
を回避するために適宜本発明の構造体を用いうる事は言
うまでもない。
第４Ａ図は基体１４の上に担持された焼成された導体２
１を示す。
導体２１の上面には乾燥された全障壁層２２が付着され
る。
これらの層相瓦間の相互作用はまだ行われていない状態
を示している。
第４Ｂ図は同じ構造体を第３図に示される焼成サイクル
に従って焼成した後の構造体を示す。
導体２１の大部分は変わらないが、しかし全障壁層の下
にある部分は金の豊富な化合物に変えられる。
導体２１の少量の銀が全障壁層中に上方拡散されて、金
の中に豊富な金−銀の組成２３を形成する。
第４Ｃ図は多量の鉛−少量の錫から成るはんだを付着し
た後の構造体を示す。
導体の一部が枯渇状態を呈し、幾分かの遊離銀を伴なう
鉛−パラジウム化合物（参照番号２５で示す）が形成さ
れる。
はんだ２６は導体表面の全体を濡らし、かつ全障壁層２
３に密接に接触する。
位置２７は、金の障壁層を有しない場合に腐食が生ぜら
れる通常の領域である。
この場合には、はんだ２６が導体２５をぬらした状態で
金障壁部２３にぴったりと沿って配置され、しかも下に
ある金の豊富な層２４が例えば硫黄の如き腐食性の物質
の浸透を阻止するので、腐食が生じない。
はんだ及び導体２１の相互間の枯渇反応により生じた遊
離銀をおかす硫黄もしくは類似物の侵入路が完全に鎖さ
れることになる。
この様な障壁層を使用することにより、硫化物による腐
食のおそれがなく、かつ導体の特性を犠牲にすることな
しに所望のところの導体をはんだに濡れないようにする
ことができる。
下にある導体の導電率は障壁層内の付加材料によって増
大され得る。
例１ １０個のアルミナ基体上に中心間距離０．２０ ｍｍ（
８ミル）で線幅０．１０間（４ミル）の２５の平行なパ
ターンの銀−パラジウム・ペーストがスクリーン法で塗
布されて、第３図に示される炉の温度サイクルを用いて
８２５°Ｃで焼成された。
このペーストの組成は重量比で下記の通りであった。
銀 ７６．８パラジ
ウム １９．２ガラス・フリット
４ ガラス・フリットの組成は重量比で下記の通りであった
。
酸化アルミニウム ２．２二酸化珪
素 ２２．４ペーストを形成す
るためにブチル・カルピトール・アセテートで溶解され
たエチルセルロースのビヒクルが重量比で２５％混合物
に付加された。
はんだに濡れない金の被覆条片とガラスの被覆＊＊条片
との少なくとも３つのグループの条片が各パターン線に
直交してそれぞれ付着された。
これらの組成の固形物は表■に重量比で全障壁層の場合
Ａｕ−１の如く示され、ガラス障壁層の場合、表■に示
される。
ペーストの組成は表Ｉ及び表■に示される固形物にビヒ
クルの組成を加えて作られる。
表Ｉに示される固形物と１ｏｏ％に至る残余はビヒクル
の組成である。
使用されたビヒクルの組成は重量比で下記の通りであっ
た。
これらの条片は第３図に示される炉の温度サイクルを経
て毎分１０ＣｒＩＬ（４インチ／分）移動されて、８２
５℃で焼成された。
このパターンは、はんだ浴中に１０秒間浸すことにより
、鉛９０％−錫１０％のはんだで被覆された。
１００万部に付９００部の硫黄を含む雰囲気になるよう
に１２５℃に維持された硫黄を含む密閉室内にこれらの
試料が置かれ、そして腐食の痕跡を観察するために顕微
鏡で定期的に検査された。
表■はこれらの試験の結果を要約したものである。
普通の自然にさらすのに比較して、この試験の場合には
約２０００倍も促進されることに注目されたい。
言うまでもなく、特に焼成及びリフローの回数によって
準備する試料が試験ごとに変わる。
それぞれの焼成は、前述と同様な炉の条件のもとに行わ
れた。
ソルダ・リフローは、はんだを付着した後、窒素若しく
はアルゴンの如き不活性ガス雰囲気内で３分間３４５℃
±５℃で行われた。
例２ はんだに濡れない被覆条片のそれぞれの試料の組成が重
量比でＰｄ及びＡｕ−１の場合衣■に、ガラス障壁の場
合衣■に示されるほかは、例１の方法で行われ、その結
果は表■に示される。
例３ はんだに濡れない被覆条片のそれぞれの試料の組成が重
量比でＰｔ、Ａｕ−２及びＡｕ−３の場合衣Ｉに、ガラ
ス障壁の場合衣■に示されるほかは例１の方法で行われ
、その結果は表■に示される。
例４ はんだに濡れない被覆条片のそれぞれの試料の組成が重
量比でＰｔ／Ｐｄ、Ａｕ−１及びＡｕ−４の場合衣Ｉに
、ガラス障壁の場合衣■に示されるほかは例１の方法で
行われ、その結果は表■に示される。
例１乃至例４は一般的な基準にもとづいて障壁構造体の
利点若しくは欠点を決めるのには十分なものであった。
この基準にもとづいて、ガラスのダムの場合には如何な
るはんだに濡れない金属の場合よりも著しい腐食が生ぜ
られた。
はんだに濡れない金のダムの場合には目に見える腐食が
殆んど生ぜられなく、これらの例に使用された他の如何
なる金属よりも極端に少なかった。
例えば、全障壁層の周辺の領域は４８０時間程の長時間
の試験後でも輝いていた。
ガラス障壁層の場合には２４時間程の短時間内に著しく
腐食された。
パラジウム障壁層の周辺の領域は６８時間で腐食により
うす黒くなった。
白金及び白金−パラジウムの障壁層の周辺の領域は１４
６時間で腐食された。
これらの試験時間は金を除く全ての場合に受は入れられ
なかった。
例５及び例６ 線幅０．１２關（５ミル）、０，２５間（１０ミル）及
び０．３８ｍｍ（１５ミル）のパターンの銀−酸化パラ
ジウム・ペーストがスクリーン法で塗布されて、例１に
述べられた如く焼成された。
この組成は重量比で下記の通りであった。
この導電パターン上には重量比で下記の組成から成る金
の障壁条片が形成された。
この障壁条片は例１に述べられた如く焼成された。
例５及び例６の試料の条件及び数量は表■に示される。
例５の対照試験の場合には、ガラス＃１から戒り中心間
距離０．２０ｍｍ（８ミル）で線幅０、１０ｍｍ（４ミ
ル）の１４個のガラス障壁が線幅０．２５ｍｍ（１０ミ
ル）のみのいくつかの導電パターンと直交してスクリー
ン法で塗布された。
このガラス障壁の組成は重量比で下記の通りであった。
例６の対照試験の場合には、ガラス＃１及びガラス＃２
から成るそれぞれ１０個の試料が同様な型にスクリーン
法で塗布された。
全ての試料は、はんだめっき及び熱処理するために無作
為に取出された。
ガラス＃２の組成は重量比で下記の通りであった。
これらの試料は１２５°Ｃに維持された硫黄を含む（９
ＱＱｐｐｍ 硫黄）デシケータ内に配置された。
シンプソン型のオーム計で導電率が計られ、そして試料
は光学的に試験された。
オーム計の正確さは、試料の抵抗が変わりやすいので長
期間抵抗を変えないように、約±０，２Ωになるように
調整された。
この結果は腐食試験前及び腐食試験の間の異なる時間で
の各試料の抵抗（Ω／インチ）を例５の場合衣■に、例
６の場合衣■に示される。
かなり空乏にされた銀−酸化パラジウム・ペーストの場
合でも金のダムを有する場合には１２５℃で５００時間
、若しくは９３６時間の腐食試験のいずれにおいても大
きな抵抗の変動が示されなかった。
金のダムにより、焼成された銀−酸化パラジウム導体の
抵抗がわずかに（約０．１Ω／インチ）減少した。
はんだめっきにより抵抗が更に０．３Ω／インチ減少し
た。
金の障壁構造体は目で観察できるような硫化腐食物を表
面から完全に除去しなかった。
シングル焼成された全障壁層の試料にはこの様な結晶が
１１６時間程早い時間に生ぜられた。
しかしながら、例５の場合のダブル焼成されたダムには
極端に小さな結晶だけが７６８時間程の長時間経過後に
生ぜられた。
これは、ダブル焼成された障壁層が目に見える腐食に対
して有益であることを意味する。
任意の焼成の変形若しくは静止式はんだ付は及び振動式
はんだ付けの場合でも抵抗の変化に変わりがないことに
注目されたい。
例５のガラス障壁層の場合には、０．２５ｍｍ（１０ミ
ル）の線に０．５Ωの抵抗の変動が１３８時間程の早い
時間に生ぜられたが、大部分の抵抗の変動は３０４時間
で始まった。
例６のガラス障壁の試料の場合には、抵抗の変動がおよ
そ９４時間で始まった。
著しい腐食及び抵抗の変動がほとんど全ての試料に生じ
ることが明らかであったので、ガラス＃＊＊１及びガラ
ス＃２の対照試験は５０４時間で止めた。
以下に例５の場合の表■に示される抵抗（単位Ω）の要
約を示す。
例５では１１００時間まで行われたが、０．５０以上の
抵抗の変動がなかった。
ガラス障壁層の試料には試験の初期の段階で目に見える
腐食（黒色を呈する）が生ぜられた。
全障壁層が電気的に短絡されるような困難に遭遇するこ
とがなかった。
全障壁層のペーストはかなりよく遮蔽し、かつガラス材
料のように焼成中に流出しない。
例５（試料＃６）の金のダムを有する成る線では抵抗の
増大がおよそ２００時間で始まることが示された。
顕微鏡分析によれば、ダム相互間のはんだで被覆された
銀−パラジウム領域に大きな腐食物が現われていた。
これは、空乏にされなかった銀−パラジウム合金の腐食
であると思われ、この腐食はフィールド・フエイリュア
・メカニズム（ｆｉｅｌｄｆａ ｉ ｌ ｕｒｅ ｍｅ
ｃｈａｎ ｉ ｓｍ）であることを示さなかった。
例７及び例８ 金−銀−パラジウムの三元導体、銀−パラジウムの導体
及び高表面領域を有する銀−パラジウム導体にはそれぞ
れはんだに濡れない金の障壁層（例７）及びガラスの障
壁層（例８）が付着された。
重量比で下記の組成から成る導体ランドがアルミナ基体
上に形成された。
このランドは第３図に示される焼成サイクルを用いて８
２５８Ｃで１回焼成された。
１５０の障壁被覆条片がそれぞれのランドに直交して付
着された。
これらの組成は重量比で下記の通りであった。この障壁
条片は第３図に示される焼成サイクルを用いて８２５°
Ｃで１回焼成された。
鉛９〇−錫１０から成るはんだ浴中に浸すことにより、
障壁層で被われていないランドの領域上にはんだが付着
された。
はんだの鉛でもってパラジウムを空乏にして遊離銀の硫
化物による腐食の可能性を促進させるためにこれらの試
料は２８５℃で１時間加熱された。
次にこれらの試料は１２５°Ｃに維持された９００Ｉ１
１１ｍの硫黄を含む雰囲気の室内に置かれた。
それぞれの組成に対して７０９時間にわたって試験した
結果として、それぞれ５０の障壁層を含む３０の導体セ
グメント当りのオープン回路の数が例７Ａ乃至７Ｂ及び
例８Ａ乃至８Ｃの場合衣■に示される。
表■は、シングル金障壁層では欠陥が生ぜられなかった
のに対して、ガラス障壁層ではかなりの欠陥が生ぜられ
たことを示している。
例９乃至例１４ はんだに濡れない全障壁条片を有する数個の異なる銀−
酸化パラジウム・ペースト導体の試験が行われた。
例９乃至例１４のそれぞれの導体ランドの導体部分は、
銀８０％とパラジウム２０％若しくは酸化パラジウム２
０％を有する。
それぞれの例の表面領域（ｍ／ｇｍ）の変化は表■に示
される。
導体ランドに使用されたガラス・フリットの組成は酸化
ビスマスＢｉｂ３と、下記に示すガラス・フリット及び
例７と例８のＢの＃３のガラス・フリットの如き表■に
示されるガラス・フリットとの組合せであった。
導体ランド及び障壁条片の形成及び焼成は例７及び例８
の場合と同様に行われた。
はんだ被覆及び腐食試験の方法も例７及び例８の場合と
同様に行われた。
表■は、全障壁層が全ての場合においてガラス障壁層よ
りもすぐれていることを示している。
長期間経過後、欠陥が生ぜられたところは、パラジウム
・ペーストの極端に低い表面領域及び酸化パラジウム・
ペーストの極端に低い表面領域だけであった。
空乏にされた場合及び長期間経過後でさえも、その上に
全障壁層を有する銀−パラジウム導体のどの高い表面領
域にも欠陥が生ぜられなかった。
【図面の簡単な説明】 第１図は誘電基体の表面上の導体電極の上にマウントさ
れた半導体集積回路チップの平面図、第２図は第１図の
半導体集積回路チップの側面図、第３図は各側に用いる
焼成温度を示す線図、第４Ａ図乃至第４Ｃ図は本発明の
工程を概略的に示す断面図である。 １０・・・・・・導電パターン、１２・・・・・・接続
領域、１４・・・・・・誘電基体、１６・・・・・・障
壁構造パターン、２０・・・・・・ＩＣチップ。

Claims (1)

  1. 【特許請求の範囲】 １ はんだ付けを行なうための接続領域を有する、多量
    の銀及び少量の白金族金属を含む導電パターンと、 上記接続領域に隣接して設けられた金−銀合金を含む上
    記導電パターンの部分と、 上記導電パターンの部分に設けられた金を含む、はんだ
    に濡れないガラス状の障壁部とを含む導電パターン−障
    壁構造体。
JP50132215A 1974-12-23 1975-11-05 導電パタ−ン−障壁構造体 Expired JPS5845824B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/535,261 US4017889A (en) 1974-12-23 1974-12-23 Ternary barrier structure for conductive electrodes

Publications (2)

Publication Number Publication Date
JPS5177862A JPS5177862A (ja) 1976-07-06
JPS5845824B2 true JPS5845824B2 (ja) 1983-10-12

Family

ID=24133484

Family Applications (1)

Application Number Title Priority Date Filing Date
JP50132215A Expired JPS5845824B2 (ja) 1974-12-23 1975-11-05 導電パタ−ン−障壁構造体

Country Status (5)

Country Link
US (1) US4017889A (ja)
JP (1) JPS5845824B2 (ja)
DE (1) DE2550275C2 (ja)
FR (1) FR2296348A1 (ja)
GB (1) GB1484435A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62141820U (ja) * 1986-02-28 1987-09-07
JPS62151326U (ja) * 1986-03-17 1987-09-25

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54159964U (ja) * 1978-04-28 1979-11-08
US4611746A (en) * 1984-06-28 1986-09-16 International Business Machines Corporation Process for forming improved solder connections for semiconductor devices with enhanced fatigue life
US5532612A (en) * 1994-07-19 1996-07-02 Liang; Louis H. Methods and apparatus for test and burn-in of integrated circuit devices
FR2734983B1 (fr) * 1995-05-29 1997-07-04 Sgs Thomson Microelectronics Utilisation d'un micromodule comme boitier de montage en surface et procede correspondant
US5926731A (en) * 1997-07-02 1999-07-20 Delco Electronics Corp. Method for controlling solder bump shape and stand-off height
US6531663B1 (en) * 1998-01-30 2003-03-11 Delphi Technologies, Inc. Solder stop for an electrical connection and method therefor
JP3756691B2 (ja) * 1999-03-18 2006-03-15 株式会社日立製作所 内燃機関用の樹脂封止形電子装置
US7592202B2 (en) * 2006-03-31 2009-09-22 Intel Corporation Embedding device in substrate cavity
FR2914490B1 (fr) * 2007-03-26 2009-05-29 Commissariat Energie Atomique Procede de soudure de deux elements entre eux au moyen d'un materiau de brasure.

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3339274A (en) * 1964-03-16 1967-09-05 Hughes Aircraft Co Top contact for surface protected semiconductor devices
US3374110A (en) * 1964-05-27 1968-03-19 Ibm Conductive element, composition and method
US3495133A (en) * 1965-06-18 1970-02-10 Ibm Circuit structure including semiconductive chip devices joined to a substrate by solder contacts
FR1483565A (ja) * 1965-06-18 1967-09-06
US3429040A (en) * 1965-06-18 1969-02-25 Ibm Method of joining a component to a substrate
US3809625A (en) * 1972-08-15 1974-05-07 Gen Motors Corp Method of making contact bumps on flip-chips

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62141820U (ja) * 1986-02-28 1987-09-07
JPS62151326U (ja) * 1986-03-17 1987-09-25

Also Published As

Publication number Publication date
JPS5177862A (ja) 1976-07-06
US4017889A (en) 1977-04-12
FR2296348B1 (ja) 1978-05-12
DE2550275A1 (de) 1976-07-01
GB1484435A (en) 1977-09-01
DE2550275C2 (de) 1983-06-01
FR2296348A1 (fr) 1976-07-23

Similar Documents

Publication Publication Date Title
KR0124924B1 (ko) 회로기판의 패드로의 납땜층 형성방법 및 회로기판으로의 전자부품 실장방법
JP2746840B2 (ja) 集積回路パッケージとリードフレーム
KR0129118B1 (ko) 부식이 감소된 리드 프레임 및 이의 제조 방법
US6444562B1 (en) Nickel alloy films for reduced intermetallic formation in solder
US4081901A (en) Method of making a ternary barrier structure for conductive electrodes
TWI419294B (zh) 用於半導體裝置之引線框
JPH0528000B2 (ja)
KR900008274B1 (ko) 저항회로 형성방법
JPS5845824B2 (ja) 導電パタ−ン−障壁構造体
US6664175B2 (en) Method of forming ruthenium interconnect for an integrated circuit
JPS59155950A (ja) 半導体装置用セラミックパッケージ
US4084314A (en) Producing thick film circuits having terminal elements
JP3369665B2 (ja) 半導体パッケージ用のセラミック製リッド基板およびセラミック製リッド
US3669734A (en) Method of making electrical connections to a glass-encapsulated semiconductor device
JPH08306816A (ja) 電極パッド
US20060266446A1 (en) Whisker-free electronic structures
US5962151A (en) Method for controlling solderability of a conductor and conductor formed thereby
US6391678B1 (en) Method for controlling solderability of a conductor and conductor formed thereby
JPH04307944A (ja) 半導体素子の接続材料および半導体装置
JPS6227733B2 (ja)
Hall et al. Recent advances in solder bond technology for microelectronic packaging
JPS58107656A (ja) 金の層を有する電子部品
JP2614147B2 (ja) 有機金属導体組成物
JPS58161351A (ja) ガラス封止半導体装置
JPS58130590A (ja) セラミツク配線基板および該セラミツク配線基板を用いた厚膜ハイブリツドｉｃ