JPS5844838A - 伝送装置のバツクアツプ方法 - Google Patents
伝送装置のバツクアツプ方法Info
- Publication number
- JPS5844838A JPS5844838A JP56143466A JP14346681A JPS5844838A JP S5844838 A JPS5844838 A JP S5844838A JP 56143466 A JP56143466 A JP 56143466A JP 14346681 A JP14346681 A JP 14346681A JP S5844838 A JPS5844838 A JP S5844838A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- transmission device
- backup
- memory
- normal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B1/0466—Fault detection or indication
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はプログラマブルコントローラ（ｐｃ）に伝送装
置を接続し、かつその伝送装置をケーブルでループ状に
結んだループ状伝送システムにおけるプログラマブルコ
ントローラ）テーシ日ンのバックアップ方法に関する′
。
置を接続し、かつその伝送装置をケーブルでループ状に
結んだループ状伝送システムにおけるプログラマブルコ
ントローラ）テーシ日ンのバックアップ方法に関する′
。
ＰＣの■１０バスとメモリバスはインターラエイスで伝
送装置のシステムバスと結ばれ、ＰＣカラｕ Ｉ１０ハ
ス１ｆ！由してシステムパス上ノ伝送装置のメモリを、
また伝送装置はシステム・メモリバスを経由してＰＣの
メモリをアクセス・ することができる。伝送装置のメ
モリの一部は制御エリアとなっており、ＰＣはこのエリ
アをアクセスすることで伝送装置をコントロールするこ
とができる。
送装置のシステムバスと結ばれ、ＰＣカラｕ Ｉ１０ハ
ス１ｆ！由してシステムパス上ノ伝送装置のメモリを、
また伝送装置はシステム・メモリバスを経由してＰＣの
メモリをアクセス・ することができる。伝送装置のメ
モリの一部は制御エリアとなっており、ＰＣはこのエリ
アをアクセスすることで伝送装置をコントロールするこ
とができる。
トコ口で、従来上記のようなＰＣステーションにおいて
２台の伝送装置を使用してバックアップを行う場合、２
台の伝送装置のメモリがシステムバス上の異なるエリア
に配置される為、伝送装置の切換時にはｐｃの要求プロ
グラムも変更する必要がある。
２台の伝送装置を使用してバックアップを行う場合、２
台の伝送装置のメモリがシステムバス上の異なるエリア
に配置される為、伝送装置の切換時にはｐｃの要求プロ
グラムも変更する必要がある。
そこで、本発明の目的は、インターフェイスでアドレス
変換を行い伝送装置の切換えが発生しても同一のプログ
ラムにて伝送を行うことができる伝送装置のバックアッ
プ方法を提供することにある。
変換を行い伝送装置の切換えが発生しても同一のプログ
ラムにて伝送を行うことができる伝送装置のバックアッ
プ方法を提供することにある。
以下、本発明の一実施例について図面を参照して説明す
る。
る。
第１図は、本発明による伝送システムの構成例をブロッ
ク的に示したものである。本伝送システムは、図示する
様に複数台（ここでは３台）の伝送袋ｆｊｊ１１．ｘ、
ｓが伝送ケーブル７でループ状に接続されておシ、各伝
送袋ｆＭ１．２＋３に接続された接続機器（ｐｃ 、引
鳶機、リモートＩ１０ ） ４ 、５ 、６間の伝送を
行う。また、バックアップするプログラマプルコントロ
ーラステーシ、ンけ、第２図に示す様に１台のＰＣＢと
、２台の伝送装置（１台Ｊ８は正常伝送用・・・Ｍ−８
Ｔ 、他の１台２ＪＦｉバツクアツプ用・・・Ｂ−８Ｔ
”）１８．２１と、インターフェイスＪ２とより成る０
インターフエイスＪ２σＰＣ８Ｏ１１０バス１０とメモ
リバス１１とを伝送装置側のシステムバスＪ５と接続し
ておｐ、ＰＣＢはＩｌｏ バスＪ Ｏｋｉ由してシステ
ムバスＪ５を、又は伝送装置７８．２１はシステムバス
１５からメモリパスＪＪｆアクセスできる。伝送装置７
８．２１は、各々４ ｋＷのメモリ１７゜２ｏｆシステ
ムパス１５上に連続したアドレスで有してお、ｊｌ）
４ ｋＷは第３図に示すようにデータエリアと制御エリ
アから成っている。甘た、Ｍ−８Ｔ ｌ Ｂの故障信号
２２はＢ−８Ｔ ２１とインターフェイス１２に接続さ
れ、Ｍ−８Ｔ ｌ Ｂの故障をＢ−３Ｔ２ Ｊ及びイン
ターフェイス１２へ伝える。
ク的に示したものである。本伝送システムは、図示する
様に複数台（ここでは３台）の伝送袋ｆｊｊ１１．ｘ、
ｓが伝送ケーブル７でループ状に接続されておシ、各伝
送袋ｆＭ１．２＋３に接続された接続機器（ｐｃ 、引
鳶機、リモートＩ１０ ） ４ 、５ 、６間の伝送を
行う。また、バックアップするプログラマプルコントロ
ーラステーシ、ンけ、第２図に示す様に１台のＰＣＢと
、２台の伝送装置（１台Ｊ８は正常伝送用・・・Ｍ−８
Ｔ 、他の１台２ＪＦｉバツクアツプ用・・・Ｂ−８Ｔ
”）１８．２１と、インターフェイスＪ２とより成る０
インターフエイスＪ２σＰＣ８Ｏ１１０バス１０とメモ
リバス１１とを伝送装置側のシステムバスＪ５と接続し
ておｐ、ＰＣＢはＩｌｏ バスＪ Ｏｋｉ由してシステ
ムバスＪ５を、又は伝送装置７８．２１はシステムバス
１５からメモリパスＪＪｆアクセスできる。伝送装置７
８．２１は、各々４ ｋＷのメモリ１７゜２ｏｆシステ
ムパス１５上に連続したアドレスで有してお、ｊｌ）
４ ｋＷは第３図に示すようにデータエリアと制御エリ
アから成っている。甘た、Ｍ−８Ｔ ｌ Ｂの故障信号
２２はＢ−８Ｔ ２１とインターフェイス１２に接続さ
れ、Ｍ−８Ｔ ｌ Ｂの故障をＢ−３Ｔ２ Ｊ及びイン
ターフェイス１２へ伝える。
一方、伝送装置１Ｂ、１２１間の伝送モードにはスキャ
ン伝送、シングル伝送の２種類がある。
ン伝送、シングル伝送の２種類がある。
スキャン伝送は、各伝送装置１Ｂ、２１がシステム立上
げ時にシステムの回線側＃を行うＳｖＣステーション（
スーパバイザリコントロールステーション）よシ送られ
てくる設定情報によシ、データエリア中の指定エリアを
サイクリックに他のステージ、ンヘ回報通信するモード
で、ＰＣＢがデータエリアにデータをライトすることで
他の伝送装置のデータエリアの同じ位置にデータが伝送
される。また、シングル伝送は、ｐｃ、計算機が制御ｘ
ＩＪアに伝送情報及び伝送要求ｆ：書込むことで、伝
送装置１８．２１が５− ＰＣ１計算機メモリと他ステーションの接続機器のメモ
リ及びＩ１０間の伝送を行い、完了ステータスをＰＣ２
計算機に知らせる方式で、ＰＣの場合は上記動作はサー
ビスプログラムが行い、ユーザプログラムはブービスプ
ログラムのｌＫ動と完了ステータスのチェックヲ行う。
げ時にシステムの回線側＃を行うＳｖＣステーション（
スーパバイザリコントロールステーション）よシ送られ
てくる設定情報によシ、データエリア中の指定エリアを
サイクリックに他のステージ、ンヘ回報通信するモード
で、ＰＣＢがデータエリアにデータをライトすることで
他の伝送装置のデータエリアの同じ位置にデータが伝送
される。また、シングル伝送は、ｐｃ、計算機が制御ｘ
ＩＪアに伝送情報及び伝送要求ｆ：書込むことで、伝
送装置１８．２１が５− ＰＣ１計算機メモリと他ステーションの接続機器のメモ
リ及びＩ１０間の伝送を行い、完了ステータスをＰＣ２
計算機に知らせる方式で、ＰＣの場合は上記動作はサー
ビスプログラムが行い、ユーザプログラムはブービスプ
ログラムのｌＫ動と完了ステータスのチェックヲ行う。
以下に、切換動作について説明する。
まず、正常伝送時は第２図においてＰＣｓけＭ−８Ｔ
Ｊ ＆のデータエリア、制御エリアを使用して伝送を行
っており、Ｍ−８Ｔ Ｊ ｇは故障信号２２をインアク
ティブ状態にしておく。この状態の時は、Ｂ−８Ｔ２ノ
は他のステージいンがらのスキャン伝送のみを受信し他
の伝送フレームはリピートするだけで他のステーション
への送信や、システムバスＪ５をアクセスＬｌい様Ｂ−
ＢＴ２１内部のンフトウェアでインヒピットされている
。（第４図（、）参照） 一方、Ｍ−８Ｔ Ｊ Ｂに故障が発生して伝送ができな
い状態となると、Ｍ−８Ｔ ｌ Ｂは故障信号２２をア
クティブにする。故障信号２２がアク−６〜 ティプとなると、Ｂ−８Ｔ２ ＪがＭ−８Ｔ Ｊ ＆に
代わシ他のステーションとの送受信及びｐｃメモリのア
クセスが可能となる。インターフェイスＪ２は、故障信
号２２がアクティブの間はＰＣＢからシステムバス１５
上のＭ−８Ｔ Ｊ Ｂのデータエリア、制御エリアへの
アクセスがあった場合、要求されたシステムバスアドレ
スにＸゝ２０００’を加えてＢ−８Ｔ ２１のシステム
バスアドレスに変模し、Ｂ−８Ｔ２１のデータエリア。
Ｊ ＆のデータエリア、制御エリアを使用して伝送を行
っており、Ｍ−８Ｔ Ｊ ｇは故障信号２２をインアク
ティブ状態にしておく。この状態の時は、Ｂ−８Ｔ２ノ
は他のステージいンがらのスキャン伝送のみを受信し他
の伝送フレームはリピートするだけで他のステーション
への送信や、システムバスＪ５をアクセスＬｌい様Ｂ−
ＢＴ２１内部のンフトウェアでインヒピットされている
。（第４図（、）参照） 一方、Ｍ−８Ｔ Ｊ Ｂに故障が発生して伝送ができな
い状態となると、Ｍ−８Ｔ ｌ Ｂは故障信号２２をア
クティブにする。故障信号２２がアク−６〜 ティプとなると、Ｂ−８Ｔ２ ＪがＭ−８Ｔ Ｊ ＆に
代わシ他のステーションとの送受信及びｐｃメモリのア
クセスが可能となる。インターフェイスＪ２は、故障信
号２２がアクティブの間はＰＣＢからシステムバス１５
上のＭ−８Ｔ Ｊ Ｂのデータエリア、制御エリアへの
アクセスがあった場合、要求されたシステムバスアドレ
スにＸゝ２０００’を加えてＢ−８Ｔ ２１のシステム
バスアドレスに変模し、Ｂ−８Ｔ２１のデータエリア。
ｆｌｌｌｌ Ｉｌｉ＋エリア全アクセスする。（第４図
（ｂ）参照）インターフェイス１２は、ステータス中の
バックアップ状態発生用のビット’１セットし、ＰＣＢ
に対して割込みを発生する。ｐｃ８は、この割込発生に
よりインターフェイスＪ２のステータスよシバツクアッ
プされたことを知シ、シングル伝送要求中に切換動作が
発生した場合はＰＣＢのサービースプログラムがエラー
完了トシテユーザプログラムに知らせる。
（ｂ）参照）インターフェイス１２は、ステータス中の
バックアップ状態発生用のビット’１セットし、ＰＣＢ
に対して割込みを発生する。ｐｃ８は、この割込発生に
よりインターフェイスＪ２のステータスよシバツクアッ
プされたことを知シ、シングル伝送要求中に切換動作が
発生した場合はＰＣＢのサービースプログラムがエラー
完了トシテユーザプログラムに知らせる。
上記方法によると、ＰＣ８のユーザプログラムステーシ
ョン切換が発生しても、Ｂ−８Ｔ、２１のデータメモリ
には最新の情報が入っておシ、切換ってデータメモリの
内容をそのまま使用しても良く、またシングル伝送要求
においても伝送エラーとでるだけで、ユーザプログラム
で再度要求してもらえれば正常伝送を行うため、同一の
ユーザプログラムで継続して伝送要求が行える。
ョン切換が発生しても、Ｂ−８Ｔ、２１のデータメモリ
には最新の情報が入っておシ、切換ってデータメモリの
内容をそのまま使用しても良く、またシングル伝送要求
においても伝送エラーとでるだけで、ユーザプログラム
で再度要求してもらえれば正常伝送を行うため、同一の
ユーザプログラムで継続して伝送要求が行える。
面、本発明は上記実施例に限定されるものではなく、そ
の要旨を変更しない範囲で種々に変動 更して実施することができる。
の要旨を変更しない範囲で種々に変動 更して実施することができる。
以上説明したように本発明によれば、インターフェイス
でアドレス変摸を行ない伝送装置の切換が発生してもプ
ログラムコントロールの要求フログラムを変更すること
なく同一のプログラムにて伝送を行なうことができる信
頼性の高い伝送装置のバックアップ方法が捉供できる。
でアドレス変摸を行ない伝送装置の切換が発生してもプ
ログラムコントロールの要求フログラムを変更すること
なく同一のプログラムにて伝送を行なうことができる信
頼性の高い伝送装置のバックアップ方法が捉供できる。
第１図は伝送システムを示す構成図
１〜３・・・伝送装置、４〜６・・・接続機器（ｐｃ
。 計算機、リモー）Ｉｌｏ）、７・・・伝送ケーブル、第
２図はＰＣステーションの構成を示す図８・・・ＰＣ，
９・・・ｐｃメモリ、ＪＯ・・・Ｉ１０バス、１ノ・・
・メモリバス、１２・・・ＰＣ・伝送装置間インターフ
ェース、１３・・・メモリバス・システムバスインター
フェース部、１４・・・Ｉ１０バス会システムハス・イ
ンターフェース部、Ｊ５・・・システムバス、１６．１
９・・・伝送装置制御回路、１７．２０・・・伝送装置
メモリ、１８・・・伝送装置（Ｍ−８Ｔ）、２ノ・・・
伝送装置（Ｂ−８Ｔ）、２２・・・故障信号、２３・・
・伝送ケーブル、 第３図はシステムバス中の伝送装置のメモリアップを示
す図、第４図（、）および（ｂ）は正常時および異常時
のデータの流れを示す図である。 出願人代理人 弁理士 鈴 江 武 彦９− 第１図 第２図
。 計算機、リモー）Ｉｌｏ）、７・・・伝送ケーブル、第
２図はＰＣステーションの構成を示す図８・・・ＰＣ，
９・・・ｐｃメモリ、ＪＯ・・・Ｉ１０バス、１ノ・・
・メモリバス、１２・・・ＰＣ・伝送装置間インターフ
ェース、１３・・・メモリバス・システムバスインター
フェース部、１４・・・Ｉ１０バス会システムハス・イ
ンターフェース部、Ｊ５・・・システムバス、１６．１
９・・・伝送装置制御回路、１７．２０・・・伝送装置
メモリ、１８・・・伝送装置（Ｍ−８Ｔ）、２ノ・・・
伝送装置（Ｂ−８Ｔ）、２２・・・故障信号、２３・・
・伝送ケーブル、 第３図はシステムバス中の伝送装置のメモリアップを示
す図、第４図（、）および（ｂ）は正常時および異常時
のデータの流れを示す図である。 出願人代理人 弁理士 鈴 江 武 彦９− 第１図 第２図
Claims (1)
- 【特許請求の範囲】 プログラムコントローラ、計算機およびリモ−）Ｉｌｏ
に伝送装置を接続しかつこの伝送装置をケーブルでルー
プ状に結んだループ状伝送システムにおいて、前記ルー
プ状伝送システムにおけるバックアップするプログラマ
ブルコンン トローラステーションを、１台のプログラムコントロー
ルと、正常伝送用およびバックアップ用の２台の伝送装
置と、プログラムコントロールおよび伝送装置間のパス
変換を行うインターフェースとから構成し、正常時はプ
ログラムコントロールは正常伝送用伝送装置を経由して
他のステーションと伝送を行い、バックアップ用伝送装
置は他のステーションよシの伝送を受信可能でかつ伝送
メモリを常に更新し他のステージ璽ンへの送信および接
続しているプログラムコントロールとのデータ転送は禁
止状態とし、また正常伝送用伝送装置の故障時は該正常
伝送用伝送装置からの故障信号によシバ、クアップ用伝
送装置を送信および転送可能とすると共にインターフェ
ースがプログラムコントロールからの伝送メモリの指定
アドレスを変捗して正常伝送用伝送装置の伝送用メモリ
の代わりにバックアップ用伝送装置の伝送用メモリをア
ク七スし、プログラムコントロールが自゛動的にバック
アップ用伝送装置を経由して他のステーションと伝送す
るようにしたことを特徴とする仁≠Φ半巻冊来芒士り出
光トド更転泌１ま−１；１凋ニー１＆★二乎主全チ鼻汝
伝送装置のバックアップ方法０
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56143466A JPS5844838A (ja) | 1981-09-11 | 1981-09-11 | 伝送装置のバツクアツプ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56143466A JPS5844838A (ja) | 1981-09-11 | 1981-09-11 | 伝送装置のバツクアツプ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5844838A true JPS5844838A (ja) | 1983-03-15 |
Family
ID=15339356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56143466A Pending JPS5844838A (ja) | 1981-09-11 | 1981-09-11 | 伝送装置のバツクアツプ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5844838A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60143045A (ja) * | 1983-10-07 | 1985-07-29 | エセツクス・グル−プ・インコ−ポレイテツド | 直列デ−タ通信システム |
-
1981
- 1981-09-11 JP JP56143466A patent/JPS5844838A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60143045A (ja) * | 1983-10-07 | 1985-07-29 | エセツクス・グル−プ・インコ−ポレイテツド | 直列デ−タ通信システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7167928B2 (en) | Electronic device with USB interface | |
| US6603744B2 (en) | Connection establishment method, communication method, state change transmission method, state changing method, wireless apparatus, wireless device, and computer | |
| US4967288A (en) | Facsimile storage and exchange system | |
| WO1988007723A1 (en) | Terminal device session management protocol | |
| JPH01236761A (ja) | 通信装置 | |
| JPS5844838A (ja) | 伝送装置のバツクアツプ方法 | |
| JPH05300152A (ja) | アドレス設定器 | |
| JPH0378659B2 (ja) | ||
| JPS6236938A (ja) | ロ−カルエリアネツトワ−クの通信制御装置 | |
| JP2600017B2 (ja) | 仮想計算機間の通信回線共有方式 | |
| KR19980057607A (ko) | 이중화장치 | |
| KR100566987B1 (ko) | 유엠티에스 알엔씨의 주제어장치를 위한 이중화구조 장치및 그 제어방법 | |
| KR100275069B1 (ko) | 에취에스비인터페이스프로그램을이용한노드간메시지전송방법 | |
| KR20000003010A (ko) | 두 개의 공유 메모리를 사용한 프로세서의 이중화 장치 및 방법 | |
| KR100493450B1 (ko) | 전자 교환시스템의 과금 정보 저장 장치 | |
| JPH05130175A (ja) | データ伝送装置 | |
| JPS6257337A (ja) | デ−タ伝送装置 | |
| JPS6036620B2 (ja) | デ−タ処理装置 | |
| Russell et al. | Intelligent interconnect-combined circuit and packet switch | |
| JPS60137148A (ja) | 環状通信網の現用予備系同期運転方式 | |
| JPS6270961A (ja) | ホスト計算機によるｌａｎ接続端末装置のサポ−ト方式 | |
| JPS62209935A (ja) | デ−タ伝送制御方式 | |
| JPH11252196A (ja) | 紙面電送システム | |
| JPH03110942A (ja) | ローカルエリアネットワークのアドレス代替方式 | |
| NO865227L (no) | Kommunikasjons-system. |