KR100566987B1 - 유엠티에스 알엔씨의 주제어장치를 위한 이중화구조 장치및 그 제어방법 - Google Patents

유엠티에스 알엔씨의 주제어장치를 위한 이중화구조 장치및 그 제어방법 Download PDF

Info

Publication number
KR100566987B1
KR100566987B1 KR1020030100417A KR20030100417A KR100566987B1 KR 100566987 B1 KR100566987 B1 KR 100566987B1 KR 1020030100417 A KR1020030100417 A KR 1020030100417A KR 20030100417 A KR20030100417 A KR 20030100417A KR 100566987 B1 KR100566987 B1 KR 100566987B1
Authority
KR
South Korea
Prior art keywords
processor
data
standby
active
message
Prior art date
Application number
KR1020030100417A
Other languages
English (en)
Other versions
KR20050070640A (ko
Inventor
김영은
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020030100417A priority Critical patent/KR100566987B1/ko
Publication of KR20050070640A publication Critical patent/KR20050070640A/ko
Application granted granted Critical
Publication of KR100566987B1 publication Critical patent/KR100566987B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/74—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for increasing reliability, e.g. using redundant or spare channels or apparatus
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
    • H04L41/06—Management of faults, events, alarms or notifications
    • H04L41/0654—Management of faults, events, alarms or notifications using network fault recovery
    • H04L41/0668—Management of faults, events, alarms or notifications using network fault recovery by dynamic selection of recovery network elements, e.g. replacement by the most appropriate element after failure

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Hardware Redundancy (AREA)

Abstract

본 발명은 RNC(Radio network controller)의 백보드를 통해 이중화 프로세서의 각각에 PCI(Peripheral component interconnect) 버스와는 별도의 경로로 연결되어 외부 장비와 데이터를 송수신처리하는 UTOPIA(Universal test and operations PHY interface for ATM) 버스와, 100base-T ethernet으로 구축된 이중화 경로를 통해 별개로 연결되어 초기구동시 덤프 데이터 전달 타스크를 실행하여 자신의 메모리의 내용을 덤프 데이터로 만들어 상기 이중화 경로를 통해 스탠바이로 전달하는 액티브로 구동되는 프로세서와, 상기 UTOPIA 버스를 통해 외부장비로부터 데이터를 액티브 프로세서와 동일하게 전송받아 해쉬테이블을 작성관리하고 액티브 프로세서로부터 메시지단위로 전송된 데이터와 이 해쉬테이블에 저장된 데이터를 비교처리하여 구동오류를 방지하는 스탠바이로 구동되는 프로세서로 이루어진 UMTS RNC의 주제어장치를 위한 이중화구조 장치 및 그 제어방법을 제공한다.
상기와 같은 본 발명은 PCI 버스구조 이외에 외부 데이터를 수신할 수 있는 UTOPIA 버스를 별로로 구성하여 액티브 프로세서와 마찬가지로 스탠바이 프로세서도 이를 통해 외부 데이터를 받아 해쉬테이블에 저장하고 액티브 프로세서로부터 메시지 단위로 받은 데이터를 상기 해쉬테이블과 비교하여 오류 데이터가 아닌 경우에만 해당 처리 내용을 저장하므로써, RNC의 이중화 프로세서가 듀얼다운되는 일을 방지한다.
UTOPIA 버스, 이중화경로, 덤프데이터, 해쉬테이블, 오류데이터

Description

유엠티에스 알엔씨의 주제어장치를 위한 이중화구조 장치 및 그 제어방법{Dual strucuter device for the main control device in the UMTS RNC and controlling method therefore}
도 1은 종래 이동통신시스템의 RNC의 이중화 프로세서를 설명하는 설명도.
도 2는 본 발명 장치를 설명하는 설명도.
도 3은 본 발명의 플로우차트.
<부호의 상세한 설명>
1 : 백보드 2 : 외부장치
3 : 액티브 프로세서 4 : 스탠바이 프로세서
5 : 메모리부 6 : 메모리부
7 : PCI 버스 8 : UTOPIA 버스
9 : 이중화 경로
본 발명은 이동통신 시스템에서 요구하는 높은 신뢰도와 서비스 지속성을 지원하기 위한 장치및 방법에 관한 것으로, 특히 PCI 버스구조 이외에 외부 데이터를 수신할 수 있는 UTOPIA 버스를 별로로 구성하여 스탠바이 프로세서가 이를 통해 외부 데이터를 받아 해쉬테이블에 저장하고 액티브 프로세서로부터 메시지 단위로 받은 데이터를 상기 해쉬테이블과 비교하여 오류 데이터가 아닌 경우에만 해당 처리 내용을 저장하는 유엠티에스 알엔씨의 주제어장치를 위한 이중화 구조장치 및 그 제어방법에 관한것이다.
일반적으로 UMTS(Universal mobile telecommunication system)망은 이동전화나 컴퓨터 사용자들이 전세계 어디에 있든지 간에 "제3 세대", 광대역 패킷 기반의 텍스트, 디지털화된 음성이나 비디오 그리고 멀티미디어 데이터를 2 Mbps 이상의 고속으로 전송할 수 있는 일관된 서비스를 제공한다. 이러한 UMTS망은 컴퓨터와 전화 사용자들이 여행중에도 지속적으로 인터넷에 접속할 수 있게하며, 자신이 어느 곳을 여행중이든지 상관없이 동일한 성능을 가질수 있게한다. 사용자들은 육상 무선과 인공위성 전송기술의 조합을 통해 이 UMTS 서비스를 이용하게 된다.
그런데, 이러한 UMTS망에는 이동중인 단말기로부터 송수신되는 무선신호를 처리하게 위해 통상 네트워크형태로 구성되는 기지국(Node-B)과 기지국제어기(RNC:Radio network controller) 및 코어 네트워크(Core network) 등을 구비하고 있다. 여기서, 상기와 같은 RNC내에는 예컨대, node-B의 신호처리를 위한 채널카드 혹은 이러한 채널카드들을 제어하기 위한 이중화로 구성되는 프로세서보드가 백보드에 실장된다.
그러면, 상기와 같은 종래 UMTS RNC의 주제어장치를 위한 이중화 구조를 도 1을 참고로 살펴보면, RNC의 백보드(70)에 실장되어 외부 장비(71) 예컨대, 채널카드의 신호처리 제어신호를 처리하는 이중화 프로세서(72,73)와, 상기 이중화 프로세서(72,73)에 각각 구비되어 해당 이중화 프로세서(72,73)에서 처리되는 데이터를 저장하는 메모리부(74,75)와, 상기 이중화 프로세서(72,73)사이에서 외부로부터 데이터를 수신하거나 혹은 상호간의 concurrent write를 위해 사용되는 PCI 버스(76)를 포함한다.
한편, 상기와 같은 종래 UMTS RNC의 주제어장치를 위한 이중화 구조에 따른 동작을 살펴보면, 먼저, 다른 프로세서들과의 통신은 액티브 프로세서(72)의 I/O port만을 enable시키고, 스탠바이 프로세서(73)는 disable시킴으로써 액티브에서만 가능하도록 한다. 따라서 상기 액티브 프로세서(72)에서만 다른 프로세서나 채널카드(71)로부터 받은 메시지를 처리할 수 있고, 이를 통한 메모리 변경이 수행되므로 스탠바이 프로세서(73)에도 이러한 변경사항을 반영시켜주는 작업을 해줘야만 하는데, 이를 위해 concurrent write 방식을 사용한다.
여기서, 상기와 같은 방식을 사용하는 액티브 프로세서(72)와 스탠바이 프로세서(73)의 각각의 메모리부(74,75)는 OS protection 영역, concurrent write 영역과 user reserved 영역으로 구분되어 있다.
그리고, 상기 OS protection 영역은 OS의 code를 저장하고 있는 protection되어 있는 메모리 영역이고, concurrent write 영역은 액티브 프로세서(72)가 이 영역에 어떤 내용을 쓸 경우에 하드웨어적으로 동일한 주소의 스탠바이 프로세서(73)의 concurrent write 영역에 써지도록 정의된 메모리 영역이며, user reserved 영역은 액티브 프로세서(72)와 스탠바이 프로세서(73)에서 독자적으로 수 행되는 이중화관련 타스크를 위한 메모리 영역을 말한다.
따라서, 상기와 같은 종래의 이중화 구조에서 메모리 동기를 위한 작업은 스탠바이 프로세서(73)가 구동하면서 자신이 시작되었음을 액티브 프로세서(72)에게 알리는 것을 통해 액티브 프로세서(72)의 concurrent write 영역을 통째로 PCI 버스(76)와 백보드(70)를 통해 스탠바이 프로세서(73)로 전송하고, 또한, 상기 액티브 프로세서(72)가 통신 port로부터 받은 데이터에 의해 자신의 메모리를 변경할 때 concurrent write 영역의 내용이 변경됨으로써 PCI 버스(76)와 백보드(70)를 통해 스탠바이 프로세서(73)의 메모리 내용도 변경되게 된다.
그리고, 상기 액티브 프로세서(72)에 장애가 발생했는지에 대한 감시는 스탠바이 프로세서(73)가 수행하도록 하는데, 이때, 상기 스탠바이 프로세서(73)는 감시 작업을 수행하는 동안에는 어떠한 다른 작업도 수행할 수 없도록 되어 있다. 그리고, 상기 스탠바이 프로세서(73)가 구동하면 자신의 이중화관련 register에 스탠바이 프로세서가 시작되었음을 알리는 값을 설정하게 되는데, 이때 이중화관련 controller에 의해서 하드웨어적으로 액티브 프로세서의 이중화관련 register에도 이 값이 설정된다.
그러므로, 상기 액티브 프로세서(72)는 해당 register의 값을 확인하여 스탠바이 프로세서(73)가 시작되었음을 인식한 다음 concurrent write 기능의 수행을 시작하고, 자신의 메모리부(74)의 concurrent write 영역을 스탠바이 프로세서(73)의 동일 메모리부(75)의 영역에 copy해준다. 그리고, 상기 운용 중 다른 프로세서로부터 전송받은 메시지는 액티브 프로세서(72)만이 받게 되므로 이를 처리하는 과 정에서 수반되는 메모리 변경 사항은 액티브 프로세서(72)의 concurrent write 영역에 반영되어 이중화 관련 controller의 스누핑을 통해 스탠바이 프로세서(73)의 동일한 주소에도 해당 변경 사항이 반영된다. 여기서, 상기 스탠바이 프로세서(73)가 시작되었을 때 액티브 프로세서(72)에서 concurrent write 기능의 수행을 메모리 copy전에 시작하는 이유는 액티브 프로세서(72)에서 스탠바이 프로세서(73)에게 이미 copy해 준 내용에 대한 변경이 발생할 수 있으므로 concurrent write를 통해 액티브 프로세서(72)와 스탠바이 프로세서(73)에 동시에 써지도록 하기 위함이다. 따라서, 상기 액티브 프로세서(72)에 장애가 발생하면 액티브 프로세서(72)는 자신이 수행하다 중단된 주소를 리턴주소 영역에 쓰고 자신의 액티브/스탠바이 상태 비트를 스위치함으로써 액티브에서 스탠바이로 바꾼다. 여기서, 상기 두 영역은 concurrent write 영역 내에 있는 것이기 때문에 스탠바이 프로세서(73)는 액티브 프로세서(72)가 액티브/스탠바이 상태 비트를 스위치함으로써 스탠바이에서 액티브로 바뀌게 되어 이전 액티브 프로세서(72)에 의해 써진 리턴주소로부터 수행을 시작하게 된다.
그러나, 상기와 같은 종래 UMTS RNC의 주제어장치를 위한 이중화 구조는 스탠바이 프로세서가 액티브 프로세서의 장애를 감시하는 구조로 되어 있기 때문에 감시 작업을 수행하는 동안에는 어떠한 다른 작업도 수행할 수 없는데, 이것은 서비스 사업자가 요구하는 기능인 스탠바이가 대기상태에 있는 동안의 debugging이나 monitoring을 불가능하게 하였으며, 또한 액티브 프로세서와 스탠바이 프로세서의 상태가 물리적으로 동일하여 오류 데이터도 동일하게 포함하게 되므로 그에 따라 양 프로세서들이 듀얼다운(dual down)될 수 있다는 문제점이 있었다.
이에 본 발명은 상기와 같은 종래 제반 문제점을 해결하기 위해 발명된 것으로, 외부 장비로부터의 데이터 수신은 액티브 프로세서와 마찬가지로 스탠바이 프로세서도 받고 데이터 송신은 액티브 프로세서에서만 보내도록 하는 UTOPIA 버스 구조를 채택했고, 액티브 프로세서가 스탠바이 프로세서로 변경 내용을 전달하기 위한 이중화 경로를 따로 마련하여 액티브 프로세서에서 메시지 처리에 의해 오류 데이터가 발생되었을 경우에 해당 변경 내용이 스탠바이 프로세서에는 반영되지 않음으로써 스탠바이 프로세서가 액티브 프로세서로 절체되더라도 RNC의 주제어장치가 듀얼다운되는 일이 발생되지 않는 유엠티에스 알엔씨의 주제어장치를 위한 이중화 구조장치 및 그 제어방법을 제공함에 그 목적이 있다.
본 발명의 다른 목적은 대기상태의 스탠바이 프로세서에서도 UTOPIA 버스를 통해 데이터를 송신하여 처리할 수 있으므로 그에 따라 스탠바이 프로세서의 효용성도 상당히 향상되는 유엠티에스 알엔씨의 주제어장치를 위한 이중화 구조장치 및 그 제어방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위한 본 발명은 PCI 버스구조로 연결되는 RNC의 이중화 프로세서장치에서, 상기 RNC의 백보드를 통해 이중화 프로세서의 각각에 PCI 버스와는 별도의 경로로 액티브 프로세서에서는 외부 장비와 데이터 송수신이 모두 가능하고 스탠바이 프로세서에서는 외부 장비와 데이터 수신만이 가능한 UTOPIA 버스와, 액티브 프로세서와 스탠바이 프로세서 사이에서 어떤 메시지를 전달하기 위한 이중화 경로와, 초기 구동시 덤프 데이터 전달 타스크를 실행하여 자신의 메모리의 내용을 덤프 데이터로 만들어 이중화 경로를 통해 스탠바이로 전달하는 액티브로 구동되는 프로세서와, 상기 UTOPIA 버스를 통해 외부장비로부터 데이터를 액티브 프로세서와 동일하게 전송받아 해쉬테이블을 작성관리하고 액티브 프로세서로부터 메시지단위로 전송된 데이터와 이 해쉬테이블에 저장된 데이터를 비교처리하여 액티브 프로세서에 구동오류를 일으킨 데이터에 대한 처리가 스탠바이에서 처리되지 않도록 하는 스탠바이로 구동되는 프로세서를 포함하는 유엠티에스 알엔씨의 주제어장치를 위한 이중화 구조장치를 제공한다.
본 발명의 다른 특징은 UMTS RNC의 액티브 프로세서가 초기 구동할 경우 자신의 덤프 데이터를 스탠바이 프로세서로 전달해 주기 위한 타스크를 수행시키고 스탠바이로부터 해당 요청이 수신될 때까지 대기하는 통신타스크 수행단계와, 상기 통신타스크 수행단계후에 스탠바이 프로세서가 초기 구동하여 액티브 프로세서와의 초기 상태를 맞추기 위해 이중화 경로를 통해 액티브 프로세서의 덤프 데이터를 요청하는 메시지를 전송하는 스탠바이 구동단계와, 상기 스탠바이 구동단계후에 액티브 프로세서의 덤프 데이터 전달 타스크가 자신의 메모리의 내용을 덤프 데이터로 만들어 이중화 경로를 통해 스탠바이 프로세서로 전달하는 덤프데이터 전송단계와, 상기 덤프데이터 전송단계후에 UTOPIA 버스에 의해 액티브 프로세서 및 스탠바이 프로세서의 각각이 동시에 다른 외부 장비로부터 메시지를 수신받아 저장하는 외부 데이터수신단계와, 상기 외부 데이터수신단계후에 스탠바이 프로세서가 액티브 프 로세서와 동시에 받은 메시지를 해쉬 테이블을 작성하여 관리하는 테이블관리단계와, 상기 테이블관리단계후에 스탠바이 프로세서가 이중화 경로를 통해 액티브 프로세서로부터 수신된 메모리 변경내용과 관련 메시지의 정보를 해쉬 테이블에 저장된 내용과 비교하여 일치하는 메시지에 대한 처리만을 수행한 후 해쉬 테이블의 해당 내용을 삭제하는 식으로 오류데이터의 처리를 방지하는 데이터 오류방지단계로 이루어진 유엠티에스 알엔씨의 주제어장치를 위한 이중화 구조에서의 제어방법을 제공한다.
이하, 본 발명을 첨부된 예시도면에 의거 상세히 설명한다.
본 발명 장치는 도 2에 도시된 바와같이 RNC의 백보드(1)에 실장되어 외부 장비(2) 예컨대, 채널카드의 신호처리 제어신호를 처리하는 액티브 혹은 스탠바이로 구동되는 이중화 프로세서(3,4)와, 상기 이중화 프로세서(3,4)에 각각 구비되어 해당 이중화 프로세서(3,4)에서 처리되는 데이터를 저장하는 메모리부(5,6)와, 상기 이중화 프로세서(3,4)의 이중화 관련 장애처리를 위한 PCI 버스(7)와, 상기 이중화 프로세서(3,4)중 액티브로 구동되는 프로세서에서는 외부로부터의 데이터를 송수신하고 스탠바이로 구동되는 프로세서에서는 외부로부터의 데이터를 수신만 하는 UTOPIA 버스(8)와, 상기 이중화 프로세서(3,4) 상호간의 메시지를 송수신하기위한 이중화 경로(9)를 포함한다.
여기서, 상기 이중화 프로세서(3,4)중 스탠바이로 구동되는 프로세서는 UTOPIA 버스(8)를 통해 액티브로 구동되는 프로세서와 동일하게 외부 장치로부터 데이터를 전송받아 해쉬테이블을 작성하여 관리하고 액티브로 구동하는 프로세서로 부터 메시지단위로 전송된 데이터와 이 해쉬테이블에 저장된 데이터를 비교처리하는 기능을 수행한다.
여기서, 상기 본 발명 장치는 다른 프로세서로부터의 수신 메시지는 액티브 프로세서(3)와 스탠바이 프로세서(4)가 동시에 받고, 송신 메시지만 액티브 프로세서(3)에서 보내도록 하는 UTOPIA 버스(8) 구조를 채택했고, 상기 액티브 프로세서(3)가 스탠바이 프로세서(4)로 변경 내용을 전달하기 위한 이중화 경로(9)를 따로 마련하였다.
상기 액티브 프로세서(3)는 외부로부터 받은 메시지에 대한 정보를 저장하고 이를 처리하는 작업을 수행하고 그 결과를 자신의 메모리부(5)에 반영한 후 변경 내용과 관련 메시지 정보를 이중화 경로(9)를 통해 스탠바이 프로세서(4)로 보내는데, 이때, 상기 스탠바이 프로세서(4)는 액티브 프로세서(3)와 동시에 받은 메시지에 대한 정보를 저장하고 있다가 해당 메시지의 처리 내용과 관련 메시지 정보를 액티브 프로세서(3)로부터 받으면 이것을 자신의 메모리부(6)에 반영하고 저장해 놓은 메시지 정보를 삭제함으로써, 액티브 프로세서(3)에 장애가 발생하였을 때 장애 발생에 의해서 처리되지 않은 메시지를 남겨놓아 스탠바이 프로세서(4)가 액티브 프로세서(3)로 전환한 후에 처리할 수 있도록 하였다.
또한, 상기 액티브 프로세서(3)의 메시지 처리에 의해서 오류 데이터가 발생되었을 때 해당 변경 내용은 스탠바이로 전달되지 않도록 하기 위한 과정을 거치도록 하였다.
다음에는 상기와 같은 본 발명장치의 제어방법을 설명한다.
본 발명은 도 3에 도시된 바와같이 초기상태(S1)에서 통신타스크 수행단계(S2)로 진행하여 액티브 프로세서가 초기 구동할 경우 자신의 덤프 데이터를 스탠바이 프로세서로 전달해 주기 위한 타스크를 수행시켜 스탠바이로부터 해당 요청이 오기를 기다린다.
그리고, 상기 통신타스크 수행단계(S2)후에 스탠바이 구동단계(S3)로 진행하여 스탠바이 프로세서가 초기 구동하여 액티브 프로세서와의 초기 상태를 맞추기 위해 이중화 경로를 통해 액티브 프로세서의 덤프 데이터를 요청하는 메시지를 전송한다.
또한, 상기 스탠바이 구동단계(S3)후에 덤프데이터 전송단계(S4)로 진행하여 액티브 프로세서의 덤프 데이터 전달 타스크가 자신의 메모리의 내용을 덤프 데이터로 만들어 이중화 경로를 통해 스탠바이 프로세서로 전달한다.
그리고, 상기 덤프데이터 전송단계(S4)후에 외부 데이터수신단계(S5)로 진행하여 UTOPIA 버스에 의해 액티브 프로세서 및 스탠바이 프로세서의 각각이 동시에 다른 외부 장비로부터 메시지를 전달받아 저장한다.
그리고, 상기 외부 데이터수신단계(S5)후에 메시지단위로 동기를 맞추기 위해 액티브 프로세서가 한 메시지의 처리가 끝날 경우 그 결과로 인해 변경된 메모리 내용 및 관련 메시지의 정보를 스탠바이 프로세서로 전달하여 동기화를 수행하는 메시지단위 동기화과정을 더 포함한다.
한편, 상기 외부 데이터수신단계(S5)후에 테이블관리단계(S6)로 진행하여 스탠바이 프로세서에서는 액티브 프로세서와 동시에 받은 메시지를 해쉬 테이블을 작 성하여 관리한다.
그리고, 상기 테이블관리단계(S6)후에 데이터 오류방지단계(S7)로 진행하여 스탠바이 프로세서에서는 액티브 프로세서와 동시에 받은 메시지를 해쉬 테이블을 작성하여 관리하고 있다가 액티브 프로세서에서 전달한 메모리 변경내용과 관련 메시지의 정보를 해쉬 테이블에 저장된 내용과 일치하는 메시지에 대한 처리만을 수행한 후 그 메시지를 삭제하는 식으로 하여 오류데이터에 의한 구동오류를 방지한다. 해쉬 테이블에 남아있는 메시지는 스탠바이 프로세서가 액티브 프로세서로 절체되었을 경우 해당 처리를 수행하게 된다.
즉, 액티브 프로세서(3)가 초기 구동시 자신의 덤프 데이터를 스탠바이 프로세서(4)로 전달해 주기 위한 타스크를 수행시킨 다음 스탠바이 프로세서(4)로부터 해당 요청이 오기를 기다리게 한다. 이때, 상기 스탠바이 프로세서(4)가 초기 구동하여 액티브 프로세서(3)와의 초기 상태를 맞추기 위해 이중화 경로(9)로 액티브 프로세서(3)의 덤프 데이터를 요청하는 메시지를 만들어 보내면 액티브 프로세서(3)는 덤프 데이터 전달 타스크를 통해서 자신의 메모리의 내용을 덤프 데이터로 만들어 이중화 경로(9)를 통해 스탠바이 프로세서(4)로 전달한다.
이후, 상기 액티브 프로세서(3) 및 스탠바이 프로세서(4)는 동시에 외부 장비(2) 즉, 채널카드나 다른 프로세서로부터 UTOPIA 버스(8)를 통해서 메시지를 받게 되는데, 이때, 상기 액티브 프로세서(3)는 이 메시지를 처리한 후 이중화 경로(9)를 통해서 스탠바이 프로세서(4)에 메시지에 대한 정보를 전송한다.
여기서, 상기 액티브 프로세서(3)는 메시지단위로 동기를 맞추기 위해 한 메 시지의 처리가 끝나면 그 결과로 인해 변경된 메모리 내용 및 관련 메시지의 정보를 이중화 경로(9)를 통해 스탠바이 프로세서(4)로 전달하여 동기화를 시킨다.
또한, 상기 스탠바이 프로세서(4)에서는 UTOPIA 버스(8)를 통해서 액티브 프로세서(3)와 동시에 받은 메시지를 해쉬 테이블을 작성하여 관리하고 있다가 액티브 프로세서(3)에서 전달한 메모리 변경내용과 관련 메시지의 정보를 해쉬 테이블에서 일치하는 메시지를 찾아 그 해당 메시지를 메모리부(6)에서 삭제하므로써, 액티브 프로세서(3)에 장애가 발생하였을 때 장애 발생에 의해서 처리되지 않은 메시지를 스탠바이 프로세서(4)가 액티브 프로세서(3)로 전환한 후에 처리할 수 있도록 하였다.
또한, 상기 스탠바이 프로세서(4)가 UTOPIA 버스(8)를 통해 외부장비로부터 데이터를 액티브 프로세서(3)와 동시에 받아 저장하고 있다가 메시지 자체나 메시지 처리에 의한 오류사항이 발생하지 않은 메시지에 대한 내용만을 상기 액티브 프로세서(3)에게서 전달받기 때문에 상기 스탠바이 프로세서(4)에서는 원천적으로 오류 메시지나, 오류 메시지에 의한 구동오류를 차단할 수 있게 된다.
이상 설명에서와 같이 본 발명은 PCI 버스 이외에 외부 데이터를 수신할 수 있는 UTOPIA 버스를 별도로 구성하여 스탠바이 프로세서가 이를 통해 외부 데이터를 받아 해쉬테이블에 저장하고 액티브 프로세서로부터 메시지 단위로 받은 데이터를 상기 해쉬테이블과 비교하여 오류 데이터가 아닌 경우에만 해당 처리 내용을 저장하기 때문에, 액티브 프로세서로 절체되더라도 RNC의 이중화 프로세서가 듀얼다 운되는 일이 발생되지 않는 장점을 가지고 있다.
또한, 본 발명에 의하면, 대기상태의 스탠바이 프로세서에서도 UTOPIA 버스를 통해 데이터를 수신 처리할 수 있으므로 그에 따라 이중화 프로세서의 효용성도 상당히 향상되는 효과도 있다.

Claims (3)

  1. PCI(Peripheral component interconnect)버스구조로 연결되는 RNC(Radio network controller)의 이중화 프로세서장치에 있어서,
    상기 RNC의 백보드를 통해 이중화 프로세서의 각각에 PCI 버스와는 별도의 경로로 액티브 프로세서에서는 외부 장비와 데이터 송수신이 모두 가능하고 스탠바이 프로세서에서는 외부 장비와 데이터 수신만이 가능한 UTOPIA(Universal test and operations PHY interface for ATM) 버스와, 액티브 프로세서와 스탠바이 프로세서 사이에서 어떤 메시지를 전달하기 위한 이중화 경로와, 초기 구동시 덤프 데이터 전달 타스크를 실행하여 자신의 메모리의 내용을 덤프 데이터로 만들어 이중화 경로를 통해 스탠바이로 전달하는 액티브로 구동되는 프로세서와, 상기 UTOPIA 버스를 통해 외부장비로부터 데이터를 액티브 프로세서와 동일하게 전송받아 해쉬테이블을 작성관리하고 액티브 프로세서로부터 메시지단위로 전송된 데이터와 이 해쉬테이블에 저장된 데이터를 비교처리하여 액티브 프로세서에 구동오류를 일으킨 데이터에 대한 처리가 스탠바이에서 처리되지 않도록 하는 스탠바이로 구동되는 프로세서를 포함하는 것을 특징으로 하는 유엠티에스 알엔씨의 주제어장치를 위한 이중화 구조장치.
  2. UMTS RNC의 액티브 프로세서가 초기 구동할 경우 자신의 덤프 데이터를 스탠바이 프로세서로 전달해 주기 위한 타스크를 수행시키고 스탠바이로부터 해당 요청이 수신될 때까지 대기하는 통신타스크 수행단계와, 상기 통신타스크 수행단계후에 스탠바이 프로세서가 초기 구동하여 액티브 프로세서와의 초기 상태를 맞추기 위해 이중화 경로를 통해 액티브 프로세서의 덤프 데이터를 요청하는 메시지를 전송하는 스탠바이 구동단계와, 상기 스탠바이 구동단계후에 액티브 프로세서의 덤프 데이터 전달 타스크가 자신의 메모리의 내용을 덤프 데이터로 만들어 이중화 경로를 통해 스탠바이 프로세서로 전달하는 덤프데이터 전송단계와, 상기 덤프데이터 전송단계후에 UTOPIA 버스에 의해 액티브 프로세서 및 스탠바이 프로세서의 각각이 동시에 다른 외부 장비로부터 메시지를 수신받아 저장하는 외부 데이터수신단계와, 상기 외부 데이터수신단계후에 스탠바이 프로세서가 액티브 프로세서와 동시에 받은 메시지를 해쉬 테이블을 작성하여 관리하는 테이블관리단계와, 상기 테이블관리단계후에 스탠바이 프로세서가 이중화 경로를 통해 액티브 프로세서로부터 수신된 메모리 변경내용과 관련 메시지의 정보를 해쉬 테이블에 저장된 내용과 비교하여 일치하는 메시지에 대한 처리만을 수행한 후 해쉬 테이블의 해당 내용을 삭제하므로 오류데이터의 처리를 방지하는 데이터 오류방지단계로 이루어진 것을 특징으로 하는 유엠티에스 알엔씨의 주제어장치를 위한 이중화 구조장치의 제어방법.
  3. 제2항에 있어서, 상기 외부 데이터수신단계후에 액티브 프로세서가 메시지단위로 동기를 맞추기 위한 메시지 처리를 끝낸 경우 그 결과로 인해 변경된 메모리 내용 및 관련 메시지의 정보를 스탠바이 프로세서로 전달하여 동기화를 수행하는 메시지단위 동기화과정을 더 포함하는 것을 특징으로 하는 유엠티에스 알엔씨의 주제어장치를 위한 이중화 구조장치의 제어방법.
KR1020030100417A 2003-12-30 2003-12-30 유엠티에스 알엔씨의 주제어장치를 위한 이중화구조 장치및 그 제어방법 KR100566987B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030100417A KR100566987B1 (ko) 2003-12-30 2003-12-30 유엠티에스 알엔씨의 주제어장치를 위한 이중화구조 장치및 그 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030100417A KR100566987B1 (ko) 2003-12-30 2003-12-30 유엠티에스 알엔씨의 주제어장치를 위한 이중화구조 장치및 그 제어방법

Publications (2)

Publication Number Publication Date
KR20050070640A KR20050070640A (ko) 2005-07-07
KR100566987B1 true KR100566987B1 (ko) 2006-04-04

Family

ID=37260697

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030100417A KR100566987B1 (ko) 2003-12-30 2003-12-30 유엠티에스 알엔씨의 주제어장치를 위한 이중화구조 장치및 그 제어방법

Country Status (1)

Country Link
KR (1) KR100566987B1 (ko)

Also Published As

Publication number Publication date
KR20050070640A (ko) 2005-07-07

Similar Documents

Publication Publication Date Title
US6603744B2 (en) Connection establishment method, communication method, state change transmission method, state changing method, wireless apparatus, wireless device, and computer
US6804703B1 (en) System and method for establishing persistent reserves to nonvolatile storage in a clustered computer environment
US7424519B2 (en) Distributed storage system, storage device and method of copying data
US6594776B1 (en) Mechanism to clear MAC address from Ethernet switch address table to enable network link fail-over across two network segments
US7716522B2 (en) Information processing system and method for executing process during communication error
CN108989432B (zh) 用户态的文件发送方法、文件接收方法和文件收发装置
WO1988007723A1 (en) Terminal device session management protocol
US6389554B1 (en) Concurrent write duplex device
JPH11340986A (ja) 無線通信システムで用いられる装置とプログラム記録媒体
JPH10308791A (ja) データ通信方法、データ通信装置、およびデータ通信プログラム記録媒体
KR20050002865A (ko) 인피니밴드 채널 어댑터 장애용 리던던시 제공 방법 및 컴퓨터 시스템
KR100429899B1 (ko) Ｆｕｄｃｏｍ에 의한 결함허용 제어장치 및 방법
KR100566987B1 (ko) 유엠티에스 알엔씨의 주제어장치를 위한 이중화구조 장치및 그 제어방법
US5974491A (en) High speed data transfer apparatus for duplexing system
JPH09130408A (ja) ネットワークインタフェース装置
US6651184B1 (en) Isochronous transfer mode on a universal serial bus with error correction algorithms
US20020089940A1 (en) Duplexing apparatus and method in large scale system
KR100261149B1 (ko) 피씨아이(pci) 이더넷(ethernet) 제어장치 및 제어방법
JP2972193B2 (ja) 高速シリアルリンクのバッファをパージする方法、及び該方法を実施する装置
JPH114259A (ja) 仮想コネクション通信装置及び通信方法
US20020129099A1 (en) Method and apparatus for virtualizing a serial port in a data processing system
KR100735435B1 (ko) 이중화 보드에서의 데이터 처리 방법
US7664921B2 (en) Method for accessing shared memories and multiprocessor system using the method
KR940007555B1 (ko) 망동기 장치의 td 버스 인터페이스 방법
JP2007334528A (ja) 系切り替えシステム及びその方法並びにそれに用いる上位装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110214

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee