KR20050002865A - 인피니밴드 채널 어댑터 장애용 리던던시 제공 방법 및 컴퓨터 시스템 - Google Patents

인피니밴드 채널 어댑터 장애용 리던던시 제공 방법 및 컴퓨터 시스템 Download PDF

Info

Publication number
KR20050002865A
KR20050002865A KR10-2004-7014653A KR20047014653A KR20050002865A KR 20050002865 A KR20050002865 A KR 20050002865A KR 20047014653 A KR20047014653 A KR 20047014653A KR 20050002865 A KR20050002865 A KR 20050002865A
Authority
KR
South Korea
Prior art keywords
channel adapter
ports
control information
providing
failure
Prior art date
Application number
KR10-2004-7014653A
Other languages
English (en)
Inventor
쉴리프토마스
베이어제르드콘라드
에컬트볼프강
헬름마르쿠스
마에그너쥬르겐
라이쉬크리스토프
테우리히클라우스
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20050002865A publication Critical patent/KR20050002865A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/22—Alternate routing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/28—Routing or path finding of packets in data switching networks using route fault recovery
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/58—Association of routers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/35—Switches specially adapted for specific applications
    • H04L49/356—Switches specially adapted for specific applications for storage area networks
    • H04L49/358—Infiniband Switches
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L49/00—Packet switching elements
    • H04L49/55—Prevention, detection or correction of errors
    • H04L49/557—Error correction, e.g. fault recovery or fault tolerance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

본 발명은 개선의 임의의 노드의 인피니밴드 패브릭으로의 연결 신뢰성을 제공하는 방법에 관한 것으로, a) 다수의 제 1 및 제 2 포트를 가진 제 1 및 제 2 물리 채널 어댑터를 제공하는 단계와, b) 제 1 및 제 2 물리 채널 어댑터를 다수의 제 1 및 제 2 포트를 가진 하나의 논리 채널 어댑터로서 등록하는 프로그램 수단을 제공하는 단계와, c) 제 1 및 제 2 채널 어댑터용 제 1 및 제 2 제어 정보를 저장하는 제 1 및 제 2 캐싱 수단을 제공하는 단계와, d) 제 1 및 제 2 제어 정보를 저장하는 시스템 메모리 수단을 제공하는 단계와, e) 제 1 채널 어댑터의 장애의 경우에 시스템 메모리로부터 제 2 캐싱 수단으로 제 1 제어 정보를 카피하고, 제 1 포트로부터 하나 이상의 제 2 포트로의 자동 경로 이동을 개시하는 수단을 제공하는 단계를 포함한다.

Description

채널 어댑터 장애용 리던던시 제공 방법 및 컴퓨터 시스템{A METHOD FOR PROVIDING REDUNDANCY FOR CHANNEL ADAPTER FAILURE}
컴퓨터 산업은 빠르고, 패킷화된 시리얼 입출력(I/O) 상호 접속 아키텍쳐를 추구하고 있으며, 여기서 컴퓨팅 호스트 및 주변 기기는, 보통 스위칭 패브릭이라고 불리는 스위칭 네트워크에 의해 연결된다. 많은 이런 타입의 아키텍쳐가 제안되었고, 가장 최근에는 이 산업의 선두 그룹(인텔, 선 마이크로시스템, 휴렛 팩커드, IBM, 컴팩, 델 및 마이크로소프트를 포함한)들이 구성한 컨소시엄에 의해 추진된 인피니밴드(IB) 아키텍쳐가 추진되었다. IB 아키텍쳐는 인피니밴드 아키텍쳐 사양 1.0.a판에 상세하게 기재되어 있고, www.infinibandta.org에서 인피니밴드 협회로부터 입수할 수 있으며, 여기에 참고 자료로 포함된다.
인피니밴드 기술은 호스트 채널 어댑터(HCA)를 다른 HCA 혹은 타겟 채널 어댑터(TCA)에 접속시킴으로써 작동한다. HCA는 서버의 CPU 및 메모리 가까이에 위치하며, 반면에 TCA는 시스템의 디스크 저장부 및 다른 주변 기기 가까이에 위치한다. 스위치 또는 라우터가 HCA와 TCA 사이에 위치하여 데이터 패킷 자체에 포함된 정보에 기초해서 그 데이터 패킷을 정확한 TCA 목적지로 전송한다.
HCA와 TCA(혹은 다른 HCA) 사이의 접속은 인피니밴드 포인트-포인트 링크 또는 스위치 또는 라우터이며, 이는 각각 동일한 인피니밴드 서브넷 또는 패브릭 환경을 만들 수 있다. 이 스위치의 키 포인트 중 하나는 정보(혹은 데이터)의 패킷이 서비스 레벨(SL) 및 목적지 식별자(DLID/DGID)와 같은 변수에 기초해서 관리되는 것을 가능하게 한다는 점이다.
메모리 매핑식 I/O 인터페이스 버스 대신에, 인피니밴드 아키텍쳐는 스위칭식 시리얼 스위치화된 패브릭 방식을 사용해서 전개된다. 이 스위칭식 특성은 인피니밴드 아키텍쳐의 낮은 지연, 높은 대역폭 특성을 가능하게 한다. 클러스터링된 시스템 및 네트워크는 장애 수용 상호 접속을 가능하게 하는 상호 접속 표준을 필요로 한다.
이러한 요구 조건은 개선된 장애 검출 및 보정 메커니즘을 포함하는 인피니밴드 아키텍쳐를 통해 만족된다. 인피니밴드용으로 제조된 제품의 예는 인피니밴드 호스트 채널 어댑터용 IBM PCI-X를 들 수 있으며, 이는 호스트의 PCI-X 버스와 인피니밴드 네트워크 사이의 접속을 가능하게 한다. 듀얼 인피니밴드 포트는 자동 경로 이동(Automatic Path Migration) 및 하나의 HCA 장치와의 단일 혹은 다중 서브넷 접속을 지원하는 성능을 제공한다.
자동 경로 이동(APM)은 호스트 채널 어댑터(HCA) 또는 타겟 채널 어댑터(TCA) 포트에서 또는 서브넷 혹은 패브릭에서 장애가 발생했한 경우에도 처리를 계속하기 위한 수단이다. 즉, APM은 HCA 혹은 TCA에서 포트 장애가 발생했을 때, 또는 서브넷 또는 패브릭에서 링크, 스위치 또는 라우터 장애가 발생했을 때 리던던시 메커니즘을 제공한다. 그러나, 인피니밴드는 HCA의 하나 이상의 포트가 장애인 경우의 리던던시 메커니즘만을 정의하며, 전체 HCA가 장애인 경우는 정의하지 않는다.
본 발명은 전체적으로 디지털 네트워크 통신에 관한 것이며, 특히 인피니밴드 서브넷 또는 패브릭(fabric)에 연결되는 컴퓨터 시스템 또는 임의의 다른 노드의 개선된 신뢰성을 제공하는 것에 관한 것이다.
이하, 본 발명의 바람직한 실시예가 도면을 참조로 더 상세하게 설명될 것이다.
도 1은 전용 캐시 메모리를 구비한 단일 호스트 채널 어댑터의 동작을 나타내는 블록도,
도 2는 동시 기록 캐시의 경우에 리던던시 논리 호스트 채널 어댑터를 구비한 컴퓨터 시스템의 블록도,
도 3은 리던던시 메커니즘에 의해 장애 호스트 채널 어댑터를 대치한 이후의 도 2의 블록도,
도 4는 캐시의 스테이트와 후기록 캐시용 시스템 메모리 사이에 발생할 수 있는 불일치를 도시하는 도면,
도 5 내지 도 7은 후기록 캐시를 사용하는 경우의, 본 발명의 리던던시 메커니즘을 구현하는 인피니밴드 아키텍쳐에 의해 제공되는 장애 검출 및 보정 방법의 사용을 나타내는 도면.
본 발명은 전체 채널 어댑터가 고장인 경우에 대한, 호스트 채널 어댑터(HCA) 또는 타겟 채널 어댑터(TCA)와 같은 채널 어댑터(CA)용 리던던시 메커니즘을 제공한다. 본 발명의 특별한 이점은 리던던시 메커니즘이 인피니밴드 아키텍쳐에 그대로 들어맞는다는 점과, 인피니밴드 아키텍쳐에 명시된 장애 검출 및 보정 방법을 따르고 있다는 점이다.
본 발명의 특정 이점은 본 발명의 원리에 따라 설계된 장치가 인피니밴드 아키텍쳐에 완전히 부합하면서, 전체 채널 어댑터 장애에 대한 리던던시 메커니즘을 제공할 수 있다는 점이다.
본 발명의 바람직한 실시예에 따라서, 적어도 2개의 물리 호스트 채널 어댑터가 제공된다. 인피니밴드 아키텍쳐에서, 2개의 물리 호스트 채널 어댑터는 하나의 논리 호스트 채널 어댑터로 등록된다. 이들 호스트 채널 어댑터는 모두 큐 페어 제어 블록(QPCB)에 관한 큐 페어(QP) 제어 정보를 저장하기 위해서 시스템 메모리와 함께 동작하는 전용 캐싱 수단을 갖고 있다. 전체 물리 호스트 채널 어댑터의 장애의 경우에, 각각의 QPCB의 카피가 나머지 계속 동작 중인 물리 호스트 채널 어댑터에 제공된다.
본 발명의 다른 바람직한 실시예에 따라서, 동시 기록 캐시(write through cache)가 사용된다. 이 경우, 시스템 메모리에 저장된 QPCB는 각각의 물리 호스트 채널 어댑터의 전용 캐시의 완전 카피(exact copy)이다.
본 발명의 다른 바람직한 실시예에 따라서, 호스트 채널 어댑터용으로 후기록 캐시(write-back cache)가 사용된다. 이 경우, 시스템 메모리는 특정 시간에는 캐시와 동기화되며, 임의의 시점에서는 캐시의 실제 컨텐츠를 계속 반영하는 것은 아니다.
물리 호스트 채널 어댑터의 완전 장애의 경우에, 장애 호스트 채널 어댑터에 속하는 캐시의 컨텐츠도 손실된다. QPCB의 시스템 메모리 카피가 나머지 물리 호스트 채널 어댑터의 캐시에 제공된다.
이 카피는 손상된 데이터를 포함할 수 있다. 통신을 재동기화시키고, QPCB 정보를 업데이트하기 위해서, 인피니밴드 아키텍쳐가 제공하는 장애 검출 및 보정 메커니즘이 사용된다.
여기 설명되는 바람직한 실시예는 호스트 채널 어댑터(HCA)에 관한 것이지만, 본 발명은 일반적으로 인피니밴드 아키텍쳐에 따른 HCA 및 TCA를 포함하는 채널 어댑터(CA)를 포함한다.
도 1은 캐시(2) 및 캐시 디렉토리(3)를 구비한 호스트 채널 어댑터(1)를 포함한 컴퓨터 시스템을 도시하고 있다. 또한 컴퓨터 시스템은 시스템 메모리(4)를 구비하고 있다.
시스템 메모리(4), 캐시 디렉토리(3) 및 캐시(2)를 사용해서, 큐 페어 제어블록(QPCB)의 어드레스 공간이 가상 구현된다(virtualize). 하나 이상의 호스트 채널 어댑터(1)가 존재하는 경우, 서로 다른 호스트 채널 어댑터 사이의 큐 페어(QP) 번호는 서로 달라야 한다.
모든 큐 페어 제어 블록이 시스템 메모리(4)에 존재하면서, 사용시에(더 이상 사용되지 않을 때) 호스트 채널 어댑터 캐시(2)로 로딩된다(언로딩된다). 호스트 채널 어댑터(1)의 장애는 물리적으로 다른 호스트 채널 어댑터로부터의 이들 데이터를 액세스하는 것을 방해하지 않는다.
도 2는 본 발명의 바람직한 실시예의 블록도를 도시하는 것으로, 리던던시 메커니즘을 나타내고 있다. 도 1과 도 2의 컴퓨터 시스템의 동일한 구성 요소에는 동일한 참조 번호를 붙였다.
컴퓨터 시스템은 하나 이상의 포트(6)를 가진 물리 호스트 채널 어댑터(1) 및 하나 이상의 포트(8)를 가진 물리 호스트 채널 어댑터(7)를 구비하고 있다. 포트(6, 8)는 인피니밴드 서브넷 또는 패브릭(9)에 접속된다.
인피니밴드 아키텍쳐에 따라서, 2개의 물리 호스트 채널 어댑터(1, 7)는 하나의 호스트 채널 어댑터로 인식된다. 이로써, 논리 호스트 채널 어댑터(10)가 구성된다. 논리 호스트 채널 어댑터(10)는 물리 호스트 채널 어댑터(1, 7)의 포트(6, 8)를 갖고 있다.
물리 호스트 채널 어댑터(1)는 캐시(2)를 갖고 있고, 물리 호스트 채널 어댑터(7)는 캐시(11)를 갖고 있다. 두 캐시(2, 11) 모두 동시 기록 캐시로 이루어진다.
또한, 컴퓨터 시스템은 호스트 채널 어댑터(1, 7)의 큐 페어 제어 블록 데이터의 저장을 위해 시스템 메모리(4)를 갖고 있다. 서로 다른 물리 호스트 채널 어댑터(1, 7)의 큐 페어 번호는 서로 다르다.
큐 페어 번호에 대한 다른 제약은 없다. 설명을 용이하게 하기 위해서, 이하에서는, 물리 호스트 채널 어댑터(1)는 큐 페어 제어 블록(QPCB_2 내지 QPCB_m)으로 이루어진 블록(12)을 갖고 있고, 물리 호스트 채널 어댑터(7)는 큐 페어 제어 블록(QPCB_m+1 내지 QPCB_n)으로 이루어진 블록(13)을 갖고 있는 것으로 가정한다. QPCB_0 및 QPCB_1은 서브넷 관리 목적으로 사용되는 것으로, 여기서 더 이상 고려되지 않는다.
캐시(2, 11)가 동시 기록 캐시이기 때문에, 시스템 메모리(4) 내의 QPCB 데이터는 캐시(2, 11) 내의 데이터와 동일하다.
도 3은 도 2의 물리 호스트 채널 어댑터(1)의 전체 장애를 처리하기 위한 리던던시 메커니즘을 도시하고 있다.
우선, 포트(6)를 포함한 물리 호스트 채널 어댑터(1)의 전체 하드웨어 장애가 존재하는 경우를 상정한다. 이 하드웨어 장애는 인피니밴드 아키텍쳐에 의해 정의된 자동 경로 이동을 호출한다. 이런식으로 호스트 채널 어댑터(1)의 포트(6)를 포함한 하나 이상의 통신 경로가 나머지 물리 호스트 채널 어댑터(7)의 포트(8)로 이동된다.
이 과정은 완전히 인피니밴드에 의해 제공되는 자동 경로 이동(APM) 메커니즘에 의존하며, 이는 인피니밴드 아키텍쳐에 있어서 호스트 채널 어댑터(1, 7)가 2개의 개별적인 (물리) 호스트 채널 어댑터로 제공되는 것이 아니라 포트(6, 8)를 제공하는 하나의 (논리) 호스트 채널 어댑터(10)로서만 제공되기 때문이다.
필요에 따라서 블록(12)내의 QPCB의 카피가 캐시(11)에 만들어진다. 블록(12)이 캐시(2)의 컨텐츠의 완전 카피를 포함하고 있기 때문에 다른 회복 메커니즘은 필요없다.
도 4는 후기록 캐시인 경우의 상황을 도시하고 있다. 동시 기록 캐시가 아닌 후기록 캐시(14)가 사용되는 경우, 시스템 메모리(4)에 저장된 QPCB는 캐시(14)의 QPCB 데이터의 최신 상태를 항상 반영하는 것은 아니다. 이는 후기록 캐시를 사용하는 경우에, 추가적인 인피니밴드 아키텍쳐의 장애 검출 및 보정 방법이 호출되어야 하기 때문이다.
도 5는 물리 호스트 채널 어댑터 중 하나에 대한 장애 복구(failover) 이전의 상황을 도시하고 있다.
송신기 측에서, 문제의 패킷 시퀀스 번호(PSN)의 시퀀스(15)가 시스템 메모리(4)에 저장된다. 시스템 메모리(4)에 저장된 정보에 따라서, 문제의 PSN 중 시퀀스 번호(Sm)를 갖고 있는 것이 다음으로 전송되는 패킷이다.
또한, 문제의 PSN의 시퀀스(16)는, 후기록 캐시인 로컬 캐시 메모리에 저장된다. 이 시퀀스(16)는 전송된 패킷의 최신 시퀀스를 나타낸다. 따라서, 시퀀스 번호(Sn)가 이 시퀀스(16)의 최신이다.
수신기 측에, PSN의 시퀀스(7)가 존재한다. 수신기가 예상하는 다음 패킷은 시퀀스 번호(Rn)를 가진 패킷이다. 물리 호스트 채널 어댑터 중 하나에서 장애가발생한 이후에, 시퀀스(15)는 시스템 메모리(4)에 저장된 채로 어떤 영향도 받지 않고 유지된다.
시퀀스(15)의 카피가 나머지 계속 동작하는 물리 호스트 채널 어댑터에 제공된다. 이런식으로, 장애 호스트 채널 어댑터의 캐시의 시퀀스(16)가 나머지 계속 동작하는 물리 호스트 채널 어댑터의 캐시 내의 시퀀스(15)로 대치된다.
이는 호스트 채널 어댑터로부터 전송되는 다음 패킷이, 이전에 전송된 손상된 시퀀스 넘버(Sm)를 가진 패킷이기 때문이다. 수신기는 수신 응답(ACK)을 송신 중인 호스트 채널 어댑터에 리턴하고, 그 패킷을 폐기한다.
응답으로, 호스트 채널 어댑터는 시퀀스(15) 내에 식별된 다음 패킷을 전송한다. 이런식으로, 시퀀스(15)는 장애 이전의 원래의 시퀀스(16)의 상태에 이를 때까지 처리된다. 이 상태에 이른 이후에, 정상적인 시스템 동작이 계속된다.
도 6은 시퀀스(16)의 다음 시퀀스 번호(Sn)를 가진 패킷이 호스트 채널 어댑터로부터 전송된 상황을 도시하고 있다. 이 패킷을 전송한 이후에, 호스트 채널 어댑터의 하드웨어에 장애가 있다. 또한 수신기는 시퀀스 번호 Rn=Sn을 가진 예상 패킷을 수신한다.
응답으로, 수신기는 시퀀스 번호(Sn)를 가진 패킷을 수신했던 것에 대한 수신 응답을 논리 호스트 채널 어댑터에 전송한다. 논리 호스트 채널 어댑터, 즉 나머지 계속 동작하는 물리 호스트 채널 어댑터는, 이 수신 응답을 고스트 수신 응답으로 간주해서 이를 무시한다. 송신기는 도 5에 도시된 시나리오에 따라서, 시퀀스(15)의 시퀀스 번호(Sm)를 가진 패킷을 전송한다.
도 7은 호스트 채널 어댑터가 수신기로서 동작하는 시나리오를 도시한다. PSN의 시퀀스(18)는 시스템 메모리에 저장되고, 최신 시퀀스(19)는 캐시 메모리에 저장된다. 또한, 송신기가 송신할 문제의 PSN의 시퀀스(20)가 존재한다. 이는 장애 복구 이전의 상황이다.
장애 복구 이후에, 시퀀스(19)는 시퀀스(18)로 대치되며, 즉 시퀀스(18)의 카피가 시스템 메모리로부터, 논리 호스트 채널 어댑터의 나머지 계속 동작하는 물리 호스트 채널 어댑터 부분의 캐시에 제공된다. 시퀀스(20)는 변화없이 유지된다.
호스트 채널 어댑터가 시퀀스(20)의 다음 시퀀스 번호(Sn)를 가진 패킷을 송신기로부터 수신하면, 이는 시퀀스(18)의 예상되는 시퀀스 번호(Rm)와 일치하지 않는다. 응답으로, 호스트 채널 어댑터는 네거티브 수신 응답(NAK)을 송신기에 리턴한다. 이는 그 패킷이 서브넷 또는 패브릭에서 손실되었으므로, 송신기가 이들 패킷을 재송신해야 한다는 것을 패킷의 송신기에 알린다.
네거티브 수신 응답은 어느 패킷이 마지막으로 성공적으로 수신된 것인지를 나타내는 파라미터를 갖고 있다. 이런식으로, 시퀀스(20)는 시퀀스 번호 Sn=Rm로 다시 설정되며, 여기서 Rm은 시퀀스(18)의 예상되는 시퀀스 번호이다.
도면의 주요 부분에 대한 부호의 설명
물리 호스트 채널 어댑터 1 1
HCA 1 캐시 2
HCA 1 캐시 디렉토리 3
시스템 메모리 4
HCA 1 포트 6
물리 호스트 채널 어댑터 2 7
HCA 2 포트 8
인피니밴드 패브릭 9
논리 호스트 채널 어댑터 10
HCA 2 캐시 11
처음 HCA 1로 할당된 QPCB 블록 1 12
처음 HCA 1로 할당된 QPCB 블록 2 13
HCA 1 또는 2 캐시 14
PSN 시퀀스 15
PSN 시퀀스 16
PSN 시퀀스 17
PSN 시퀀스 18
PSN 시퀀스 19
PSN 시퀀스 20

Claims (9)

  1. 채널 어댑터 장애용 리던던시를 제공하는 방법에 있어서,
    다수의 제 1 포트를 가진 제 1 물리 채널 어댑터 및 다수의 제 2 포트를 가진 제 2 물리 채널 어댑터를 제공하는 단계와,
    상기 제 1 및 제 2 물리 채널 어댑터를 다수의 제 1 및 제 2 포트를 가진 하나의 논리 채널 어댑터로서 등록하는 프로그램 수단을 제공하는 단계와,
    상기 제 1 채널 어댑터용 제 1 제어 정보를 저장하는 제 1 캐싱 수단 및 상기 제 2 채널 어댑터용 제 2 제어 정보를 저장하는 제 2 캐싱 수단을 제공하는 단계와,
    상기 제 1 및 제 2 제어 정보를 저장하는 시스템 메모리 수단을 제공하는 단계와,
    상기 제 1 채널 어댑터의 장애의 경우에는 상기 시스템 메모리로부터 상기 제 2 캐싱 수단으로 상기 제 1 제어 정보를 카피하고, 상기 다수의 제 1 포트로부터 다수의 상기 제 2 포트 중 하나 이상으로 자동 경로 이동(Automatic Path Migration)을 개시하는 수단을 제공하는 단계
    를 포함하는 채널 어댑터 장애용 리던던시 제공 방법.
  2. 제 1 항에 있어서,
    상기 제 1 및 제 2 캐싱 수단은 동시 기록 캐시(write through cache)로서 동작하는
    채널 어댑터 장애용 리던던시 제공 방법.
  3. 제 1 항에 있어서,
    상기 제 1 및 제 2 캐싱 수단은 후기록 캐시(store back cache)로서 동작하는
    채널 어댑터 장애용 리던던시 제공 방법.
  4. 제 3 항에 있어서,
    인피니밴드 타입의 장애 검출 및 보정 방법을 사용해서 상기 제 2 포트 중 하나와 다른 인피니밴드 채널 어댑터 사이의 통신을 재동기화시키는 수단을 제공하는 단계를 더 포함하는
    채널 어댑터 장애용 리던던시 제공 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 따른 방법을 수행하는 컴퓨터 프로그램 제품.
  6. 다수의 제 1 포트(6)를 가진 제 1 물리 채널 어댑터(1) 및 다수의 제 2 포트(8)를 가진 제 2 물리 채널 어댑터(7)와,
    인피니밴드 타입의 아키텍쳐에 따라서, 상기 제 1 및 제 2 물리 채널 어댑터를 다수의 제 1 및 제 2 포트를 가진 하나의 논리 채널 어댑터(10)로서 등록하는 수단과,
    상기 제 1 채널 어댑터용 제 1 제어 정보를 저장하는 제 1 캐싱 수단(2) 및 상기 제 2 채널 어댑터용 제 2 제어 정보를 저장하는 제 2 캐싱 수단(11)과,
    제 1 제어 정보(12) 및 제 2 제어 정보(13)를 저장하는 시스템 메모리 수단(4)과,
    상기 제 1 채널 어댑터의 장애의 경우에 상기 시스템 메모리(12)로부터 상기 제 2 캐싱 수단(11)으로 상기 제 1 제어 정보를 카피하고, 상기 다수의 제 1 포트(6)로부터 다수의 상기 제 2 포트(8) 중 하나 이상으로의 인피니밴드 타입 자동 경로 이동을 개시하는 수단
    을 포함하는 컴퓨터 시스템.
  7. 제 6 항에 있어서,
    상기 제 1 및 제 2 캐싱 수단은 동시 기록 캐시로서 동작하는
    컴퓨터 시스템.
  8. 제 6 항에 있어서,
    상기 제 1 및 제 2 캐싱 수단은 후기록 캐시로서 동작하는
    컴퓨터 시스템.
  9. 제 6 항 내지 제 8 항 중 어느 한 항에 있어서,
    인피니밴드 타입의 장애 검출 및 보정 방법을 사용해서 제 2 포트 중 하나와 다른 인피니밴드 채널 어댑터 사이의 통신을 재동기화시키는 수단을 더 포함하는
    컴퓨터 시스템.
KR10-2004-7014653A 2002-04-18 2003-04-04 인피니밴드 채널 어댑터 장애용 리던던시 제공 방법 및 컴퓨터 시스템 KR20050002865A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP02008692 2002-04-18
EP02008692.2 2002-04-18
PCT/EP2003/003530 WO2003088594A1 (en) 2002-04-18 2003-04-04 A method for providing redundancy for channel adapter failure

Publications (1)

Publication Number Publication Date
KR20050002865A true KR20050002865A (ko) 2005-01-10

Family

ID=29225590

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2004-7014653A KR20050002865A (ko) 2002-04-18 2003-04-04 인피니밴드 채널 어댑터 장애용 리던던시 제공 방법 및 컴퓨터 시스템

Country Status (5)

Country Link
JP (1) JP2005527898A (ko)
KR (1) KR20050002865A (ko)
CN (1) CN1647466A (ko)
AU (1) AU2003226784A1 (ko)
WO (1) WO2003088594A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006343822A (ja) * 2005-06-07 2006-12-21 Fujitsu Ltd ライブラリ装置
US7756012B2 (en) * 2007-05-18 2010-07-13 Nvidia Corporation Intelligent failover in a load-balanced network environment
CN101510142B (zh) * 2008-02-15 2011-12-21 环旭电子股份有限公司 存储设备的多输出入接口系统与通信方法
CN102566944B (zh) * 2011-12-31 2015-09-02 曙光信息产业股份有限公司 存储路径冗余方法
US10230794B2 (en) 2013-03-15 2019-03-12 Oracle International Corporation System and method for efficient virtualization in lossless interconnection networks
US9990221B2 (en) 2013-03-15 2018-06-05 Oracle International Corporation System and method for providing an infiniband SR-IOV vSwitch architecture for a high performance cloud computing environment
CN103312564B (zh) * 2013-06-24 2016-07-06 曙光信息产业(北京)有限公司 InfiniBand网络检测方法
US10397105B2 (en) 2014-03-26 2019-08-27 Oracle International Corporation System and method for scalable multi-homed routing for vSwitch based HCA virtualization
CN107547260B (zh) * 2017-07-24 2020-12-22 杭州沃趣科技股份有限公司 一种长距infiniband链路检测切换修复的方法
CN107451092A (zh) * 2017-08-09 2017-12-08 郑州云海信息技术有限公司 一种基于ib网络的数据传输系统
CN107592361B (zh) * 2017-09-20 2020-05-29 郑州云海信息技术有限公司 一种基于双ib网络的数据传输方法、装置、设备

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5835696A (en) * 1995-11-22 1998-11-10 Lucent Technologies Inc. Data router backup feature
US5963540A (en) * 1997-12-19 1999-10-05 Holontech Corporation Router pooling in a network flowswitch
US6195705B1 (en) * 1998-06-30 2001-02-27 Cisco Technology, Inc. Mobile IP mobility agent standby protocol
US6295276B1 (en) * 1999-12-31 2001-09-25 Ragula Systems Combining routers to increase concurrency and redundancy in external network access
US20010048661A1 (en) * 2000-05-24 2001-12-06 David Clear Method and apparatus for multi-protocol redundant router protocol support

Also Published As

Publication number Publication date
WO2003088594A1 (en) 2003-10-23
CN1647466A (zh) 2005-07-27
AU2003226784A1 (en) 2003-10-27
JP2005527898A (ja) 2005-09-15

Similar Documents

Publication Publication Date Title
US6545981B1 (en) System and method for implementing error detection and recovery in a system area network
US6721806B2 (en) Remote direct memory access enabled network interface controller switchover and switchback support
US6493343B1 (en) System and method for implementing multi-pathing data transfers in a system area network
EP1499984B1 (en) System, method, and product for managing data transfers in a network
US7805498B2 (en) Apparatus for providing remote access redirect capability in a channel adapter of a system area network
US6975587B1 (en) Mechanism for automatic protection switching in a router
US7734720B2 (en) Apparatus and system for distributing block data on a private network without using TCP/IP
US8332729B2 (en) System and method for automatic communication lane failover in a serial link
US20030035433A1 (en) Apparatus and method for virtualizing a queue pair space to minimize time-wait impacts
EP0576136A2 (en) Error recovery method in a system constituted by nodes connected by lienks which transfer error control fames
JP2004032224A (ja) サーバ引継システムおよびその方法
TWI410084B (zh) 於負載平衡網路環境中之智慧型故障排除
US20020198927A1 (en) Apparatus and method for routing internet protocol frames over a system area network
KR100464195B1 (ko) 데이터를 전송하기 위한 신뢰성 있는 프로토콜을 제공하는방법 및 장치
KR20050002865A (ko) 인피니밴드 채널 어댑터 장애용 리던던시 제공 방법 및 컴퓨터 시스템
CN108768721B (zh) 一种基于包暂存的主备vnf切换技术

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application