JPS5844764A - 半導体集積回路装置の製造法 - Google Patents
半導体集積回路装置の製造法Info
- Publication number
- JPS5844764A JPS5844764A JP56142433A JP14243381A JPS5844764A JP S5844764 A JPS5844764 A JP S5844764A JP 56142433 A JP56142433 A JP 56142433A JP 14243381 A JP14243381 A JP 14243381A JP S5844764 A JPS5844764 A JP S5844764A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- type diffusion
- diffusion layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000004065 semiconductor Substances 0.000 title claims description 6
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 230000003321 amplification Effects 0.000 abstract description 7
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 7
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 46
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 241000218691 Cupressaceae Species 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/0203—Particular design considerations for integrated circuits
- H01L27/0214—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L
- H01L27/0229—Particular design considerations for integrated circuits for internal polarisation, e.g. I2L of bipolar structures
- H01L27/0233—Integrated injection logic structures [I2L]
- H01L27/0237—Integrated injection logic structures [I2L] using vertical injector structures
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、Ｉ”Ｌ論理装置のような半導体集積回路装
置の製造法の改良に関するものである。
置の製造法の改良に関するものである。
従来のＩ”Ｌ論理装置の製造法につき、第１図（ａ）〜
碑）を参照して説明する。これらの図においてｌは＜Ｉ
ｌｌ＞面のｎ型シリーン基板、２はｆｉ−エピタキシャ
ル層、３．４はｐ型拡散領域、５はｆｉ口型拡散領域あ
〉、６社シリコン酸化膜、７．８．９は電極領域である
。
碑）を参照して説明する。これらの図においてｌは＜Ｉ
ｌｌ＞面のｎ型シリーン基板、２はｆｉ−エピタキシャ
ル層、３．４はｐ型拡散領域、５はｆｉ口型拡散領域あ
〉、６社シリコン酸化膜、７．８．９は電極領域である
。
まず、第１図（ａ）に示すように、ｎ型シリコシ基板ｌ
の表面側にｎ−エピタキシャル層２を結晶成長させる。
の表面側にｎ−エピタキシャル層２を結晶成長させる。
次に、第１図（ｂ）に示すように、ｎ−エピタキシャル
層２の領域内にｐ型拡散領域３と４とを互に離間させて
形成する。これらの領域３，４の形成方法は、例えば、
ボロンなどのｐ型不純物を選択的にイオン注入して熱処
理する方法を用いる。
層２の領域内にｐ型拡散領域３と４とを互に離間させて
形成する。これらの領域３，４の形成方法は、例えば、
ボロンなどのｐ型不純物を選択的にイオン注入して熱処
理する方法を用いる。
次に、＠１図（Ｃ）に示すように、ｐ型拡散領域４内に
口型拡散領域５ｔ−形成する。この領域５の形成方法は
、例えばりん、ひ木などのｎ型不純物を選択的にイオン
注入して熱処理する方法を用いる。
口型拡散領域５ｔ−形成する。この領域５の形成方法は
、例えばりん、ひ木などのｎ型不純物を選択的にイオン
注入して熱処理する方法を用いる。
次に、第１図（ｄ）に示すように、ｎ−エピタキシャル
層２、ｐｍ！拡散領域３，４およびｎ型拡散領域５上に
シリコン酸化膜６を形成し、さらＫｐ型拡散領域３．４
およびｎ型拡散領域５上のシリコン酸化１［６がない部
分に接する電極領域７．８．９を形成する。
層２、ｐｍ！拡散領域３，４およびｎ型拡散領域５上に
シリコン酸化膜６を形成し、さらＫｐ型拡散領域３．４
およびｎ型拡散領域５上のシリコン酸化１［６がない部
分に接する電極領域７．８．９を形成する。
従来、前述のようにして得たＩ”Ｌ論理装置は、電極領
域７ｆ：インジェクタ、電極領域８ｔ−人力、電極領域
９を出力として用いて動作させていえ。
域７ｆ：インジェクタ、電極領域８ｔ−人力、電極領域
９を出力として用いて動作させていえ。
このようにしてＩ”Ｌ論理装置を構成した場合には、ｐ
ｒｉ拡散領域３、ｎ−エピタキシャル層２、ｐ型拡散領
域４で構成されるｐｎｐ）９ンジスタは横方向に形成さ
れている。このよりなＩ”Ｌ論理装置において、電流増
幅率を上げるためにはｐ型拡散領域３の拡散層を深くす
る必要があるが、このようにすると横方向にも同程度拡
散するので、トランジスタの寸法が大きくなってＩ”Ｌ
論理装置の面積が大きくなるという問題がある。また、
ｐ型拡散領域３から直下のｉエピタキシャル層２への注
入はｐ型拡散領域４に輸送されず、無効電流成分となる
ので、ｐｕｐ）ランジスタの電流増幅率が低くなル、消
費電力が大きいという問題があった。
ｒｉ拡散領域３、ｎ−エピタキシャル層２、ｐ型拡散領
域４で構成されるｐｎｐ）９ンジスタは横方向に形成さ
れている。このよりなＩ”Ｌ論理装置において、電流増
幅率を上げるためにはｐ型拡散領域３の拡散層を深くす
る必要があるが、このようにすると横方向にも同程度拡
散するので、トランジスタの寸法が大きくなってＩ”Ｌ
論理装置の面積が大きくなるという問題がある。また、
ｐ型拡散領域３から直下のｉエピタキシャル層２への注
入はｐ型拡散領域４に輸送されず、無効電流成分となる
ので、ｐｕｐ）ランジスタの電流増幅率が低くなル、消
費電力が大きいという問題があった。
この発明は、１ｍ９Ｆランジスタのようなｐｎｐ構造を
縦方向に形成することによシ、前述した従来の問題を解
決して、小型で低消費・電力で動作できるＩ’Ｌ論理鋏
置装ような半導体集積回路装置の製造方法を提供するこ
とを目的としている。
縦方向に形成することによシ、前述した従来の問題を解
決して、小型で低消費・電力で動作できるＩ’Ｌ論理鋏
置装ような半導体集積回路装置の製造方法を提供するこ
とを目的としている。
この目的を達成するために、この発明による半導体集積
回路装置の製造法は、−導電型の第１領域を基板の表面
側に形成する工程と、前記第１領斌内に逆導電型の第２
領域を形成する工程と、−導電型の第３領域を前記第２
領域内に形成すると共に一導電型の第４領域を第３領域
と離間させて第２領域と第１領域とにまたがるように形
成する工程と、前記第４領域内に逆導電型の第５領域を
形成する工程とを含むことを特徴とするものである。
回路装置の製造法は、−導電型の第１領域を基板の表面
側に形成する工程と、前記第１領斌内に逆導電型の第２
領域を形成する工程と、−導電型の第３領域を前記第２
領域内に形成すると共に一導電型の第４領域を第３領域
と離間させて第２領域と第１領域とにまたがるように形
成する工程と、前記第４領域内に逆導電型の第５領域を
形成する工程とを含むことを特徴とするものである。
以下、この発明の一実施例によるＩ”Ｌ論理装置の製造
法につき、第２図（ａ）〜（ｅ）を参照して説明する。
法につき、第２図（ａ）〜（ｅ）を参照して説明する。
これらの図において、１１はシリコン基板、１２は第１
領域であるｎ−型エピタキシャル層、１Ｂは館２領斌で
あるｐ型拡散層、１４．１５は第４゜第３領域であるｎ
型拡散層、１６は第５領域であるｐ型拡散層、−１７＃
−ｊ：シリコン酸化膜、１８，１９゜２０は電極領域で
ある。
領域であるｎ−型エピタキシャル層、１Ｂは館２領斌で
あるｐ型拡散層、１４．１５は第４゜第３領域であるｎ
型拡散層、１６は第５領域であるｐ型拡散層、−１７＃
−ｊ：シリコン酸化膜、１８，１９゜２０は電極領域で
ある。
まず、第２図（ａ）に示すようにシリコン基板１１の表
面側に第１領域であるｎ−エピタキシャル層１２を結晶
成長させる。次に、第２図Ｃｂ）に示すように、ｎ′″
エピタキシャル層１２の領域内に第２°領域であるｐ型
拡散層１３を形成する。このｐ型拡散層１３の形成方法
は、ボロンなどのｐ型不純物イオンを選択的にイオン注
入して熱処理する方法を用いる。
面側に第１領域であるｎ−エピタキシャル層１２を結晶
成長させる。次に、第２図Ｃｂ）に示すように、ｎ′″
エピタキシャル層１２の領域内に第２°領域であるｐ型
拡散層１３を形成する。このｐ型拡散層１３の形成方法
は、ボロンなどのｐ型不純物イオンを選択的にイオン注
入して熱処理する方法を用いる。
次に、第２図（Ｃ） Ｋ示すように％ｐ型拡散層ｌｓ内
に第４領域であるｎ型拡散層！５を形成すると共に、こ
れと離間させて第３領域であるｎ型拡散層１４をｐ型拡
散層１３とｎ−エピタキシャル層！２とにｔｉがらせて
形成する。ｎ型拡散層１４．１５の形成方法はシん、ひ
素などのｎ型不純物を選択的にイオン注入して熱処理す
る方法を用いる。次に、第４図（ロ）に示すように、ｎ
型拡散層１５内に第５領域であるｐｆｆｌ拡散層１６を
、第２領域であるｐ型拡散層１３を形成した方法と同様
な方法などによシ、形成する。次に、第４図（ｅ） Ｋ
示すように、ｐｆｆｌ拡散層１６、ｐｍ拡散層１３およ
びｍ１ｌｌ拡散層ｌｓ上にシリコン酸化膜゛１７を形成
し、さらＫｐ型拡散層１６，１３、ｎ型拡散層１５上の
シリコン酸化膜がない部分に接するように電極領域１８
．１９．２０を形成する。以下、通常の方法でＩ”Ｌ論
理装置を、ｐ型拡散層１６をインジェクタ、ｐ型拡散層
１３を入力、ｎ型拡散層１５’ｉ出力として用いるよう
に構成する。
に第４領域であるｎ型拡散層！５を形成すると共に、こ
れと離間させて第３領域であるｎ型拡散層１４をｐ型拡
散層１３とｎ−エピタキシャル層！２とにｔｉがらせて
形成する。ｎ型拡散層１４．１５の形成方法はシん、ひ
素などのｎ型不純物を選択的にイオン注入して熱処理す
る方法を用いる。次に、第４図（ロ）に示すように、ｎ
型拡散層１５内に第５領域であるｐｆｆｌ拡散層１６を
、第２領域であるｐ型拡散層１３を形成した方法と同様
な方法などによシ、形成する。次に、第４図（ｅ） Ｋ
示すように、ｐｆｆｌ拡散層１６、ｐｍ拡散層１３およ
びｍ１ｌｌ拡散層ｌｓ上にシリコン酸化膜゛１７を形成
し、さらＫｐ型拡散層１６，１３、ｎ型拡散層１５上の
シリコン酸化膜がない部分に接するように電極領域１８
．１９．２０を形成する。以下、通常の方法でＩ”Ｌ論
理装置を、ｐ型拡散層１６をインジェクタ、ｐ型拡散層
１３を入力、ｎ型拡散層１５’ｉ出力として用いるよう
に構成する。
前述のようにして製造され九Ｉ”Ｌ論理装置は、ｐｕｐ
）ランジスタが縦方向に形成されている。したがって、
電極領域１８．１９で挾まれて拡散層１３．１５．［６
で構成されたｐｎｐ）ランジスタは縦方向に形成されて
いるので、拡散層重６から真下に注入された電流は大部
分がｎ型拡散層１３へ輸送される。このため、前述した
従来の製造法でつくられたものに比べて、この発明の一
実施例によるものは、電流増幅率が大きくなシ、消費電
力が小さくなる。すなわち、前述した従来の製造法でつ
くったものの電流増幅率は約０．３〜０．４８度である
のに対し、この発明の一実施例の製造法でつくったもの
は０．８以上に改善できるので、消費電力をｌ／２以下
に減少させることができる。また、ｎ型拡散層１４、ｐ
型拡散層１６の厚さを薄くしても、電流増幅率がほとん
ど変化しないので、これらの接合深さを浅くすることが
できて、横方向の拡散もきわめて小さくすることができ
、このためにトランジスタの寸法精度を向上させてＩ”
Ｌ論理装置の寸法を小さくすることができる。
）ランジスタが縦方向に形成されている。したがって、
電極領域１８．１９で挾まれて拡散層１３．１５．［６
で構成されたｐｎｐ）ランジスタは縦方向に形成されて
いるので、拡散層重６から真下に注入された電流は大部
分がｎ型拡散層１３へ輸送される。このため、前述した
従来の製造法でつくられたものに比べて、この発明の一
実施例によるものは、電流増幅率が大きくなシ、消費電
力が小さくなる。すなわち、前述した従来の製造法でつ
くったものの電流増幅率は約０．３〜０．４８度である
のに対し、この発明の一実施例の製造法でつくったもの
は０．８以上に改善できるので、消費電力をｌ／２以下
に減少させることができる。また、ｎ型拡散層１４、ｐ
型拡散層１６の厚さを薄くしても、電流増幅率がほとん
ど変化しないので、これらの接合深さを浅くすることが
できて、横方向の拡散もきわめて小さくすることができ
、このためにトランジスタの寸法精度を向上させてＩ”
Ｌ論理装置の寸法を小さくすることができる。
以上説明したように、この発明による半導体集積回路装
置の製造法は、ｐｎｐ構造を縦方法に形成するようにし
たので、この発明の製造法で得られたものは、小型であ
シ、また低消費電力で動作できるという効果がある。
置の製造法は、ｐｎｐ構造を縦方法に形成するようにし
たので、この発明の製造法で得られたものは、小型であ
シ、また低消費電力で動作できるという効果がある。
第１図（ａ）〜（ｄ）は従来のＩ”Ｌ論理装置の製造法
の一例を工程順に示す断面図、第２図（ａ）〜（ｅ）は
この発明の一実施例によるＩ”Ｌ論理装置の製造法を工
１１Ｊ［Ｋ示す断面図である。 １１・・・シリコン基板、１２・・・ｎ−エビタ命シャ
ル層（第１領域）、１３・・・ｐＷ！拡散層（第２領域
）、１４．１５・ｎｕ拡散層（第４．第３領域）、１６
・・・ｐ型拡散層（第５領域）。 特許出願人 沖電気工業株式会社 矛１図 才２図 牙 ２ｔ！Ｉ
の一例を工程順に示す断面図、第２図（ａ）〜（ｅ）は
この発明の一実施例によるＩ”Ｌ論理装置の製造法を工
１１Ｊ［Ｋ示す断面図である。 １１・・・シリコン基板、１２・・・ｎ−エビタ命シャ
ル層（第１領域）、１３・・・ｐＷ！拡散層（第２領域
）、１４．１５・ｎｕ拡散層（第４．第３領域）、１６
・・・ｐ型拡散層（第５領域）。 特許出願人 沖電気工業株式会社 矛１図 才２図 牙 ２ｔ！Ｉ
Claims (1)
- 一導電型の第１領域を基板の表面側に形成する工程と、
前記第１領域内に逆導電型の第２領域を形成する工程と
、−導電型の第３領域を前記第２領域内に形成すると共
に一導電型の第４領域を第３領域と離間させて第２領域
と第、！領域とにまえがるように形成する工程と、前記
第４領域内に逆導電型の第５領域を形成する工程を含む
仁とｔ−特徴とする半導体集積回路装置の製造法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56142433A JPS5844764A (ja) | 1981-09-11 | 1981-09-11 | 半導体集積回路装置の製造法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56142433A JPS5844764A (ja) | 1981-09-11 | 1981-09-11 | 半導体集積回路装置の製造法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5844764A true JPS5844764A (ja) | 1983-03-15 |
Family
ID=15315191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56142433A Pending JPS5844764A (ja) | 1981-09-11 | 1981-09-11 | 半導体集積回路装置の製造法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5844764A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5368087A (en) * | 1976-11-29 | 1978-06-17 | Fujitsu Ltd | Semiconductor device |
-
1981
- 1981-09-11 JP JP56142433A patent/JPS5844764A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5368087A (en) * | 1976-11-29 | 1978-06-17 | Fujitsu Ltd | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4283236A (en) | Method of fabricating lateral PNP transistors utilizing selective diffusion and counter doping | |
| JPS61181161A (ja) | 半導体装置の製造方法 | |
| GB1580471A (en) | Semi-conductor integrated circuits | |
| US4205330A (en) | Method of manufacturing a low voltage n-channel MOSFET device | |
| JPH06151738A (ja) | 半導体装置及びその製造方法 | |
| JPS5844764A (ja) | 半導体集積回路装置の製造法 | |
| US4599635A (en) | Semiconductor integrated circuit device and method of producing same | |
| JPH02101747A (ja) | 半導体集積回路とその製造方法 | |
| US3389023A (en) | Methods of making a narrow emitter transistor by masking and diffusion | |
| JP3128808B2 (ja) | 半導体装置 | |
| EP0029987B1 (en) | Semiconductor device | |
| JPS61161761A (ja) | 半導体装置 | |
| JPS6059777A (ja) | 半導体装置の製造方法 | |
| JPS62198162A (ja) | Ｍｏｓトランジスタ及びその製造方法 | |
| GB1133422A (en) | Improvements in or relating to methods of manufacturing planar transistors | |
| JPH0449672A (ja) | Ｄｍｏｓトランジスター | |
| JPS5891672A (ja) | 半導体装置 | |
| US3140206A (en) | Method of making a transistor structure | |
| JPS62143467A (ja) | 半導体集積回路 | |
| JPS63181475A (ja) | 接合型電界効果トランジスタ | |
| JPS61263149A (ja) | 半導体装置の製造方法 | |
| JPS5946059A (ja) | 半導体集積回路の製造方法 | |
| JPS60109274A (ja) | 半導体集積回路装置とその製造法 | |
| JPS57128954A (en) | Iil semiconductor device | |
| JPS5835967A (ja) | 半導体装置 |