JPS5844749A - 半導体装置用キヤツプ及びその製造方法 - Google Patents
半導体装置用キヤツプ及びその製造方法Info
- Publication number
- JPS5844749A JPS5844749A JP56143241A JP14324181A JPS5844749A JP S5844749 A JPS5844749 A JP S5844749A JP 56143241 A JP56143241 A JP 56143241A JP 14324181 A JP14324181 A JP 14324181A JP S5844749 A JPS5844749 A JP S5844749A
- Authority
- JP
- Japan
- Prior art keywords
- glass
- layer
- cap
- sealing glass
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/163—Connection portion, e.g. seal
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置用キャップおよびその製造方法に関
し、特にサファイヤ等の平滑度の高いキャップ部材に封
着ガラスをグレーズして成る半導体装置用キャップおよ
びその製造方法に関する。
し、特にサファイヤ等の平滑度の高いキャップ部材に封
着ガラスをグレーズして成る半導体装置用キャップおよ
びその製造方法に関する。
従来のこの種のキャップ拡、キャップ部材にスクリーン
印刷法によシ封着ガラスを印刷し、その後該キャップを
作業温度以下で焼成し、封着ガラスを中ヤップ部材にグ
レーズしていえ。
印刷法によシ封着ガラスを印刷し、その後該キャップを
作業温度以下で焼成し、封着ガラスを中ヤップ部材にグ
レーズしていえ。
しかしながら、このようなキャップを使って半導体装置
を封止する際、下記のような欠点が生じる。
１ 一般に１この種のキャップを封止する際には、ベルト炉
等を用いて、第１図の半導体装置の断面図に示すように
、半導体素子１を固着しボンディングワイヤ２を接続し
たセ２建ツクケース３に、封着ガラス４をグレーズした
キャップ部材５を載置し、その上に荷重６を載せて半導
体装置を往々に加熱する。このようにして、封着ガラス
４の温度が封着ガラスの作業温度に達すると、第２図の
半導体装置の断面図に示すように封着ガラス４は流動し
、半導体装置内を気密封止する。この時、キャップ部材
５は荷重６によシ押し下げられ、従って半導体装置内の
気圧は高くなる。封入作業時のベルト炉の最高温度は作
業温度よシ高いので、半導体装置の温度はさらに上昇し
、半導体装置内の気圧は一層高くなる。この時、封着ガ
ラスの粘度はかな〕低くなっておシ、かつキャップ部材
がす７アイヤ等の平滑な表面を有する材料の場合には、
第３図の半導体装置の封止部の拡大断面図に示すように
、半導体装置内の気体はキャップ部材５と新着ガラス４
との界面近傍の封着ガラスを押し出してしまう。この作
用が著しい場合には、気孔７が封止部を貫通することさ
えある。封着ガラスが結晶化ガラスの場合には、上述の
ように封止部が不完全な状態で結晶化してしまう。また
、封着ガラスが非晶質ガラスの場合には、上述のように
封止部が不完全な状態で冷却される。このようにして封
止された半導体装置は、信頼性の低い半導体装置となっ
てしまう。
を封止する際、下記のような欠点が生じる。
１ 一般に１この種のキャップを封止する際には、ベルト炉
等を用いて、第１図の半導体装置の断面図に示すように
、半導体素子１を固着しボンディングワイヤ２を接続し
たセ２建ツクケース３に、封着ガラス４をグレーズした
キャップ部材５を載置し、その上に荷重６を載せて半導
体装置を往々に加熱する。このようにして、封着ガラス
４の温度が封着ガラスの作業温度に達すると、第２図の
半導体装置の断面図に示すように封着ガラス４は流動し
、半導体装置内を気密封止する。この時、キャップ部材
５は荷重６によシ押し下げられ、従って半導体装置内の
気圧は高くなる。封入作業時のベルト炉の最高温度は作
業温度よシ高いので、半導体装置の温度はさらに上昇し
、半導体装置内の気圧は一層高くなる。この時、封着ガ
ラスの粘度はかな〕低くなっておシ、かつキャップ部材
がす７アイヤ等の平滑な表面を有する材料の場合には、
第３図の半導体装置の封止部の拡大断面図に示すように
、半導体装置内の気体はキャップ部材５と新着ガラス４
との界面近傍の封着ガラスを押し出してしまう。この作
用が著しい場合には、気孔７が封止部を貫通することさ
えある。封着ガラスが結晶化ガラスの場合には、上述の
ように封止部が不完全な状態で結晶化してしまう。また
、封着ガラスが非晶質ガラスの場合には、上述のように
封止部が不完全な状態で冷却される。このようにして封
止された半導体装置は、信頼性の低い半導体装置となっ
てしまう。
本発明は上述のような欠点を除去する丸めになされたも
のである。
のである。
すなわち、第４図は本発明のキャップの実施例を示す部
分断面図で、封着シラスを２層にして、キャップ側の第
１層目の封着ガラス８に結晶化ガラスあるいは第２層目
の封着ガラス９よｐ作業温度の高い封着ガラスを用いて
、中ヤップ部材５に完全にグレーズしておけばよい。キ
ャップ部材に完全にグレーズするためには、キャップ部
材に第１層目の封着ガラス８を印刷後、鋏封着ガ２スの
作業温度以上の温度でキャップ焼成すればよい。
分断面図で、封着シラスを２層にして、キャップ側の第
１層目の封着ガラス８に結晶化ガラスあるいは第２層目
の封着ガラス９よｐ作業温度の高い封着ガラスを用いて
、中ヤップ部材５に完全にグレーズしておけばよい。キ
ャップ部材に完全にグレーズするためには、キャップ部
材に第１層目の封着ガラス８を印刷後、鋏封着ガ２スの
作業温度以上の温度でキャップ焼成すればよい。
このような焼成を行なえば、封着ガラスが結晶化ガラス
の場合には、この時点で結晶化する。また、封着ガラス
が非晶質の場合には、封着ガラスはキャップ部材上に完
全にグレーズされる。このように完全にグレーズされた
第１層目の封着ガラス８の上に菖２層目の封着ガラス９
を印刷し、仁の第２層目の封着ガラスの作業温度以下で
焼−成してグレーズする。
の場合には、この時点で結晶化する。また、封着ガラス
が非晶質の場合には、封着ガラスはキャップ部材上に完
全にグレーズされる。このように完全にグレーズされた
第１層目の封着ガラス８の上に菖２層目の封着ガラス９
を印刷し、仁の第２層目の封着ガラスの作業温度以下で
焼−成してグレーズする。
上述のような本発明によるキャップを用いて半導体装置
を封止するには、第２層目の封着ガラスの作業温度で封
止すればよい。この時、第１層目の封着ガラスの作業温
度は高いえめ、封止作業中に仁の第１層目の封着ガラス
の粘度が著しく低くなることはない。従って、す７アイ
ヤ等の表面平滑なキャップ部材を用いても、キャップ部
材と封着ガラスとの界面のガラスが押し流されるような
こと妹ない。
を封止するには、第２層目の封着ガラスの作業温度で封
止すればよい。この時、第１層目の封着ガラスの作業温
度は高いえめ、封止作業中に仁の第１層目の封着ガラス
の粘度が著しく低くなることはない。従って、す７アイ
ヤ等の表面平滑なキャップ部材を用いても、キャップ部
材と封着ガラスとの界面のガラスが押し流されるような
こと妹ない。
以下、ｓ麹例によシ本発明を説明する。す７アイヤ板の
封止部に５０μ＠ｌｉ［の厚さに第１層目の封着ガラス
８をスクリーン印刷法によシ印刷する。この封着ガラス
としては、比較的作業温度の高い日本電気ガラス社製Ｌ
８−０１１０ （作業温度４６０℃）を用い九。
封止部に５０μ＠ｌｉ［の厚さに第１層目の封着ガラス
８をスクリーン印刷法によシ印刷する。この封着ガラス
としては、比較的作業温度の高い日本電気ガラス社製Ｌ
８−０１１０ （作業温度４６０℃）を用い九。
その後、４８０℃、１５分間加熱焼成して、す７アイヤ
上にグレーズした。この上にｊｌＪ層目の封着ガラス９
として、日本電気ガラス社製Ｌ８−０８０３（作業温度
４００℃）を２００μ−程度の厚さ、に印刷して３６０
℃、１５分間加熱焼成し、グレーズした。
上にグレーズした。この上にｊｌＪ層目の封着ガラス９
として、日本電気ガラス社製Ｌ８−０８０３（作業温度
４００℃）を２００μ−程度の厚さ、に印刷して３６０
℃、１５分間加熱焼成し、グレーズした。
このようにして作製したキャップを使って、半導体装置
を最高温度４３０℃のベルト炉にて封入した。この際、
第２層目の封着ガラスは十分粘度が低くなる丸めセラミ
ックケースと接着するが、第１層目の新着ガラスの粘度
は低くならない丸め、す７アイヤ板と第１層目の封着ガ
ラスとの界面近傍の封着ガラスは押し流されることはな
かった。
を最高温度４３０℃のベルト炉にて封入した。この際、
第２層目の封着ガラスは十分粘度が低くなる丸めセラミ
ックケースと接着するが、第１層目の新着ガラスの粘度
は低くならない丸め、す７アイヤ板と第１層目の封着ガ
ラスとの界面近傍の封着ガラスは押し流されることはな
かった。
上述の実施例においては、第１層目の封着ガラスとして
非晶質ガラスを用いたが、結晶化ガラスを用いてもよい
。結晶化ガラスを用いる場合でも、印刷後、作業温度以
上に加熱して、第１層目の封着ガラスを結晶化させ友後
、第２層目の封着ガラスを印刷すればよい。このように
すれば、封止作業中にキャップ温度が高くなってもす７
アイヤ板と篤１層目の封着ガラス間との接着が不完全に
なることはない。
非晶質ガラスを用いたが、結晶化ガラスを用いてもよい
。結晶化ガラスを用いる場合でも、印刷後、作業温度以
上に加熱して、第１層目の封着ガラスを結晶化させ友後
、第２層目の封着ガラスを印刷すればよい。このように
すれば、封止作業中にキャップ温度が高くなってもす７
アイヤ板と篤１層目の封着ガラス間との接着が不完全に
なることはない。
なお実施例では封着ガラス層が２層の場合について説明
したが、２層以上の多層にしてもよく、この場合は第２
層目以上の封着ガラスはスクリーン印刷後それぞれの作
業温度以下で焼成すればよい。
したが、２層以上の多層にしてもよく、この場合は第２
層目以上の封着ガラスはスクリーン印刷後それぞれの作
業温度以下で焼成すればよい。
又、キャップ部材としては、表面を平滑に加工したセラ
ミック、石英などの絶縁材料を用いることもできる。
ミック、石英などの絶縁材料を用いることもできる。
第１図、第２図は従来のキャップを使りた半導体装置の
封止作業を説明する断面図、第３図は半導体装置の封止
部の拡大断面図、第４図は本発明によるキャップの実施
例を示す部分断面図である。 １・・・・・・半導体素子、２・・・・・・ボンディン
グワイヤ、３・・・・・・セラミックケース、４・・・
・・・封着ガラス、５・・・・・・キャップ部材、６・
・・・・・荷重、７・・・・・・気孔部、８・・・・・
・ｊｌ１層目の封着ガラス、９・・・・・・謔２層目の
封着ガラス。 竿１同 茅２ワ
封止作業を説明する断面図、第３図は半導体装置の封止
部の拡大断面図、第４図は本発明によるキャップの実施
例を示す部分断面図である。 １・・・・・・半導体素子、２・・・・・・ボンディン
グワイヤ、３・・・・・・セラミックケース、４・・・
・・・封着ガラス、５・・・・・・キャップ部材、６・
・・・・・荷重、７・・・・・・気孔部、８・・・・・
・ｊｌ１層目の封着ガラス、９・・・・・・謔２層目の
封着ガラス。 竿１同 茅２ワ
Claims (1)
- （１）平滑度の高い材料からなるキャップ部材に封着ガ
ラスをグレーズしてなる半導体装置用キャップにおいて
、前記封着ガラス昧少なくとも２層からなシ最もキャッ
プ部材側の第１層目には他層の封着ガラスより作業温度
の高い封着ガラスがグレーズされている仁とを特徴とす
る半導体装置用中ヤップ。 伐）平滑度の高い材料からなゐキャップ部材に第１層目
の封着ガラスをスクリーン印刷し、該封着ガラスの作業
温度以上にキャップ部材を加熱して第１層目の封着ガラ
スを焼成し、第２層目以上の封着ガラスはスクリーン印
刷後それぞれの作業温度以下の温度で焼成することを特
徴とする半導体装置用キャップの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56143241A JPS5844749A (ja) | 1981-09-11 | 1981-09-11 | 半導体装置用キヤツプ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56143241A JPS5844749A (ja) | 1981-09-11 | 1981-09-11 | 半導体装置用キヤツプ及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5844749A true JPS5844749A (ja) | 1983-03-15 |
Family
ID=15334173
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56143241A Pending JPS5844749A (ja) | 1981-09-11 | 1981-09-11 | 半導体装置用キヤツプ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5844749A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6142845U (ja) * | 1984-08-23 | 1986-03-19 | 関西日本電気株式会社 | フラツトパツケ−ジ |
| US5122862A (en) * | 1989-03-15 | 1992-06-16 | Ngk Insulators, Ltd. | Ceramic lid for sealing semiconductor element and method of manufacturing the same |
| JPH0511537U (ja) * | 1991-07-18 | 1993-02-12 | テイーデイーケイ株式会社 | 電子部品 |
-
1981
- 1981-09-11 JP JP56143241A patent/JPS5844749A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6142845U (ja) * | 1984-08-23 | 1986-03-19 | 関西日本電気株式会社 | フラツトパツケ−ジ |
| JPH0249727Y2 (ja) * | 1984-08-23 | 1990-12-27 | ||
| US5122862A (en) * | 1989-03-15 | 1992-06-16 | Ngk Insulators, Ltd. | Ceramic lid for sealing semiconductor element and method of manufacturing the same |
| JPH0511537U (ja) * | 1991-07-18 | 1993-02-12 | テイーデイーケイ株式会社 | 電子部品 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100345647B1 (ko) | 압력 센서 및 그 제조방법 | |
| EP0734055B1 (en) | Method of manufacturing an electrostatic chuck | |
| JPS6245720B2 (ja) | ||
| JPS5844749A (ja) | 半導体装置用キヤツプ及びその製造方法 | |
| CN86106280A (zh) | 密封的电子元件 | |
| JPS6053054A (ja) | 半導体装置 | |
| JPH05213679A (ja) | 金属／セラミック基板における金属・セラミック間の界面領域およびその形成方法 | |
| US3480421A (en) | Method of making capacitors | |
| US3695956A (en) | Method for forming isolated semiconductor devices | |
| EP0751539B1 (en) | Positive characteristics thermistor device | |
| US5059558A (en) | Use of venting slots to improve hermetic seal for semiconductor dice housed in ceramic packages | |
| US3442993A (en) | Vitreous material for use in semiconductor devices | |
| US5458911A (en) | Method of producing a self-suporting thick-film structure | |
| JP2558574B2 (ja) | 半導体装置 | |
| JPS61125051A (ja) | 半導体装置の製造方法 | |
| JPS59127853A (ja) | セラミツクパツケ−ジの封止方法 | |
| JP7364163B2 (ja) | Ｍｅｍｓ素子およびその製造方法 | |
| JPH0829993B2 (ja) | セラミツク複合構造及びその製造方法 | |
| JP2002289328A (ja) | 発熱体、それを用いた定着器および発熱体の製造方法 | |
| JPS63271878A (ja) | 面ヒ−タ | |
| JPH07249710A (ja) | 薄膜回路用セラミック基板及びその製造方法 | |
| JPH04288854A (ja) | 半導体装置実装用セラミックス基板およびその製造方法 | |
| JP2551228B2 (ja) | 半導体装置 | |
| JPS61174766A (ja) | 固体撮像装置とその製造方法 | |
| JPS59150450A (ja) | 半導体装置 |