JPS5843528A - 絶縁膜の自己補修方法 - Google Patents

絶縁膜の自己補修方法

Info

Publication number
JPS5843528A
JPS5843528A JP57144876A JP14487682A JPS5843528A JP S5843528 A JPS5843528 A JP S5843528A JP 57144876 A JP57144876 A JP 57144876A JP 14487682 A JP14487682 A JP 14487682A JP S5843528 A JPS5843528 A JP S5843528A
Authority
JP
Japan
Prior art keywords
layer
voltage
insulating layer
nitride
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57144876A
Other languages
English (en)
Inventor
アンドリユ−・シ−・テイクル
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Semiconductor Corp
Original Assignee
Fairchild Camera and Instrument Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fairchild Camera and Instrument Corp filed Critical Fairchild Camera and Instrument Corp
Publication of JPS5843528A publication Critical patent/JPS5843528A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Non-Volatile Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、半導体装置□の製造に関するものであって、
更に詳細には、デバイス！完成する前に絶縁層内に存在
する潜在的なピンホール、亀■及び低ブレークダ６．し
電圧の微視的領域を捜し出して１　［・） 補修する方法に関するものである。更に、本発明は、ピ
ンホール等の欠陥を所定の充填物で充填した絶縁膜な有
する半導体構成体に関するものである。
半導体装置の製造に於いて使用する絶縁層内に存在する
ピンホールを検知し珪つ除去する事は、歩留りを最大と
じ且つコストを量水とする上で重要な点１ある。ピンホ
ールを少くとも部分的に除去する為の幾つかの技術が提
案されている。その一つの技術は、ピンホニルを発生さ
せる事のあるマスク内に於ける欠陥ｉデバイスの活性領
域上に於”けｉよりもデバイスのフィールド領域上１位
置される蓋然性が高いと貴う−に立脚するものであっ□
て、デバイスのフイニルド領域ｔ＝＊＋の酸化物を形−
會ると言うものもある。その結果、ピンホールは−いフ
ィールド酸化物を貫−しで形成される事が防止される。
２醤目あｉ術は、引き続いて少くとも二つの興なうた絶
縁層を一方を他方に直接隣接して形成し゛、一方の絶縁
層内に於けるビンホニルを一方の絶縁層のピンホールが
存在しない領域によって被覆させｉ可能性を増加さ□せ
ると歯うものである。　　　　　　　　　　゛−化シリ
ゴンと窒化シ□リコシの２層構成の絶縁膜に於いては、
爾−の酸化によって窒化シリコン層内に存在するビシホ
ール゛が自己補修されると言う事は周知である。この従
来技術１於いては、窒化シリコンの酸化速度がシ′リフ
ンのそれと比べて著しく遅いものであり、且つ窒化シリ
コ□ン内のピ　−ンホールが酸化シリ゛コンに−するま
で窒化シリコン内を貴迩して延在していｉ場合にのみ酸
化が行なわれると言ら事に立脚するものである。しかし
な−ら：潜在的欠陥が洟の様な状態で酸化物−窒化物層
にｉ在する場合、即ち窒化膜が欠陥領域全一１１１１□ 体に亘って連続的であるが所望の厚さよりも−い場合、
支は窒化−の下の酸化−がピンホールを有している厚又
”は所′望の′厚き慕゛りも薄い場合か又は汚染によっ
て欠陥−であ゛為場合、又は−化膜上の−Ｆ躾が汚染に
よりｔ欠陥を有している場−ｉ１又はこれらの欠陥が任
意の−”合一せ全存在□して（ゞる場合には；−来技術
を適朗する事は一不可゛１ｔ′ある。
何故な゛らば、下側［に存゛在す一基板は露出されてお
°らず、窒化−物の酸″−−−それ自身は極めて小さ”
ＩＧ）からである。この様な上述した如き潜在的欠陥は
、履々、１局’ｍｅ９ｈ’低ブレークダウン電圧領域を
形成し、集積回路の部分的な故障を発生させるか、又は
リークを発生させて、所要のテスト及び信−性条件を満
足する事を不可能とする。デバイスがより小さくなると
、この様な低ブレークダウン領域がデバイスのパフォー
マンスに悪影響を与える可能性がより大となる。例えば
、チャレネルの汚染とか、粒子の汚染とか、基板内の沈
澱物（よる薄い領域や突出部等は全°て局所的に電界を
強め、′従うてそこに隣接する絶縁層が所定の厚さより
も薄い場合には異常な特性を示す可゛能性がある。
正常な厚さよりも′薄い絶縁膜の領域に於いて電気分解
によって絶縁膜表面に形成されたピンホールをカウント
するバブルテスタを使用する技術が従来公知である。し
かしながら、この従来技術は、解析的な手法であって、
□ブレークダウンを起こす領域に於いτ潜在的なピンミ
ールを損壊し且つ次いで補修すると言う方法に“□−す
るもの１はない□。
従・て、従来技術に於り９：は、ａｉｍを完成する前に
上述した如き潜在的”欠陥を検知し且つ補正すると言う
方法を提供するものは無い。一方、本発明は容易に実施
可能であり比較的効果的にこれらの潜在的欠陥を補修す
る技術に関門るものである。
本発明は、以１の点に鑑み成されたものであって、ピン
ホールに絶縁物質から成る充填物を充填し連続的な絶縁
層とした半導体構成体１を提供する事である。′−に、
本発明は、絶縁層に存在するピンホール、亀裂、低ブレ
ークダウン領域を有する微視的領゛域等の欠陥を補修す
る方法を提供する事を目的とする。
本発明め特徴によれば、シリコン基板と、前記シリコン
基板上に形成されピンホール領域を含有する絶＊＊と、
前記ピンホール領域内に形成された絶縁物質から成る充
填物とを有し、前記シリコン基板のｌｌ！面上に連続的
な絶縁膜を形成した半導体構成体を提供するものである
。
本発明の別の特徴に□よれば、半導体基板上の絶縁層内
に存在す−１−夜釣欠陥を検知し且つ補修す、ヵ□□ｔ
７１．鴬、）工あ５７、□。ヨ、■印加、事ｄ、讐前記
絶縁、応カ□え て前記絶縁層の脆弱領域を損壊させ、前記電圧によって
損、壊された絶縁膜の跪ｌｌ１ｌＩ域下方に於ける半導
体基板上に付加的絶縁層を形成するものである。　　　
　　　　　　０、 以下、添付の図面を参考に、本顕明の具体的実施の態様
に付いて、詳細に説明する。第１Ａ図に示した如く、半
導体ウェハ１０はシリコンから或ｑ基板１１とその上に
形成された二酸化シリコン層１２（典型的←は公知の熱
酸化によって形成される）及びその上に形成された！化
シリコン層１３とを有している。窒化シリコン、層１３
は、同様に、周知４の方法で形１１！さ、れ、従りて一
化物層１２と窒化物層１３の両方の形成方法に付いての
説明は割−愛する。
窒化物層１３の表面の一部にピンホール１３Ａが形成さ
れている。典型的には、ピンホール１３Ａは、マスク内
に存在！る欠陥や又は−化物層上瞬不純物が存在する事
によって形成される。重要な事は、第１Ａｌｌに示した
ピンホール１３／ｊ輪、酸化物１２及び窒化物１３が全
く存在しないか、又は酸化物１２と窒化物１３のある程
度の厚８資有しているが完成したデバイスの動作期間中
に必要とされｔものよりも小さな絶縁強度を有しピンホ
ー′Ａ／１３Ａとなる様なものである。例えば、ピンホ
ール１３ＡはＷ！勢１；１２が全く存在しないが窒化物
１３は所望の厚さ存在している場合か、又は窒化物１３
は存在していないが酸化物１２は所望の厚さ存在してい
る場合か、又は酸化物１２及び窒化物１３とも所望の７
厚さよりも薄い厚さで構成された場合がある。何れの場
合に於いても、−１Ａ図に例示した如く、不十分な絶縁
強度を有するピンホールが形成される事となる。この様
なピンホールは本発明によって補修されるものであり、
即ちピンホール内に酸化物の充填物乃至はプラグ１３Ｂ
（第１Ｂ、図）を形成するものであって、そうする事に
より、酸化物１２と窒化物１３とを有する絶縁層内のピ
ンホール欠陥を効果的に除去するものである。　　　。
本発明によれば、酸化１１１２と窒化膜１３とを形成し
た後に、ウェハ１０を第２図に示した様な容器２５内に
入れた電解液２１内に浸漬させる。
ウェハ１０を電解１２ｊ内に浸漬させたままで、電８２
４をウニ２ハと電解１２２１内に位置させた対向電極２
２との閤にｍ読させる。電解１１２１としては、１半導
体ウニへ上の物質、即ち窒化シリコン。
酸化シリコン及びシリコン等のｉを侵したり又７は侵蝕
したりする酸を除いた任意の希釈酸を有する事が可能で
ある。従り１、で、本、発明を実施する上で多数の貝な
りた電ＩＩＩ（例えば酢酸）を使用する事が可能であ４
る。ウェハ１ｏが汚染される事を防止する為に、電１１
１１２１はナトリウムを含有すべきではない。電解１１
２１内にｌｉ＃ｍ’ｌｓを含有ζせる事が可能であり、
この様な湿潤剤は気卑が発生し、てウェハ１ｏに、付着
する事を防止し、且つ電！＊２１とウェハ１ｏとの間の
良好な接触状拳を与えるものである。ｌＩ４〒的な湿潤
剤としては鍔えジ３Ｍ社製のＦＣ９５がある。、対向電
極２２は１、　　　　　　□　、□ 次いで、電１［２Ｑｓｉ牲化し、ウニノｓｈｏと電極２
２との閣の絶縁膜を介して電圧を印加する。
この電圧は、絶縁膜が最終製品内に於いて耐える事の可
能な電圧の最大値の稍々下のレベル（典型的には１５乃
至１６ｖ）に達するまで上昇させる。
従つ、て、この電圧は最＊ｉ＋品の正常な絶縁膜領域を
！壊する事は無い。クリップを使押した周知の方法によ
って一板１１への電気的接触を行なう。
電解液２，１はつ、エバ１０の表面及び電解液に、露、
呈色れた絶縁層１２及び１３の表面に、密接に接触する
。所望により、電解液２１を超音波攪拌する事により、
電気分解によって形成される気泡を除去する事を促進す
る事が可能である。更に、電１Ｉ２４から交流電流又は
パルスの直流電流を発生させ、電解液内に交流又はパル
ス的に極性の変化、する電界を発生させる事、が可能で
ある。この様にする事によって叩解、液へ）で分極が発
生する、事を抑えや事が可能である。帆、、ち、定常状
態の、電界を電解液に付与した場合に＄Ｊ、ｊ、１電解
液内の正イオンと負イオンとが分離（分極）ル、くれ、
警のイオンが、電解−の興なった領域に蓄積してしまう
。これによ、り付与された電界を部分的に中和し、処理
工程に於ける制御量を減少させてしまう。
ウェハ１０を横切・て電極２２５印加さ゛れた電゛よっ
て十分を脆弱な絶縁躾箇□所゛に′於いて局所的に絶縁
ブレークダウン強度（典型的には酸化物及び窒化物厚さ
のｉｃｅ当り約１０’υ）を過−なものグ）を形成する
。　　□　　゛ ウェハ１０を電’１１１１２１内に浸けてお□き且つ電
１１２４　＜’よって電圧を印加する時間の長さは幾つ
座の、ア多タ、起因し工数秒、ｉ度から□数時間の□１ 程度の範囲の値を取り得る。半導体のアイシレージョン
用の層内に於ける多くの欠陥は、二′時閏゛従属ブレー
クダウン”と言う用語で最も良廷描ｉされるｌ！象を示
すものであ−って、即ちこの様な欠陥は比較的長時間に
門って電圧を印加されない限り元ｆｆ１ｋ、Ｉｌ＠Ｔ◇
りのでは９い。征つ（、ワ上バー薯Ｏ′！電解液内に位
置させ、ウェハ１０と対向電極２２との間に電圧を印加
させた場合に、多くの″ピンホールが数秒の内に損壊す
るが、それ以俵はむしろ長時間に亘って付加的゛なピン
ホールがその数を減少させながら損壊する。−電ｌ！２
４−の電圧は、最終製品としての装置の実際の動作時に
絶縁層が耐えねばならな“゛い電゛圧よりも大きな電圧
に選定□する事が望ましい′。最終製品としての装置が
使用期間中に損壊する可能性のある脆°弱領域にブレー
クダウンを発生する様に電源２４によってウェハ１０゛
に゛印加される゛電圧の印加時開を経験的に調節する。
電圧を印加（典型的には、６００乃至７００人の厚さめ
酸化物層の上に′６０ＯＴ＆Ｊ童７００人の厚さの窒化
物厚を形成したものに対しては１５乃至’ｉｇＶ’）’
した後に、上はウェハ１０を電ｗ−２１から取除き′、
鋭イオン花氷でリンスジ゛、゛次いで１ヒ廟゛炉内に位
置させて、再び咳ウェハを選定時−の関Ｊｌｌｌ化させ
る。例まｉ１約７００λの厚さめ酸化物の充填物乃至ば
シラグを形成ザる為には、つ〒八を乾燥■素中に於いて
５分間で約９２０℃の濃度に上昇させ、次いで約９２０
℃の“温度に於いて２乃至３％のＨＣＩ　　（これはナ
トリウム及び重金属に対するゲッターとして機能する）
を加えた蒸気□内°に於いて１８分調量理し、次いで約
１分間で室温に降下させる。勿論、この酸化工程に対し
てその他のプロセスバラメ′−タを使用する事が可能で
ある。酸化物の充填物の正確な厚さは、再酸化前のピン
ホール内の酸化物の厚さに幾分依存する。何故ならば、
周知の如く、二酸化シリコンの成長速−は時間の関数と
して放物線内であり、−二酸化シリコンの厚さが増加す
るにつれてその成長速度が減少する。
この様な再酸化の結果、第１Ｂ図に示した酸化物１３Ｂ
の様な酸化物充填物（プラグ）が形成される。このプロ
セスの期間中、デバイスの表面上の窒化物１３は窒化物
下方、めシリコンウェハが実、・・：戦・ 質的に酸化する事を防止υ−、Ｉ：１従って比較的一様
な厚さの絶縁層を維持する。従って、ピンホール又は塵
芥によって潜在的な欠陥を有する絶縁層の部分のみが再
酸化され、デバイスが完成された場合にこれらの部分に
於いて短絡が発生してデバイ−ス゛の性能を劣゛化する
事を防止する一方、ウェハの全な厚さに゛報′ｉさせる
。従って、本発明によって、―プレニクダウン領域に於
ける潜在的゛赫ン永′−ル“が見出さ′ｔＬ為と共にそ
の゛補修が行なｉれる。
本発明方法は、又、−接窒化反一″ｉ゛よ・て形成さ・
れた皇窒化躾を補修する上にも有用である一窒化シリコ
ンは、高濃度に於いてアンモニア（窒素遊離基を有する
）を直接的に窒化反応させる事によって形成する事が可
能であり、又プラズマ内で窒素ガスを使用する事によっ
ても形成する事が可能である。この場合にくプラズマは
各窒素分子内で連結されている二つの窒１ａｒＩＡ子を
分離する機能を果す。この１してシリコン基板上に直接
−成された膜は約ンａ□：＾の厚さ５於いて成長は自己
制限的となり、こｔ膚＝　犀ざに於いては著しく稠密で
且つ耐酸化−で二る。この様に形−威された窒化膜は、
ＣｖＤ技術によって゛形成された窒化膜よりも優れてお
り、酸化物°と比べ多くの潜在的な利点を有するもので
ある。この様な熱窒化物は、ＭＯ８ＩＩＬＳＩデ”バイ
スに於いてゲート絶縁層として使用されており、又浮遊
ゲートＥ　Ｅ　Ｐ、、−ＲＯＭに於ける絶−縁膜へして
使用されて一一低い操作電圧を使用可能とすると共に改
善された耐久１．！１を与！Ｌ”４おり、又ダイナミッ
クＲＡＭに於ける貯蔵用コンデンサに使用されてその面
積７を減少５させる為に使−か）１ 用する事も可能である。
本発明によれば゛、その上ｉ−接的窒化−庚によって形
成さｉた熱窒化物−′−有會る基板を電解液２１内に位
置させると共に、電圧１１２４に接続させて電界を印。
加し、従って不、、十分な、絶縁層、！を示す熱、窒化
物の部分を破壊、乃至は修正するものである。次いで、
ウェハを酸化処理′ｂて、熱窒化物の損壊され゛た一分
へ酸化物の充填物を形成する事によって補修を行なう。
一方、熱窒化物層内に′於ける各々の欠陥を補修する薯
゛合に、第２の工程として直接富化反応を使用する事砺
可能で廊うてミこの場合には各欠陥に於いてｌＩ化物の
充填物を珍或し、この様な充填物は約７０＾の厚さに於
いて成長は自己制御ｒ９であ−。
上述した如き方法によって形成された絶縁層はそのプレ
ー”クダウン電圧にまで電°圧を印加させる事が可能で
あって、この゛様な絶縁膜を必要とする超ＬＳＩ製品に
裁いて使用する上で極めて有望なものである。超ＬＳＩ
等の様な装置に於いては、歩留り及び信頼性は潜在的ピ
ンホールや低ブレークダウン電圧領域に著しく影−を受
けやすい、ものである・。本方法は大量生産する場合に
特に適応性を有するものであって、第２図に示した様な
装置は現在半導体装置製造工程に於いて使用されている
クリーニング工程に極−めで類似した方法でバッチ方式
又はロンド方式によって多数のウェハを開時処理する事
が可能なものである。
以上、本発明の具体的実施の態様に付いて詳細に説明し
たが、本発明は、これら具体例に限定されるべきもので
は無く、本発明の技術的範囲を逸脱する事無しに、種々
の変形が可能である事は勿論である。
【図面の簡単な説明】
第１ＡＩＩは酸化シリコン１孕び酸化シリコン層上に形
成シれピンホールを含有する窒化シリコン■を有する半
導体ウェハを示した断面図、第１Ｂ図は第１図に示した
半導体ウェハのピンホール内に本発明に基づき酸化物の
充填物を形成し、た状態を示した半導体ウェハの断面図
、第２１１は本発明に基づき半導体ウェハ上に形成され
た絶縁層内に存在する潜在的欠陥を１ｌＩｌ！させる５
装置構成を示した説明図、である。 （符号の説明） １０：　半導体ウェハ １１：　　ａ！板 １２：　酸化シリコン層 １３：　富化シ？コン層 １３Ａ：　ピン町１ル １３Ｂ：　充填物（プラグ） ２１：　電解波 ２２：　対向電極 ２４：　電源 特許出願人　　　　フェアチ１イルド　カメラアンド　
インストルメント コーポレーション 刃面の浄書（内容に変廻なし） ＦＩＧ、ｌ　Ａ　　　　　　　　　ＦＩＧ、Ｉ　ＢＦＩ
Ｇ、２ 手続補正書 昭和５７年　９月２７日 祷許庁畏官　若杉和夫　殿 １、事件の表示　　　−和５７年　特　許　膿　第　１
４４８７６　　号２、発明の名称　絶縁層の自己補修方
法３、補正をする者 □ 事件との関係　　　特許出願人 ４、代理人 １１１ ５、補正命令の日付　　自　発 ６、補正により増加！る発明の数　　な　し、　　　　
　ｌ

Claims (1)

  1. 【特許請求の範囲】 １、シリコン基輯と、前躬シリ己ン基板上に形成されピ
    ンホール領域を包含する絶縁膜と、前記ピンホール領域
    内に形成した呻縁物質からなる充填物とを有してお、す
    、前記シリタン基板の表面上１に連続的な絶ｉｉ＊を形
    成した事を特−とする半） 導体構成体。、、 ２、上記第１−に於いて、４前記絶縁躾が窒化シリコン
    を−有し、前記絶−物一の充填物が前記ピンホ−ル領域
    彎介１て前記基板を直接窒化反！向せる事輪よって形成
    した窒化シリデン資有する９事を特徴とす◆牟導体構成
    体、。 ３、上記第、１項に於いて、前記絶縁膜が窒化シリコン
    を有し１．前記、絶麿物質から成、る充填、物、が、酸
    化シリ１．フンを有する。事應特徴とする半、導体構成
    体−，１゜ １．４１．２１糾第１項に於いて、画一絶縁躾が−５化
    シシコン層と章の上に形成された窒化シリデン層とを声
    する事を特徴とする半導体構成体。 、５．上記第４項に於いて、前記絶縁物質から臀る充填
    −が呻記絶縁躾のピ′、／率−、ルー域を介して形成し
    た酸化シリコンから成る充填物を有すや事を特許とする
    半導体構成体。 ６．４！導体基板上の絶縁署内の潜在的欠陥を検知し且
    ′）補修する方法に於いて、前記絶縁層←！圧！印神し
    て前記絶縁層に応々を付与する事によって前記轡縁層の
    脆弱領域を損壊させ、前記電圧によって一一された前記
    絶縁層や脆弱領域下方に於ける前記半導体基板の領域上
    に付加的な絶縁物質！形感する事を特徴とする方法。　
    　　。 １、上記第Ｌ！に於いて、前記電圧が、潜在−欠陥を四
    倉す◆事の無い前記絶縁層の部々ｔｆｉ―壊する゛事態
    しに印加可能である尋人電圧より梢々下の電圧に等しも
    ）事彎特徹とする方法。　　　、−８、上記第６項又は
    第７項に於いて、前記電４　ｐ、　１．前記−０板と前
    記絶線層とを使用して構成した完成品を動、作させる轡
    合に前記絶縁層に印加査れる最大電圧よりも大きい事を
    特徴とする方法。 ９．上記第６項又は第７項に於いて、前記電圧が、−記
    基板と前記絶縁層とを使用して構成された完成品を動作
    させる場合（前記絶縁層に印加される最大電圧以下であ
    る事を特徴とする方法。 １０、上記第６項乃至第９項の内の何れか１項に於いて
    、前記絶縁層がシリコン基板上に形成された酸化シリコ
    ン層と前記酸化シリコン１上に形成された窒化シリコン
    層とを有する事を特徴とする方法。 １１、上記第１０項に於いて、前記付加的な絶縁物質が
    酸化シリコンを有する事を特徴とする方法。 １２、上記第１１項に於いて、前記付加的な絶縁物質が
    前記電圧によウニ形成された前記絶縁層内の欠陥を介□
    して前記シ、・０：：・フン基板の熱酸化によ１１） って形成された酸化物である事を特徴とする方法。 １３、上記第６項乃至第９項の内の何れか１項に於いて
    、前記絶縁層がシリコン基板上に形Ｊｌ！された窒化シ
    リコン層を有する事を特徴とする方法。 １４、上記第１３項に於いて、前記付加的な絶縁物質が
    シリコン酸化物を有する事を特徴とする一法。 １５、上記第１３項に於いて、前記付加的な絶縁物質が
    窒化シリコンを有する事を特徴とする方法。 １６、上記第１３項に於いて、前記絶縁層が直接的窒化
    反応によって形成された窒化シリコンを有し、前記付加
    的な絶縁物質が直接的窒化反応によって形成された窒化
    シリコンを有する事を特徴とする方法。
JP57144876A 1981-08-24 1982-08-23 絶縁膜の自己補修方法 Pending JPS5843528A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/295,417 US4420497A (en) 1981-08-24 1981-08-24 Method of detecting and repairing latent defects in a semiconductor dielectric layer
US295417 1981-08-24

Publications (1)

Publication Number Publication Date
JPS5843528A true JPS5843528A (ja) 1983-03-14

Family

ID=23137617

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57144876A Pending JPS5843528A (ja) 1981-08-24 1982-08-23 絶縁膜の自己補修方法

Country Status (5)

Country Link
US (1) US4420497A (ja)
EP (1) EP0073713B1 (ja)
JP (1) JPS5843528A (ja)
CA (1) CA1187623A (ja)
DE (1) DE3280206D1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4488349A (en) * 1982-04-09 1984-12-18 Nissan Motor Company, Limited Method of repairing shorts in parallel connected vertical semiconductor devices by selective anodization
US4464823A (en) * 1982-10-21 1984-08-14 Energy Conversion Devices, Inc. Method for eliminating short and latent short circuit current paths in photovoltaic devices
US4510674A (en) * 1982-10-21 1985-04-16 Sovonics Solar Systems System for eliminating short circuit current paths in photovoltaic devices
US4601939A (en) * 1983-09-20 1986-07-22 International Business Machines Corporation Composite insulator structure
US4937651A (en) * 1985-08-24 1990-06-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device free from the current leakage through a semiconductor layer and method for manufacturing same
KR900006772B1 (ko) * 1985-11-06 1990-09-21 세미콘닥터 에너지 라보라토리 컴파니 리미티드 반도체층을 통한 전기적 단락이 없는 반도체 장치와 그 제조방법
US5079191A (en) * 1985-11-29 1992-01-07 Hitachi, Ltd. Process for producing a semiconductor device
US4668330A (en) * 1985-12-05 1987-05-26 Monsanto Company Furnace contamination
US5281541A (en) * 1990-09-07 1994-01-25 Canon Kabushiki Kaisha Method for repairing an electrically short-circuited semiconductor device, and process for producing a semiconductor device utilizing said method
US5208189A (en) * 1991-09-30 1993-05-04 Motorola, Inc. Process for plugging defects in a dielectric layer of a semiconductor device
DE69921286D1 (de) 1999-01-26 2004-11-25 St Microelectronics Srl Charakterisierung einer Halbleiter-Dielektrikum-Grenzschicht mittels Photostrom-Messungen
US6884295B2 (en) * 2000-05-29 2005-04-26 Tokyo Electron Limited Method of forming oxynitride film or the like and system for carrying out the same
US6707055B2 (en) * 2001-09-28 2004-03-16 Polaroid Corporation Method and apparatus for detecting pinhole defects in a dielectric layer
US7045470B2 (en) * 2003-11-04 2006-05-16 Lucent Technologies Inc. Methods of making thin dielectric layers on substrates
US20060014624A1 (en) * 2004-07-15 2006-01-19 Biljana Mikijelj High dielectric strength monolithic Si3N4
US9125854B2 (en) * 2007-10-30 2015-09-08 The Board Of Trustees Of The University Of Arkansas Compositions and methods of enhancing immune responses to flagellated bacterium
US20100304512A1 (en) * 2007-11-30 2010-12-02 University Of Toledo System for Diagnosis and Treatment of Photovoltaic and Other Semiconductor Devices
WO2009120974A2 (en) * 2008-03-28 2009-10-01 University Of Toledo System for selectively filling pin holes, weak shunts and/or scribe lines in photovoltaic devices and photovoltaic cells made thereby
US10242922B2 (en) * 2014-01-09 2019-03-26 Infineon Technologies Ag Circuit and method for internally assessing dielectric reliability of a semiconductor technology

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5134678A (en) * 1974-09-18 1976-03-24 Matsushita Electric Ind Co Ltd Handotaisochi no seizohoho
JPS572530A (en) * 1980-06-06 1982-01-07 Nec Corp Manufacture of semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1411517A (fr) * 1963-10-15 1965-09-17 Licentia Gmbh Dispositif pour produire un revêtement de protection sur un solide
US3874915A (en) * 1967-02-03 1975-04-01 Hitachi Ltd Silicon nitride on silicon oxide coatings for semiconductor devices
DE2557079C2 (de) * 1975-12-18 1984-05-24 Ibm Deutschland Gmbh, 7000 Stuttgart Verfahren zum Herstellen einer Maskierungsschicht
EP0023925B1 (en) * 1979-02-19 1985-07-10 Fujitsu Limited Method of producing insulating film for semiconductor surfaces and semiconductor device with such film
US4302725A (en) * 1980-03-28 1981-11-24 Rca Corporation Method for testing panel-to-funnel sealing layer of a cathode-ray tube

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5134678A (en) * 1974-09-18 1976-03-24 Matsushita Electric Ind Co Ltd Handotaisochi no seizohoho
JPS572530A (en) * 1980-06-06 1982-01-07 Nec Corp Manufacture of semiconductor device

Also Published As

Publication number Publication date
EP0073713A3 (en) 1985-12-18
US4420497A (en) 1983-12-13
EP0073713A2 (en) 1983-03-09
DE3280206D1 (de) 1990-08-16
CA1187623A (en) 1985-05-21
EP0073713B1 (en) 1990-07-11

Similar Documents

Publication Publication Date Title
JPS5843528A (ja) 絶縁膜の自己補修方法
JPH08181135A (ja) 半導体装置の製造方法
US6399504B1 (en) Methods and etchants for etching oxides of silicon with low selectivity
JP3679216B2 (ja) 半導体基板の洗浄液及びこれを使用する洗浄方法
JPS61193456A (ja) 半導体素子の製造方法
JP2004006660A (ja) 半導体装置の製造方法
JP3851896B2 (ja) 半導体装置の製造方法
US6232241B1 (en) Pre-oxidation cleaning method for reducing leakage current of ultra-thin gate oxide
US6309983B1 (en) Low temperature sacrificial oxide formation
US20050101070A1 (en) Method of manufacturing semiconductor device
US6039857A (en) Method for forming a polyoxide film on doped polysilicon by anodization
US20070178657A1 (en) Method of manufacturing a semiconductor device
KR100189987B1 (ko) 에프램 셀 및 그 제조 방법
Henley et al. Effects of iron contamination of thin oxide breakdown and reliability characteristics
JPH06291112A (ja) 半導体装置の製造方法
JPH0521748A (ja) 半導体装置の絶縁膜の製造方法
JPS62210627A (ja) 半導体ウエハの製造方法
JPH01255228A (ja) ゲート酸化膜の形成方法
JP4087346B2 (ja) Ｓｏｉウェーハの評価方法
JP2003045887A (ja) 薄膜トランジスタの製造方法
JPH0637113A (ja) 半導体装置の製造方法
JP3499769B2 (ja) 酸化膜の形成方法、キャパシタ
JPH04255222A (ja) 半導体装置の製造方法
JPS5889869A (ja) 半導体装置の製造方法
KR20010065740A (ko) Ｇｏｉ평가용 실리콘 웨이퍼의 형성방법