JPS5843024A - チヤネル・アドレツシング方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は電子計算機システムにおけるチャネルのアドレ
ッシング方式；ユ関するものである。

第１図は演算処理装置１と１６台のチャネルＣＩ（θ〜
１５ト、これらのチャネルにＩ１０インタフェース１２
Ａ〜１２Ｃを介して接続された入出力装置群Ａ−２０Ｄ
を示したものである。演算処理装置（以下、ＢＰｔＪと
称す）１にはチャネルアドレスレジスタ２、ユニットア
ドレスレジスタ３、チャネル割込みマスクレジスタ４、
チャネル割込みマスク回路５及びチャネル割込み優先順
序回路６が含まれている。各々のチャネルＣＨＯ〜１５
：：は、ＢＰＵｌからみてそれぞれ固有のアドレスが付
与されている。同様に各々の入出力装置についても、そ
れらが接続されるチャネルからみて固有のア、ドレスが
それぞれ付与されている。

以下、入出力装置２０Ａに対する入出力動作を例に、本
発明に係わる従来技術を第１図を用いて説明する。

ＢＰＵＩはプログラムによって入出力装置２ＯＡに対す
る入出力動作開始命令が発行されたことを解読すると、
その命令によって指定されているチャネルＩＯＡのアド
レスおよび入出力装置ｒ２ＯＡのア′ドレスを各々チャ
ネルアドレスレジスタ２および入出力装置″（ユニット
）アドレスレジスタ３に設定し、これらの内容をチャネ
ルアドレスバス７上に送出してから、チャネル群に対し
入出力動作開始を指令する。入出力動作開始指令を受取
った各チャ札ルＣＨＯ〜１５は自分に割当てられたチャ
ネルアドレスとチャネルアドレスバス７上のチャネルア
ドレスとの比較を行い、一致している場合には自チャネ
ルに対する入出力動作開始を認め、チャネルアドレスバ
ス７上の入出力装置アドレスを受取って該当入出力装置
に対して命令で指定された入出力動作を開始することに
なる。今の場合、チャネルＩＯＡが入出力装置２ＯＡに
対して入出力動作開始する。チャネルアドレスの比較の
結果不一致を検出したチャネルは、この入出力動作開始
指令に対して何も行わない。

入出力装置２ＯＡとチャネル１０八間での入出力動作が
完Ｔ讐ると、チャネルＩＯＡはプログラムに対して入出
力動作の完丁を通知するための入出力割込みをＢＰＵＩ
に要求する。この入出力割込み要要求線１１Ａを通じて
ＢＰＵＩに送られる。

チャネルＩＯＡから入出力割込み要求を受取ったＢＰＵ
Ｉ’は、チャネル割込みマスク回路５によって、各チャ
ネルから送られてくる入出力割込要求信号とチャネル割
込みマスクレジスタ４内の対応するマスクビットの内容
との論理積演算を行い、この結果をチャネル割込み優先
順序回路６に送出する。この動作をチャネル割込みマス
ク動作と称す゛。チャネル割込みマスクレジスタ４の内
容は、プログラムによって書替えが可能であり、その目
的とするところは、プログラムによるチャネル割込みの
許可、不許可の制御を可能とすることにある。チャネル
割込みマスクレジスタ４によって割込みが許可、された
チャネルのへ屯九割込み要求信号のみがチャネル割、込
み優先順序回路６に入力されて優先順序が決定され、こ
れらの内から選択された唯一の入出力割込み要求信号が
プログラムに対して入出力割込みを発生することになる
。

以ｔ、各゛チャネルには中央処理装置内で固有のアドレ
スが付与されること、および、ＢＰＵＩが入出力割込−
みの処理を行うため（二、各チャネル毎に人出力割込み
要求信号がＢＰｔＪｌに送出されることを騨明した。

さて、計算機システムを導入し、これを運用する場合に
は、そのンステムＣ二最適となるようにオペレーティン
グ・システムの生成が行われる。この生成作業は一般に
システム・ジェネレーションと称されるが、この作業で
はチャネルおよび入出力装置を含む・・−ドウエア構成
の定義、各種プログラムの連結および各種パラメータの
設定等が行われる。チャネルおよび入出力装置に関する
定義内容としては、チャネルのアドレスとそのタイプの
指定、入出力装置のアドレスと接続チャネルのアドレス
の指定、入出力装置のタイプの指定等がある。

ところで、ベンチマーク・テストあるいは中央処理装置
のレベルアップ等の際に、あるシステムのためにシステ
ム・ジェネレーションされたオペレーティングシステム
を別のシステムに使用しようとすると、ハードウェア構
成の違い、内でもチャネルおよび入出力装置の構成の違
いにより、そのま＼使用できないことが多い。したがっ
て、この場合はシステム・ジェネレーションをやり直す
か、ハードウェア構成を変更する必要がある。しかし、
ハードウェア構成を変更する場合、その変更範囲は工数
、時間的制限等の点から制約されることが多く、従来、
一般的には行われることは少なかった。例えば、第１図
において、別のシステム用にジェネレーションされたオ
ペレーティングシステムでは、チャネルＣＨ１５を含み
、チャネルＣＨＩを含んでいなかったものとし、これか
ら使用しようとするシステムのハードウェア構成には、
チャネルＣＨＩは接続されているが、チャネルＣＨ１５
は接続されていなかったものと仮定すると、別のシステ
ム用にジェネレーションされたオペレーティングシステ
ムを使用するためには、ハードウェアの変更、すなわち
、チャネルＣＨＩやＣＨ３Ｓのアドレスを変更するため
のチャネル接続変更、あるいはシステム・ジェネレーシ
ョンの変更のいＶれかソ必要である。

本発明？゛１的り従来０か゛６問題点を解決し・容易に
チャネル構成の変更を可能ならしめるチャネル・でドレ
ッシング方式を提供することにある。

しかして、本発明の特徴とするところは、チャネルのア
ドレスとして、個々のチャネルハードウェアをアドレス
するための物理チャネルアドレスとプログラムが個々の
チャネルをアドレスするための論理チャネルアドレスの
２つを導入し、その論理チャネルアドレスと物理チャネ
ルアドレスの対応を表わす書き替え可能なアドレス変換
テーブルを設けて、該アドレス変換テーブルによって論
理チャネルアドレスと物理チャネルアドレスの変換を行
うことにより、プログラムが指定するチャネルに対して
任意の物理チャ、ネルを割当てることを可能にするもの
である。　、。

以下・図−示の一実施例Ｃ：、、、４．、、、、とづい
て詳細に説明する。

第２図をも本発明の一実施例で、第１図と同様に、演算
処理装置１と１６台のチャネルＣＨＯ〜１５と、２０Ｄ
を示したものであるが、チャネルアドレス変換テーブル
Ｉを内蔵したチャネルアドレス変換回路８を設けた点が
第１図と異なる。このため、プログラムによって入出力
動作開始指令が発行されると、ＢＰＵＩは、命令で指定
され先チャネルのアドレスおよび入出力装置のアドレス
をチャイ・ルアドレス変換回路８を介してからチャネル
アトレースバス７上に送出することになる。また、各−
チャネルからの入出力割込み要求信号は、上記アドレス
同様にチャネルアドレス変換回路８を介してからチャネ
ル割込みマスク回路６に入力されることになる。チャネ
ルアドレス変換回路８は、チャネルアドレスレジスタ２
およびユニットアドレスレジスタ３内に設定されたアド
レス（すなわち論理アドレス）をチャ１．ネルア゛ドレ
ス変換テーブル（資）に記憶されている内、容に従って
物理アドレス（＝変換、１１ してからチャイ・ル１．７ドレスバス７上に送出する。

また、入出力割込み要求線１１　Ａ〜１１Ｃにより、各
チャネルから入力される物理アドレス順に配列された入
出力割込み信号は、チャネルアドレス変換テーブル（ト
）に記憶されている内容に従って論理アドレス順に並べ
替えられてからチャネル割込みマスク回路５に入力され
る。

第３図はチャネルアドレス変換回路の詳細を示すもので
、本実施例ではチャネルアドレスのみを変換の対象とし
ている。したがって、入出力装置のアドレスについては
論理アドレスと物理アドレスが等しいことになり、入出
力装置のアドレスはそのま＼チャネルアドレスバス７上
に送出される。

第３図において、チャネルアドレス変換テーブル（資）
は、各論理チャネルアドレスに対応して物理チャネルア
ドレスを記憶しておくための１６チヤネル分１６個のレ
ジスタからなる。デコーダ回路４１はチャネルアドレス
変換テーブル（９）の内容をスキャンイン、スキャンア
ウトによって書替えを可能にするものである。マルチプ
レクサ回路３１は論理チャネルアドレスを入力し、チャ
ネルアドレス変換テーブル韻内の対応するエントリーを
選択する回路であり、マルチプレクサ回路３２は論理チ
ャネルの台数分用量され、各チャネルＣＨＯ〜１５から
入力される物理アドレス順に配列された人出力割込み信
号をアドレス変換テーブル（９）の内容に従って論理ア
ドレス順に変換する回路モある゛。

チャネルアドレス変換テーブル（ト）の各エントリーに
対スる内容設定は、スキャン、インアートレス（＝よっ
て各エントリーを順次指定しながら、スキャンイン信号
に同期してスキャンインデータを入力することによって
行われる。各エントリーのスキャンアウトデータは、ス
キャンインと同様にスキャンアドレスを順次変化させる
ことによって得ることができる。このチャネルアドレス
変換テーブル加の誉エントリーに対するスキャンインお
よびスキャンアウトは、ＢＰＵＩ内の他のレジスタと同
様に、プログラムから指定して行うことも、あるいは保
守、診断用に中央処理装置内に設けられるサービスプロ
セッサを、介してオペレータが行うことも可能である。

第４図にチャネルアドレス変換テーブル（９）に設定さ
れた物理チャネルアドレスと論理チャネルアドレスの対
応表の一例を示す。

プログラームによって論理チャネルアドレス１が指定さ
れ−と、そのアドレスはマルチプレクサ回路３１の一選
択信号４人力ＳＯ〜３となる。マルチプレクサ回路３１
にはチャネルアドレス変換テーブル（９）の各エントリ
ーが入力されているが、マルチプレクサ回路３１は、そ
のうちの論理チャネルアドレス１に対応するエントリー
の内容、すなわち、物理チャネルアドレス１５を出力し
てチャネルアドレスバス７上シニ送出す６ｏ同様にして
、プログラム（＝よって論理チャネルアドレス２および
１５が指定された場合には、物理チャネルアドレス２お
よび１が出力される。

次に入出力割込み要求信号の変換について説明すると、
各チャネ★から送出された入出力割込み要求信号は、第
３図に示したように論理チャネルの台数分用意されたマ
ルチプレクサ回路３２に入力される。°各論理チャネル
に対誌して設けられたマルチプレクサ回路３２の選択信
号入力ＳＯ〜３には、チャネル；ドレス変換テーブル（
９）内の対応するエルチプレクサ回路３２はその論理チ
ャネルに対応する物理チャネルの入出力割込み要求信号
を選択することになる。各論理チャネル対応のマルチプ
レクサ回路３２の出力はチャネル割込みマスク回路５に
入力されて、従来技術と同様にして入出力割込みを発生
させる。

以上説明したように、本発明によれば、システムのハー
ドウェア構成を何ら変更することなく、任意の物理チャ
ネルアドレスを任意の論理チャネルアドレスに変更する
ことが可能であり、別のシステムのためにシステム・ジ
エネレー゛ションサしたオペレーティングシステムを、
二一ドウーアの構成変更を行うこと無く使用できる機会
を増加させることができる。また、物理チャネルアドレ
ストハイド多・重チャネル、ブロック多重チャネル、お
よび選択チャネ、ル等のチャネルのタイプの関係が固定
的に定められている計算機システムの場合でも、プログ
ラムから゛は任意のチャネルタイプを任意のチャネルア
ドレスで使用することが可能になる。

【図面の簡単な説明】

第１図は従来の計算機システムの構成例を示す図、第４
岬は本発明を実施した計算機システムの構成例を示す図
、第３図は第２７図におけるチャネルアドレス変換回路
の一実施例を示す図、第４図はチャネルアドレス変換テ
ーブルの内容の一例を示す図で′ある。 ｌ・・・演算処理装置、２・・・チャネルアドレスレジ
スタ、３・・・ユニットアドレスレジスタ、４・・・チ
ャネル割込みマスクレジスタ、５・・・チャネル割込み
マスク回路、６・・・チャネル割込み優先順序回路、７
８０．チャネルアドレスバス、８・・・チャネルアトし
予変換回路、ＩＯＡ〜ＩＯＣ・・・チャネル、１１Ａ〜
１１　Ｃ・・・入出力割込み要求線、２ＯＡ　−２０１
）、・・入出力装置、（９）・・・チャネルアドレス変
換テーブル。 代理人　弁理士　鈴　木　　　誠・ −１（ 第３図 罵１ １６５− 第４図

Claims (1)

【特許請求の範囲】
1. １、　演算処理装置と複数のチャネルと、これらのチャ
   ネルに接続された入出力装置群からなる計算機システム
   において、演算処理装置内に、チャネルの各々に対して
   付与された固有の物理チャネルアドレスとプログラムが
   個々のチャネルをアドレスするために指定する論理チャ
   ネルアドレスとの対応を表わす書き替え可能なアドレス
   変換テーブルを設け、該アドレス変換テーブルによって
   前記論理チャネルアドレスと物理チャネルアドレスの変
   換を行うことにより、プログラムが指定する論理チャネ
   ルに対して任意の物理チャネルを割当てることを特徴と
   したチャネル・アドレッシング方式。