JPS5838038A - 無線受信機に適用される受信周波数のデイジタルカウンタ - Google Patents
無線受信機に適用される受信周波数のデイジタルカウンタInfo
- Publication number
- JPS5838038A JPS5838038A JP13423381A JP13423381A JPS5838038A JP S5838038 A JPS5838038 A JP S5838038A JP 13423381 A JP13423381 A JP 13423381A JP 13423381 A JP13423381 A JP 13423381A JP S5838038 A JPS5838038 A JP S5838038A
- Authority
- JP
- Japan
- Prior art keywords
- counter
- signal
- frequency
- gate
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J1/00—Details of adjusting, driving, indicating, or mechanical control arrangements for resonant circuits in general
- H03J1/02—Indicating arrangements
- H03J1/04—Indicating arrangements with optical indicating means
- H03J1/045—Indication of the tuning band, the bandwidth, tone control, the channel number, the frequency, or the like
- H03J1/047—Indication of the tuning band, the bandwidth, tone control, the channel number, the frequency, or the like using electronic means, e.g. LED's
- H03J1/048—Indication of the tuning band, the bandwidth, tone control, the channel number, the frequency, or the like using electronic means, e.g. LED's with digital indication
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Circuits Of Receivers In General (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は短波箒、または中波帯などの受信機に適用され
る受信周波数のディジタル表示用ディジタルカウンタに
関する。
る受信周波数のディジタル表示用ディジタルカウンタに
関する。
一般に、この種の受信機においては、受信局、波数ｆｒ
と局部発振周波数ｆＩＬおよび中間周波数ｆｉとの間に
、 ｆｒ＝ｆｆＡ十ｆ、とｆｒ＝ ｆｆＬ−ｆ、の２
つの設定のしかたがある。どちらの場合にも。
と局部発振周波数ｆＩＬおよび中間周波数ｆｉとの間に
、 ｆｒ＝ｆｆＡ十ｆ、とｆｒ＝ ｆｆＬ−ｆ、の２
つの設定のしかたがある。どちらの場合にも。
チャンネルが選ばれると、それにともなって局部発振周
波数ｆβは受信周波数に対応して自動的に変えられる。
波数ｆβは受信周波数に対応して自動的に変えられる。
しかし、中間周波数ｆｉは変わらないように制御されて
いるから９輪を計測することＫより、 ｆ（１とｆｉ
の２つの周波数の値から。
いるから９輪を計測することＫより、 ｆ（１とｆｉ
の２つの周波数の値から。
直ちに受信周波数ｆｒを知ることができる。
従来、このような受信機において、チャンネルごとに受
信周波数をディジタル表示するために、第１図のブロッ
ク図に示すような方法が採用されていた。この方法によ
れば、入力端子１から与えられる局部発振器の出力は、
カラ／り２から５へ順次加えられて局部発振周波数をカ
ラントアップする。カウントアツプされたカウンタ２〜
５の出力は、それぞれループ状に接続された加減算器６
〜９に加えられ、ここで前記関係式に適合する加算、あ
るいは減算が行われる。そして、この算定値は、一旦、
メモリ１０〜１３に記憶されたのち、ドライバ回路１４
〜１７を介して表示器１８に点灯などの方法で表示され
る。なお、基準時間発生器１９は基準となる周期の信号
を発生する電源であり、この出力によってタイミングパ
ルス発生器２０が駆動される。タイミングパルス発生器
２０からは基準となる周期のタイミングパルスが導出さ
れ、上記加減算器２〜５およびメモリ１０〜１３に動作
用として与えられる。しかし、このような従来例におい
ては、加算、あるいは減算を行、７なうための加減算器
が必要となり、その回路構成も複雑になるという欠点が
あった。
信周波数をディジタル表示するために、第１図のブロッ
ク図に示すような方法が採用されていた。この方法によ
れば、入力端子１から与えられる局部発振器の出力は、
カラ／り２から５へ順次加えられて局部発振周波数をカ
ラントアップする。カウントアツプされたカウンタ２〜
５の出力は、それぞれループ状に接続された加減算器６
〜９に加えられ、ここで前記関係式に適合する加算、あ
るいは減算が行われる。そして、この算定値は、一旦、
メモリ１０〜１３に記憶されたのち、ドライバ回路１４
〜１７を介して表示器１８に点灯などの方法で表示され
る。なお、基準時間発生器１９は基準となる周期の信号
を発生する電源であり、この出力によってタイミングパ
ルス発生器２０が駆動される。タイミングパルス発生器
２０からは基準となる周期のタイミングパルスが導出さ
れ、上記加減算器２〜５およびメモリ１０〜１３に動作
用として与えられる。しかし、このような従来例におい
ては、加算、あるいは減算を行、７なうための加減算器
が必要となり、その回路構成も複雑になるという欠点が
あった。
本発明の目的は、上記の欠点を除き、簡単な回路構成に
より加算、あるいは減算を行なうことのできる無線受信
機の受信周波数ディジタル本発明によれば、無線受信機
における局部発振器の出力信号と基準時間発生回路から
得られるゲート信号との論理積の信号によりカウントア
ツプするカウンタと、このカウンタの出力から受信機の
中間周波数の値を検出する回路とを備え、この検出回路
から検出される信号により前記基準時間発生回路を制御
することによって。
より加算、あるいは減算を行なうことのできる無線受信
機の受信周波数ディジタル本発明によれば、無線受信機
における局部発振器の出力信号と基準時間発生回路から
得られるゲート信号との論理積の信号によりカウントア
ツプするカウンタと、このカウンタの出力から受信機の
中間周波数の値を検出する回路とを備え、この検出回路
から検出される信号により前記基準時間発生回路を制御
することによって。
得られる該基準時間発生回路の出方により、更に前記カ
ウンタの入力ゲートおよびリセット入力のいずれかを制
御するようにしたことを特徴とする受信周波数のディジ
タルカウンタが得うれる。
ウンタの入力ゲートおよびリセット入力のいずれかを制
御するようにしたことを特徴とする受信周波数のディジ
タルカウンタが得うれる。
次に９本発明による受信周波数ディジタルカウンタにつ
いて実施例を挙げ９図面を参照して説明する。
いて実施例を挙げ９図面を参照して説明する。
第２図は本発明による第１の実施例の構成をブロック図
により示したものである。なお、この例は、前述のｆｒ
＝ ｊｇ＋ ｆｉを適用する受信機に対して適合する。
により示したものである。なお、この例は、前述のｆｒ
＝ ｊｇ＋ ｆｉを適用する受信機に対して適合する。
図において、入力端子２１から導かれた局部発振器の出
力はＡＮＤゲート２２の一方の入力に加えられ、他方の
入力には基準時間発生回路２６の出力が与えられる。カ
ウンタ２４は、 ＡＮＤゲート２２の出力をうけると９
局部発振器の信号周期により中間周波数相当分だけ前も
ってカウントアツプしておき、引き続き上記基準時間内
に入ってくる信号を前のカウント値に上積みしてカウレ
トする。これによって。
力はＡＮＤゲート２２の一方の入力に加えられ、他方の
入力には基準時間発生回路２６の出力が与えられる。カ
ウンタ２４は、 ＡＮＤゲート２２の出力をうけると９
局部発振器の信号周期により中間周波数相当分だけ前も
ってカウントアツプしておき、引き続き上記基準時間内
に入ってくる信号を前のカウント値に上積みしてカウレ
トする。これによって。
中′間両波数ｆｉと局部発振周波数ｆｌとの加算値が得
られるようにしたものである。なお、中間周波数検出回
路２５はカウンタ２４が中間周波数相当分だけカウント
した時点でパルスを発生し。
られるようにしたものである。なお、中間周波数検出回
路２５はカウンタ２４が中間周波数相当分だけカウント
した時点でパルスを発生し。
基準時間発生回路２６に対して制御信号を送り。
基準時間の発生を制御する。
このように構成されたディジタルカウンタにおいて、更
に第３図のタイムチャートを参照してその動作を詳細に
説明すると、基準時間発生回路２３は、波形ｄＫ見られ
るように９時間長２０ｍ５の間に基準とするゲート信号
を発生する。
に第３図のタイムチャートを参照してその動作を詳細に
説明すると、基準時間発生回路２３は、波形ｄＫ見られ
るように９時間長２０ｍ５の間に基準とするゲート信号
を発生する。
そのうち、前半の１０ｍ５に対しては９発生するゲート
信号ｄによりカウンタ２４がＡＮＤゲート２２を介して
与えられた局部発振信号ａを中間周波数の値までカウン
トアツプすると、中間周波数検出回路２５から制御パル
スＣが基準時間発生回路２３に与えられる。その結果、
基準時間発生回路２３はゲート信号ｄを低レベルに下げ
て、カウンタ２４のカウントを中間周波数のカウント時
点の状態で停止せしめる。そして。
信号ｄによりカウンタ２４がＡＮＤゲート２２を介して
与えられた局部発振信号ａを中間周波数の値までカウン
トアツプすると、中間周波数検出回路２５から制御パル
スＣが基準時間発生回路２３に与えられる。その結果、
基準時間発生回路２３はゲート信号ｄを低レベルに下げ
て、カウンタ２４のカウントを中間周波数のカウント時
点の状態で停止せしめる。そして。
１０ｍｓに達すると、信号ｄは再び高レベルに立上って
ＡＮＤゲート２２が開かれ、カウンタ２４は再び入力信
号をカウントする。この場合、信号ｄの後半の高レベル
期間は局部発振周波数の値だけカウントするように１０
ｍ５に設定されているから、この１０ｍ５の終りには、
カウンタ２４のカウントは中間周波数に局部発振周波数
が加算された値（受信周波数に等しい）を示す。そして
、信号ｄが低レベルに立下り、 ＡＮＤゲート２が閉じ
た瞬間にカウンタ２４のカウント出力はメモリに記憶さ
れ、さらにドライバを通して数字表示器に与えられる。
ＡＮＤゲート２２が開かれ、カウンタ２４は再び入力信
号をカウントする。この場合、信号ｄの後半の高レベル
期間は局部発振周波数の値だけカウントするように１０
ｍ５に設定されているから、この１０ｍ５の終りには、
カウンタ２４のカウントは中間周波数に局部発振周波数
が加算された値（受信周波数に等しい）を示す。そして
、信号ｄが低レベルに立下り、 ＡＮＤゲート２が閉じ
た瞬間にカウンタ２４のカウント出力はメモリに記憶さ
れ、さらにドライバを通して数字表示器に与えられる。
同時に、基準時間発主回路２３からパルスｂが出力して
カウンタ２４がリセットされる。
カウンタ２４がリセットされる。
第４図は本発明による第２の実施例の動作を説明するた
めのタイムチャート金示したものである。この例は、前
述のｆｒ＝ｆｌ−ｊｉを適用する受信機に対して適合す
るもので、構成としては第２図におけるそれぞれの要素
を示す符号にそれぞれダラシを付して対応させればよい
。ただし、この場合には、基準時間発生回路２５′から
基準時間を１０ｍ５に設定されたゲート信号ｄ′が導出
され、これによりＡＮＤゲート２２′が開いた時点から
入力の局部発振信号をカウントする。
めのタイムチャート金示したものである。この例は、前
述のｆｒ＝ｆｌ−ｊｉを適用する受信機に対して適合す
るもので、構成としては第２図におけるそれぞれの要素
を示す符号にそれぞれダラシを付して対応させればよい
。ただし、この場合には、基準時間発生回路２５′から
基準時間を１０ｍ５に設定されたゲート信号ｄ′が導出
され、これによりＡＮＤゲート２２′が開いた時点から
入力の局部発振信号をカウントする。
そして、カウンタ２４′の内容が中間周波数に等しくな
った時点で中間周波数検出回路２５′から検出パルスが
得られる。その検出ノ（ルスによね基準時間発生回路２
３′が制御されて、そこからパルス信号ｂ１′が導出さ
れ、カウンタ２４′がリセットされる。しかし、引き続
いてゲート信号ｄ／は高レベルにあるから、 ＡＮＤゲ
ート２２′が閉じるまでカウンタ２４′はカウントを続
ける。
った時点で中間周波数検出回路２５′から検出パルスが
得られる。その検出ノ（ルスによね基準時間発生回路２
３′が制御されて、そこからパルス信号ｂ１′が導出さ
れ、カウンタ２４′がリセットされる。しかし、引き続
いてゲート信号ｄ／は高レベルにあるから、 ＡＮＤゲ
ート２２′が閉じるまでカウンタ２４′はカウントを続
ける。
その結果、 １０ｍ５の終りの時点においては、カラｙ
り２４′のカウントは局部発振周波数から中間周波を差
し引いた値（受信周波数に等しい）得られるパルス信号
ｂ≦によってカウンタ２４′がリセットされる。
り２４′のカウントは局部発振周波数から中間周波を差
し引いた値（受信周波数に等しい）得られるパルス信号
ｂ≦によってカウンタ２４′がリセットされる。
以上の説明により明らかなように９本発明によれば、、
カウンタ、中間周波数検出回路および制御された基準時
間発生回路のみ用いた簡単な構成により、無線受信機の
受信周波数をディジタル値として検出できるから１本発
明を受信機に適用してその構造の小型化と経済性を向上
すべく大きな効果が得られる。
カウンタ、中間周波数検出回路および制御された基準時
間発生回路のみ用いた簡単な構成により、無線受信機の
受信周波数をディジタル値として検出できるから１本発
明を受信機に適用してその構造の小型化と経済性を向上
すべく大きな効果が得られる。
第１図は受信周波数ディジタルカウンタの従来例の構成
を示すブロック図、第２図は本発明による第１の実施例
の構成を示すブロック図。 第３図は、第２図における実施例の動作を説明するだめ
のタイムチャート、第４図は本発明による第２の実施例
の動作を説明するためのタイムチャートである。 図において、２１は入力端子、２２はＡＮＤゲート、２
３は基準時間発生回路、２４はカウンタ。 ２５は中間周波数検出回路である。
を示すブロック図、第２図は本発明による第１の実施例
の構成を示すブロック図。 第３図は、第２図における実施例の動作を説明するだめ
のタイムチャート、第４図は本発明による第２の実施例
の動作を説明するためのタイムチャートである。 図において、２１は入力端子、２２はＡＮＤゲート、２
３は基準時間発生回路、２４はカウンタ。 ２５は中間周波数検出回路である。
Claims (1)
- 【特許請求の範囲】 １、無線受信機における局部発振器の出力信号と基準時
間発生回路から得られるゲート信号との論理積の信号に
よりカウ゛ントアツプするカウンタと、このカウンタの
出力から受信機の中間周波数の値を検出する回路とを備
え、この検出回路から検出される信号により前記基準時
間発生回路を制御することによって、この基準時間発生
回路から得られる出力により、更に前記カウンタの入力
ゲートおよびリセット入力のいずれかを制御するように
したことを特徴とする受信周波数のディジタルカウンタ
。 以下余白
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13423381A JPS5838038A (ja) | 1981-08-28 | 1981-08-28 | 無線受信機に適用される受信周波数のデイジタルカウンタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13423381A JPS5838038A (ja) | 1981-08-28 | 1981-08-28 | 無線受信機に適用される受信周波数のデイジタルカウンタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5838038A true JPS5838038A (ja) | 1983-03-05 |
Family
ID=15123533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13423381A Pending JPS5838038A (ja) | 1981-08-28 | 1981-08-28 | 無線受信機に適用される受信周波数のデイジタルカウンタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5838038A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102089542A (zh) * | 2008-08-22 | 2011-06-08 | 葆德电气公司 | 用于轴承的护圈的延伸构件 |
| CN105116264A (zh) * | 2015-09-18 | 2015-12-02 | 广东电网有限责任公司电力科学研究院 | 从电力信号中抽取余弦函数基准信号的方法和系统 |
| CN105137172A (zh) * | 2015-09-18 | 2015-12-09 | 广东电网有限责任公司电力科学研究院 | 将电力信号转换为零初相位余弦信号序列的方法和系统 |
-
1981
- 1981-08-28 JP JP13423381A patent/JPS5838038A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102089542A (zh) * | 2008-08-22 | 2011-06-08 | 葆德电气公司 | 用于轴承的护圈的延伸构件 |
| CN105116264A (zh) * | 2015-09-18 | 2015-12-02 | 广东电网有限责任公司电力科学研究院 | 从电力信号中抽取余弦函数基准信号的方法和系统 |
| CN105137172A (zh) * | 2015-09-18 | 2015-12-09 | 广东电网有限责任公司电力科学研究院 | 将电力信号转换为零初相位余弦信号序列的方法和系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4185273A (en) | Data rate adaptive control device for Manchester code decoders | |
| US4538119A (en) | Clock extraction circuit using an oscillator and phase-locked programmable divider | |
| JPH0471394B2 (ja) | ||
| US3935536A (en) | Ghost signal cancellation system | |
| KR840004844A (ko) | 화상 표시장치용 라인동기 회로 | |
| US4159481A (en) | Synchronizing signal selecting circuit | |
| JPS5838038A (ja) | 無線受信機に適用される受信周波数のデイジタルカウンタ | |
| US4306203A (en) | Filter | |
| US4075569A (en) | Digital method and apparatus for dynamically generating an output pulse train having a desired duty cycle from an input pulse train | |
| KR100269053B1 (ko) | 디지탈aft장치 | |
| US4231018A (en) | Tone signal detector | |
| JPH0338774B2 (ja) | ||
| EP0975094A3 (en) | Synchronous control apparatus and method | |
| JPH0157539B2 (ja) | ||
| KR960009902B1 (ko) | 디지탈 오디오 적외선 수신기의 에러 처리 회로 | |
| SU1211758A1 (ru) | Устройство дл определени параметра степенной модели среднего значени случайного сигнала | |
| JPS5516529A (en) | Communication unit | |
| SU720826A1 (ru) | Устройство дл приема адресной комбинации | |
| SU1058021A1 (ru) | Умножитель частоты | |
| JPS54131809A (en) | Synthesizer receiver | |
| SU1040616A1 (ru) | Устройство поэлементного фазировани приемников дискретных сигналов | |
| KR0128525B1 (ko) | 자동 뮤팅 발생회로 | |
| JPS5558617A (en) | Automatic channel selection unit | |
| SU1288694A1 (ru) | Логарифмический преобразователь "Частота-код | |
| JPS59183380A (ja) | デイジタル位相検出器 |