JPS5837984B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPS5837984B2 JPS5837984B2 JP52119938A JP11993877A JPS5837984B2 JP S5837984 B2 JPS5837984 B2 JP S5837984B2 JP 52119938 A JP52119938 A JP 52119938A JP 11993877 A JP11993877 A JP 11993877A JP S5837984 B2 JPS5837984 B2 JP S5837984B2
- Authority
- JP
- Japan
- Prior art keywords
- diffusion
- impurity
- lifetime
- semiconductor devices
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】
本発明は半導体素子の製造方法、特にライフタイムの精
密な制御に関するものである。
密な制御に関するものである。
これ１での高速度サイリスタ或は高速度ダイオードの製
造方法は不純物拡散処理の完了したシリコンウエハーに
ライフタイムキラー拡散のコントロールを容易にするた
めのサンドプラスト又は洗浄のためのエッチング等の表
面処理を適当に行なった後に、ＡｕあるいはＰｔ等のラ
イフタイムキラーとなる重金属不純物を拡散し、ライフ
タイムを制御していた。
造方法は不純物拡散処理の完了したシリコンウエハーに
ライフタイムキラー拡散のコントロールを容易にするた
めのサンドプラスト又は洗浄のためのエッチング等の表
面処理を適当に行なった後に、ＡｕあるいはＰｔ等のラ
イフタイムキラーとなる重金属不純物を拡散し、ライフ
タイムを制御していた。
しかしながら、この方法では拡散ウエハーの表面状態、
表面濃度及び不純物の種類により、ライフタイムキラー
不純物の入りかたが異なる。
表面濃度及び不純物の種類により、ライフタイムキラー
不純物の入りかたが異なる。
又サンドブラスト等を行なった拡散ウエハーについては
、各ウエハー毎に表面加工歪層にばらつきが生じ、表面
濃度のばらつきが生じる。
、各ウエハー毎に表面加工歪層にばらつきが生じ、表面
濃度のばらつきが生じる。
ウエハー内のばらつきも当然卦こっているため各ウエハ
ー毎に、さらにはウエハー内でのライフタイムキラー不
純物の拡散効果がばらつく為に半導体素子の特性がばら
つき安定した生産は不可能であった。
ー毎に、さらにはウエハー内でのライフタイムキラー不
純物の拡散効果がばらつく為に半導体素子の特性がばら
つき安定した生産は不可能であった。
第１図に封管法により、Ｎ型シリコンウエハーにＧａを
拡散した場合の不純物濃度分布を示す。
拡散した場合の不純物濃度分布を示す。
図中の実線ＡはＧａの不純物濃度分布を示し、実線Ｂは
他の不純物（Ｏｕ，Ｆｅ，Ｏｒ，Ｍｎ ，Ａｕ等）の濃
度分布を示す。
他の不純物（Ｏｕ，Ｆｅ，Ｏｒ，Ｍｎ ，Ａｕ等）の濃
度分布を示す。
この異種の不純物がライフタイムキラー不純物を拡散す
る際に障害となり、拡散レベルを変化させる。
る際に障害となり、拡散レベルを変化させる。
その理由はこの異種の不純物が、ライフタイムキラー不
純物と錯体を形成し表面に分布するためである。
純物と錯体を形成し表面に分布するためである。
本発明の目的とするところは前述した欠点を除去した新
規なライフタイム制御方法を具備する半導体素子の製造
方法を提供することにある。
規なライフタイム制御方法を具備する半導体素子の製造
方法を提供することにある。
本発明の特徴は、不純物拡散の完了した半導体ウエハー
を要求されるライフタイムに応じ、表面拡散層をエッチ
ングして加工歪層を除去し、異種の不純物を除去した後
にライフタイムキラー不純物を拡散することにある。
を要求されるライフタイムに応じ、表面拡散層をエッチ
ングして加工歪層を除去し、異種の不純物を除去した後
にライフタイムキラー不純物を拡散することにある。
第２図に表面をエッチングした試料を同一の条件でＡｕ
拡散を行なった場合のＡｕの濃度分布を示す。
拡散を行なった場合のＡｕの濃度分布を示す。
同図より明らかなように、エッチング層を増加させると
Ｎ層のＡｕ濃度が増加し、表面層でのＡｕの濃度は低下
する。
Ｎ層のＡｕ濃度が増加し、表面層でのＡｕの濃度は低下
する。
又第３図に示すようにある一定のエッチング量をこえる
とＮ層のＡｕ濃度は変化しなくなる。
とＮ層のＡｕ濃度は変化しなくなる。
即ち、異種の不純物の分布は、Ｇａ拡散、Ａｌ拡散、Ｂ
拡散、Ｐ拡散、Ａｓ拡散のいかなる拡散の場合でも１０
μをこえることはない為である。
拡散、Ｐ拡散、Ａｓ拡散のいかなる拡散の場合でも１０
μをこえることはない為である。
この表面の異種の不純物分布の深さ上限値１０μは、発
明者が実験的に確認（イオンマイクロアナライザー及び
放射化分析により検出できない程度）検討した結果によ
るものである。
明者が実験的に確認（イオンマイクロアナライザー及び
放射化分析により検出できない程度）検討した結果によ
るものである。
そこで以下、本発明の製造方法を具体的に説明する。
封管法によりＮ型シリコンウエノ・一の両表面より、Ｇ
ａ拡散を行ないＰ−Ｎ−Ｐ構造としたシリコンウエハー
を洗浄し、本発明に従ってライフタイムを制御するため
に、表面層の調整エッチングを行なった。
ａ拡散を行ないＰ−Ｎ−Ｐ構造としたシリコンウエハー
を洗浄し、本発明に従ってライフタイムを制御するため
に、表面層の調整エッチングを行なった。
この場合、５μのエッチングを行ない、所定のＡｕ拡散
を行ない、合金法によりさらにＮ層をもうけ、Ｐ−Ｎ−
Ｐ−Ｎ構造のサイリスタを作成した。
を行ない、合金法によりさらにＮ層をもうけ、Ｐ−Ｎ−
Ｐ−Ｎ構造のサイリスタを作成した。
第４図に前述した従来方法と本発明製造方法になるサイ
リスタの順電圧降下の分布状態を示した。
リスタの順電圧降下の分布状態を示した。
従来のエッチングは洗浄のためであるので、シリコンウ
エハーを適当に除去するだけなので、順電圧降下にばら
つきがあったが同図にあきらかなように本発明製造方法
では、ライフタイムのばらつきは非常に小さくなること
によって順電圧降下の値のばらつきは小さいことが理解
されよう。
エハーを適当に除去するだけなので、順電圧降下にばら
つきがあったが同図にあきらかなように本発明製造方法
では、ライフタイムのばらつきは非常に小さくなること
によって順電圧降下の値のばらつきは小さいことが理解
されよう。
順電圧降下の値のばらつきが小さいことにより製品の安
定生産が可能となった。
定生産が可能となった。
以上、Ｇａを拡散したシリコンウエ・・一について説明
したがＰＮ接合を形成するための他の不純物を拡散した
シリコンウエハーについても本発明は適用でき、又サイ
リスタ、ダイオードというような半導体素子の種類、拡
散合金型、全拡散型というようなＰＮ接合の形成方法に
ついても制限はなく、本発明を適用できる。
したがＰＮ接合を形成するための他の不純物を拡散した
シリコンウエハーについても本発明は適用でき、又サイ
リスタ、ダイオードというような半導体素子の種類、拡
散合金型、全拡散型というようなＰＮ接合の形成方法に
ついても制限はなく、本発明を適用できる。
第１図は、Ｎ型シリコンウエノ・一にＧａを拡散した場
合の不純物濃度分布を示す図、第２図は表面をエッチン
グした後にＡｕを拡散した場合のＡｕの濃度分布を示す
図、第３図はエッチング量とＡｕ濃度を示す図、第４図
は従来方法と本発明製造方法によるサイリスタの順電圧
降下のばらつきの状態を示す図である。
合の不純物濃度分布を示す図、第２図は表面をエッチン
グした後にＡｕを拡散した場合のＡｕの濃度分布を示す
図、第３図はエッチング量とＡｕ濃度を示す図、第４図
は従来方法と本発明製造方法によるサイリスタの順電圧
降下のばらつきの状態を示す図である。
Claims (1)
- １ 所定のＰＮ接合を形成するための不純物拡散の完了
したシリコンウエハーの拡散表面層を半導体素子に要求
される特性に応じてエッチングした後、上記拡散表面側
からライフタイムキラーを拡散することを特徴とする半
導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52119938A JPS5837984B2 (ja) | 1977-10-07 | 1977-10-07 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52119938A JPS5837984B2 (ja) | 1977-10-07 | 1977-10-07 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5453960A JPS5453960A (en) | 1979-04-27 |
| JPS5837984B2 true JPS5837984B2 (ja) | 1983-08-19 |
Family
ID=14773872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52119938A Expired JPS5837984B2 (ja) | 1977-10-07 | 1977-10-07 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5837984B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61126390A (ja) * | 1984-11-22 | 1986-06-13 | Shin Meiwa Ind Co Ltd | オイルフリ−スクロ−ル形流体機械 |
| JPH01155086A (ja) * | 1987-12-14 | 1989-06-16 | Mitsui Seiki Kogyo Co Ltd | 水循環式スクロール圧縮機 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50140057A (ja) * | 1974-04-25 | 1975-11-10 | ||
| JPS5236978A (en) * | 1975-09-19 | 1977-03-22 | Hitachi Ltd | Process for production of semiconductor devices |
-
1977
- 1977-10-07 JP JP52119938A patent/JPS5837984B2/ja not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50140057A (ja) * | 1974-04-25 | 1975-11-10 | ||
| JPS5236978A (en) * | 1975-09-19 | 1977-03-22 | Hitachi Ltd | Process for production of semiconductor devices |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61126390A (ja) * | 1984-11-22 | 1986-06-13 | Shin Meiwa Ind Co Ltd | オイルフリ−スクロ−ル形流体機械 |
| JPH01155086A (ja) * | 1987-12-14 | 1989-06-16 | Mitsui Seiki Kogyo Co Ltd | 水循環式スクロール圧縮機 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5453960A (en) | 1979-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5244834A (en) | Semiconductor device | |
| US3197681A (en) | Semiconductor devices with heavily doped region to prevent surface inversion | |
| US3701696A (en) | Process for simultaneously gettering,passivating and locating a junction within a silicon crystal | |
| US3147152A (en) | Diffusion control in semiconductive bodies | |
| US3146135A (en) | Four layer semiconductive device | |
| JPH0738123A (ja) | 半導体装置及びその製造方法 | |
| US3772577A (en) | Guard ring mesa construction for low and high voltage npn and pnp transistors and diodes and method of making same | |
| US4837177A (en) | Method of making bipolar semiconductor device having a conductive recombination layer | |
| GB1356710A (en) | Semiconductor resistor | |
| JPS5837984B2 (ja) | 半導体素子の製造方法 | |
| US2983633A (en) | Method of forming a transistor structure and contacts therefor | |
| JPH04216469A (ja) | 半導体加速度センサおよびその製造方法 | |
| US3363151A (en) | Means for forming planar junctions and devices | |
| JPS5821342A (ja) | 半導体装置 | |
| US3330030A (en) | Method of making semiconductor devices | |
| US3448354A (en) | Semiconductor device having increased resistance to second breakdown | |
| US3475235A (en) | Process for fabricating a semiconductor device | |
| US3421057A (en) | High speed switching transistor and fabrication method therefor | |
| US3143443A (en) | Method of fabricating semiconductor devices | |
| US3771028A (en) | High gain, low saturation transistor | |
| JPH0212920A (ja) | 半導体装置の製造方法 | |
| US4058824A (en) | Semiconductor diode | |
| JPH06204232A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JP2573021B2 (ja) | 半導体装置の製造方法 | |
| JPS5938730B2 (ja) | 半導体装置の製造方法 |