JPS5837571B2

JPS5837571B2 - 回転体の回転速度制御装置

Info

Publication number: JPS5837571B2
Application number: JP52007479A
Authority: JP
Inventors: 博水口
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1977-01-25
Filing date: 1977-01-25
Publication date: 1983-08-17
Also published as: JPS5393279A; US4242618A

Description

【発明の詳細な説明】本発明は回転体の回転速度制御装置に係り、特に回転体
に連結された回転速度検出器の出力信号を単安定回路を
通して、前記回転体の回転速度に応じてその平均レベル
が変化する信号に変換し、前記単安定回路の出力信号で
もって前記回転体の回転速度の制御もしくは位相制御に
おける同期引き込みを行なうように構成した回転体の回
転速度制御装置に関する。

従来より、この種の装置として、例えばレコードプレヤ
ーのターンテーブルの回転速度を正確に制御するために
は、水晶発振子などの固体振動子を用いた基準周波数発
振器から得られる基準周波数信号と前記ターンテーブル
に連結された回転速度検出器（周波数発電機など）から
の出力信号とを位相比較する位相比較手段と、前記位相
比較が満足な状態で行なえるよう、あらかじめ前記ター
ンテーブルの回転速度を設定値近くに引き込む同期引き
込み手段が必要となる。

前記同期引き込み手段としては前記回転速度検出器の出
力信号を前記ターンテーブルの回転速度に応じて平均レ
ベルが変化する信号に変換する方法が用いられ、最も一
般的な例としては、前記回転速度検出器の出力信号を単
安定回路に印加し、前記単安定回路の出力信号を積分回
路などによって平滑して、前記ターンテーブルの回転速
度に応じて変化する直流電圧を得る方法が多用されてい
る。

ところで、レコードプレヤーでは標準的な回転速度とし
て３３’／３ｒｐｍと４５ｒｐｍの２種類がありさらに
、場合によってはこの２通りの回転速度に対してプラス
・マイナス数パーセントの微調整が可能であることがし
ばしば要求される。

回転速度の切り換え方法としては、このような装置にお
いては前記基準周波数を変化させたり、切り換える方法
がとられるが、それに伴なって前記単安定回路の単安定
時間も設定しなおさないと同期引き込み条件が変わって
しまうので、従来の装置では、基準周波数の切り換えに
伴なって前記単安定回路の単安定時間を設定する抵抗な
ども切り換えるようにしていた。

しかしながら、このような方法ではスイッチ回路が２回
路以上必要になり、装置の構或や配線が複雑になるだけ
でなく、回転速度の微調が必要な場合には、同期引き込
み特性を犠性にして、基準周波数だけの微調を行ない単
安定回路はそのままにしておくか、あるいは基準周波数
の微調機構と連動する単安定時間の微調機構を備えるか
のいずれかの方法をとらなければならず、問題が多かっ
た。

本発明の回転体の回転速度制御装置は以上のような問題
を解消するものである。

本発明の一実施例における回転体の回転速度制御装置の
ブロックダイアダラムを第１図に示す。

第１図はレコードプレヤーのターンテーブルの回転速度
制御装置を示したもので、前記ターンテーブル（図示せ
ず）に連結されたモータ１には速度検出器２が連結され
、前記速度検出器２の出力は増幅器３に印加され、前記
増幅器３の出力は位相比較器Ｐ，Ｃ４の入力端子４ｂに
印加されるとともに単安定回路５の入力端子Ｘに印加さ
れている。

一方、水晶発振子などの固体振動子６を用いた基準発振
器７の出力は２７分の１の分周器８と、２０分の１の分
周器９に印加され、前記分局器８の出力は切換スイッチ
１０の一方の固定接点１０ａに接続され、前記分周器９
の出力は前記切換スイッチ１０の他方の固定接点１０ｂ
に接続され、前記切換スイッチ１０の可動接点（共通接
点）１０Ｃは分周器１１に接続されるとともに、前記単
安定回路５の制御入力端子Ｙに接続され、前記分周器１
１の出力は前記位相比較器４の他方の入力端子４ａに印
加され、前記位相比較器４の出力信号と前記単安定回路
５の出力端子Ｚに現われる信号が合戒回路１２によって
合或され、前記合或回路１２の出力はモータ駆動回路１
３の出力側にモータ１に接続されている。

さて、第１図に示した各ブロックのうち、増幅器３の機
能は速度検出器２から得られる微小振幅の交流信号を振
幅が供給電圧に等しい矩形波にまで増幅するものである
から、一般のトランジスタオベアンプ、デイジタルＩＣ
による反転増幅器（インバータ）などによって容易に構
或出来、位相比較器４の機能は両入力端子に印加される
信号の位相差に応じた平均レベルを有する出力信号（デ
イジタル信号でも直流信号でも良い）を得るものであり
、古くは位相変調（Ｐ，Ｍ）波の復調回路として、最初
ではＰＬＬループの一構或要素として周知であり、位相
比較器を含むＩＣがバイポーラではモトローラ社のＭＣ
− ４０４４，ＣＭＯＳＩＣではＲＣＡ社のＣＤ
−４０４６を始めとして各社から製品化されており、ま
た基準発振器７についても同様にトランジスタを用いる
場合にはコルピツツ型発振回路を始めとする各種の発振
回路が周知であり、ＣＭＯＳデイジタルＩＣを用いる場
合には反転増幅器の入出力間に固体振動子６と帰還抵抗
を接続することによって構或出来、さらに、分周器８
，９，１１はフリツプフロツプとＮＡＮＤゲー
ト（ＡＮＤゲート）によるリセット回路で簡単に実現出
来るので、これらの各ブロックの詳細な説明は省略する
。

また、合或回路１２としては、一般には第２図ａ，ｂ，
ｃに示すように抵抗による簡単な加算回路が用いられる
。

第２図ａ，ｂ，ｃにおいて端子Ｕ，Ｖが入力端子であり
、端子Ｗが出力端子である。

第２図ａは最も多く用いられる合或回路で、Ｕ端子に接
続される抵抗と■端子に接続される抵抗の抵抗比を調整
して位相制御ゲインを設定するものである。

第２図ｂに示した合或回路は、位相比較器４から得られ
るデイジタル出力信号と単安定回路５から得られるデイ
ジタル出力信号を一度平滑回路を通して直流化したあと
合或するもので、第２図Ｃに示した合或回路は第２図ｂ
の回路を簡略化した例である。

この他、合或回路に複雑な機能をもたせたい場合にはス
イッチング回路、ゲート回路などが合威回路の中に挿入
される。

つぎに、モータ駆動回路１３は前記合戒回路１２からの
出力信号に応じてモータ１に給電、もしくは制動などを
行ない前記モータ１が定速で回転するように制御するも
のであり、その構或についても周知であるので、ここで
はその詳細な説明は省略する。

さて、第１図に示したブロックのなかで、単安定回路５
は、その入力端子Ｘに印加される信号の１サイクルの期
間に制御端子Ｙに印加される信号の任意のサイクルに相
当する単安定時間を有する出力信号を発生する、すなわ
ち、切換スイッチ１０の可動接点１０ｃに現われる信号
の周波数によって決定される単安定時間を有し、出力信
号の繰り返し周期は速度検出器２からの出力信号の繰り
返し周期に依存するもので、その構戒については一般に
知られていないので、第３図に基本的な構成例を示し、
第４図、第５図には各部の信号波形図を示すとともに第
６図、第７図にはそれぞれ他の構或例と各部の信号波形
図を示す。

第３図において、第１の信号入力端子Ｘには２人力ＮＡ
ＮＤゲートａの入力端子２ａが接続され、前記２人力Ｎ
ＡＮＤゲートａの出力端子Ｏａは２人力ＮＡＮＤゲート
ｂの入力端子２ｂに接続されるとともに、４人力ＮＡＮ
Ｄゲートｃの入力端子２ｃに接続され、前記２人力ＮＡ
ＮＤゲートｂの出力端子Ｏｂは前記２人力ＮＡＮＷ−ト
ａの入力端子１ａに接続され、さらに３人力ＮＡＮＤゲ
ー｝ｆの入力端子２ｆに接続されている。

また、基準信号入力端子である第２の信号入力端子Ｙに
は前記４人力ＮＡＮＩ）デートｃの入力端子４ｃおよび
２人力ＮＡＮＤゲートｉの入力端子２ｉ，反転増幅器ｎ
の入力端子１ｎが接続され、前記反転増幅器ｎの出力端
子Ｏｎには２人力ＮＡＮＤゲートｇの入力端子２ｇ，２
人力ＮＡＮＤゲートｍの入力端子２ｍが接続されている
。

さらに、前記４人力ＮＡＮＤゲートｃの出力端子Ｏｃは
２人力ＮＡＮＤゲートｄの入力端子２ｄに接続され、前
記２人力ＮＡＮＤデートｄの出力端子Ｏｄは前記２人力
ＮＡＮＤゲートｇの入力端子１ｇに接続されるとともに
、３人力ＮＡＮＤゲートｅの入力端子３ｅに接続され、
前記３人力ＮＡＮＤゲートｅの出力端子Ｏｅは前記２人
力ＮＡＮＤゲー｝ｄの入力端子１ｄに接続されるととも
に前記２人力ＮＡＮＤゲートｂの入力端子１ｂならびに
前記４人力ＮＡＮＤゲートｃの入力端子１ｃに接続され
ている。

前記２人力ＮＡＮＤゲートｈの入力端子２ｈに接続され
、前記２人力ＮＡＮＤゲー｝ｈの出力端子Ｏｈは前記２
人力ＮＡＮＤゲートｊの入力端子１ｊに接続されるとと
もに、３人力ＮＡＮＤゲートｉの入力端子３ｉならびに
２人力ＮＡＮＤゲート１の入力端子１ｌに接続され、前
記３人力ＮＡＮＤゲートｉの出力端子Ｏｉは前記２人力
ＮＡＮＤゲートｈの入力端子１ｈに接続されるとともに
、反転増幅器０の入力端子１０に接続され前記反転増幅
器０の出力端子００は信号出力端子Ｚに接続されている
。

また、前記２人力ＮＡＮＤゲートｊの出力端子Ｏｊは２
人力ＮＡＮＤゲー｝ｋの入力端子２ｋに接続され、前記
２人力ＮＡＮＤゲートｋの出力端子Ｏｋは２人力ＮＡＮ
Ｄゲートｍの入力端子１ｍに接続されるとともに、前記
２人力ＮＡＮＤゲートｌの入力端子２ｌならびに前記３
人力ＮＡＮＤゲー｝ｆの入力端子１ｆに接続され、前記
２人力ＮＡＮＤゲート１の出力端子Ｏｌは前記２人力Ｎ
ＡＮＤゲートｋの入力端子１ｋに接続され、前記２人力
ＮＡＮＤゲートｍの出力端子Ｏｍは前記３人力ＮＡＮＤ
ゲートｅの入力端子２ｅならびに前記３人力ＮＡＮＤゲ
−トｉの入力端子２１に接続され、前記３人力ＮＡＮＤ
ゲートｆの出力端子Ｏｆは前記３人力ＮＡＮＤゲートｅ
の入力端子１ｅならびに前記３人力ＮＡＮＤゲートｉの
入力端子１１に接続されている。

さて、第３図に示した単安定回路の信号入力端子Ｘおよ
びＹに第４図ＸおよびＹに示すような信号波形が印加さ
れたときの動作について説明すると、まず、時刻１＝１
８においてはＸ端子およびＹ端子のレベルはＬであるか
ら、ＮＡＮＤゲートａの出力レベルはＨであり、ＮＡＮ
Ｄゲートｃの出力レベル、ＮＡＮＤゲートｆの出力レベ
ルＮＡＮＤゲートｊの出力レベルもすべてＨである。

また、ＮＡＮＤゲートｅ，ＮＡＮＤゲートｉは時刻ｔ
＝ｔｏ以前にＮＡＮＤゲートｍによってリセットされて
いるので、その出力レベルはともにＨになっている。

したがってＮＡＮＤゲートｂ，ＮＡＮＤゲートｄの出
力レベルはともにＬであり、一方、反転増幅器ｎの出力
レベルはＨであるが、前記ＮＡＮＤゲートｄの出力レベ
ルがＬであるので、ＮＡＮＤゲートｇの出力レベルはＨ
になり、ＮＡＮＤゲー｝ｈの出力レベルはＬになり、こ
れによって、ＮＡＮＤゲートｌの出力レベルもＨになる
ので、ＮＡＮＤゲートｋの出力レベルはＬである。

また、ＮＡＮＤゲー｝ｍの出力レベルはＨで、反転増幅
器０の出力レベルはＬである。

時刻１＝１１において、Ｘ端子の信号レベルがＬからＨ
に移行するが、出力レベルがＨになっているＮＡＮＤゲ
ートａｔＣ１ｅｓｆｓｇｊｉｊＪ
ｊ１，ｍはいずれも他の入力端子にそのレベルがＬのも
のがあるので、各ＮＡＮＤゲートの出力レベルは変動し
ない。

時刻１＝１２においてＹ端子の信号レベルがＬからＨに
移行すると、それまでのＮＡＮＤゲートＣの入力端子１
ｃ，２ｃ，３ｃのレベルがＨであるので、前記ＮＡＮＤ
ゲートＣの出力レベルはＨからＬに移行する。

この瞬間、ＮＡＮＤゲートｄの出力レベルはＬからＨに
移行し、ＮＡＮＤゲー｝ｅの出力レベルがＨからＬに移
行し、これによってＮＡＮＤゲートｂの出力レベルがＬ
からＨに移行し、同時にＮＡＮＤ／７’− トａの出力
レベルがＨからＬに移行する。

前記ＮＡＮＤゲートａの出力レベルがＨからＬに移行す
ると、前記ＮＡＮＤゲートＣの出力レベルはＬから再び
Ｈに戻る。

第４図ａ，ｂ，ｃ，ｄ，ｅはそれぞれＮＡＮＤゲ−トａ
，ｂ，ｃ，ｄ，ｅの出力レベルの変化を示したものであ
る。

時刻１＝１，においてＹ端子の信号レベルがＨからＬに
移行すると、今度はＮＡＮＤゲートｇの入力端子１ｇの
レベルがそれまでにＨになっているので、前記ＮＡＮＤ
ゲートｇの出力レベルはＨからＬに移行する。

これによってＮＡＮＤゲートｈの出力レベルがＬからＨ
に移行し、同時にＮＡＮＤゲートｉの出力レベルはＨか
らＬに移行する。

第４図ｇｔｂｔｌはそれぞれＮＡＮＤゲートｇ
，ｈ，ｉの出力レベルの変化を示したものである。

時刻１＝１，において、Ｘ端子の信号レベルがＨからＬ
に移行し、これによっでＮＡＮＤゲートａの出力レベル
がＬからＨに移行するが、ＮＡＮＤゲ− トｅの出力レ
ベルが依然としてＬであるのでＮＡＮＤゲートｂおよび
ＮＡＮＤゲートＣの出力レベルは変化しない。

同時刻にＹ端子の信号レベルがＬからＨに移行し、これ
によってＮＡＮＤゲートｇの出力レベルがＬからＨに移
行する。

また、ＮＡＮＤゲートｊの入力端子１ｊのレベルはそれ
までにＨになっているので、同時に前記ＮＡＮＤゲート
ｊの出力レベルはＨからＬに移行し、これによってＮＡ
ＮＤゲートｋの出力レベルはＬからＨに変化し、同時に
ＮＡＮＤゲートｌの出力レベルもＨからＬに移行する。

第４図ｊ，ｋ，ｌはそれぞれＮＡＮＤゲートｊ，ｋ，ｌ
の出力レベルの変化を示したものである。

時刻１＝１，においてＹ端子の信号レベルがＨからＬに
移行したとき、ＮＡＮＤゲートｍの出力レベルはＨから
Ｌに移行し、これによってＮＡＮＤゲートｅおよびＮＡ
ＮＤゲートｉの出力レベルがＬからＨに移行する。

また、ＮＡＮＤゲートｊの出力レベルもＬからＨに移行
する。

前記ＮＡＮＤゲートｅの出力レベルがＬからＨに移行す
るとＮＡＮＤゲートｂおよびＮＡＮＤゲートｄの出力レ
ベルもＨからＬに移行し、前記ＮＡＮＤゲートｉの出力
レベルのＬからＨへの移行によってＮＡＮＤゲートｈの
出力レベルもＨからＬに移行し、これによってＮＡＮＤ
ゲートｌの出力レベルがＬからＨに移行し、同時にＮＡ
ＮＤゲートｋの出力レベルがＨからＬに移行する。

前記ＮＡＮＤゲートｋの出力レベルがＨからＬに移行す
るとＮＡＮＤゲー｝ｍの出力レベルは再びＬからＨに戻
るが、ＮＡＮＤゲートｅおよびＮＡＮＤゲ− トｉはす
で番こ他の入力端子がＬになっているためその出力レベ
ルは変化しない。

第４図ｍはＮＡＮＤゲートｍの出力レベルの変化を示し
たものである。

また、信号出力端子Ｚには第４図Ｚに示すような信号波
形が現われる。

さて、時刻１＝１６においてＹ端子の信号レベルがＬか
らＨに移行するが、出力レベルがＨになっているＮＡＮ
Ｄゲートａｓｃｊｅｔｆｔｇｔｌｊｊ，ｊ，ｍはいずれ
も他の入力端子にそのレベルがＬのものがあるので、各
ＮＡＮＤゲートの出力レベルは変動しない。

時刻１＝１７においてＸ端子の信号レベルがＬからＨに
移行すると、それまでのＮＡＮＤゲートｃの入力端子１
ｃ，２ｃ，３ｃのレベルがＨであるので、前
記ＮＡＮＤゲートＣの出力レベルはＨからＬに移行する
。

この瞬間、ＮＡＮＤゲートｄの出力レベルはＬからＨに
移行し、ＮＡＮＤゲートｅの出力レベルがＨからＬに移
行し、これによってＮＡＮＤゲートｂの出力レベルがＬ
からＨに移行し、同時に、ＮＡＮＤゲートａの出力レベ
ルがＨからＬに移行する。

時刻１＝１８においてＹ端子の信号レベルがＨからＬに
移行すると、今度はＮＡＮＤゲートｇの入力端子１ｇの
レベルがそれまでにＨになっているので、前記ＮＡＮＤ
ゲートｇの出力レベルはＨからＬに移行する。

時刻１＝１，においてＹ端子の信号レベルがＬからＨに
移行し、これによってＮＡＮＤゲートｇの出力レベルが
ＬからＨに移行する。

時刻１＝１，。

においてＸ端子の信号レベルがＨからＬに移行したとき
、ＮＡＮＤゲートａの出力レベルはＬからＨに移行し、
同時にＹ端子の信号レベルがＨからＬに移行したとき、
ＮＡＮＤゲートｍの出力レベルはＨからＬに移行し、こ
れによってＮＡＮＤゲートｅおよびＮＡＮＤゲートｉの
出力レベルがＬからＨに移行する。

前記ＮＡＮＤゲートｅの出力レベルがＬからＨに移行す
るとＮＡＮＤゲートｂおよびＮＡＮＤゲートｄの出力レ
ベルもＨからＬに移行し、前記ＮＡＮＤゲートｉの出力
レベルのＬからＨへの移行によってＮＡＮＤゲートｈの
出力レベルもＨからＬに移行し、これによってＮＡＮＤ
ゲートｌの出力レベルがＬからＨに移行し、同時にＮＡ
ＮＤゲーｔ−ｋの出力レベルがＨからＬに移行する。

前記ＮＡＮＤゲートｋの出力レベルがＨからＬに移行す
るとＮＡＮＤゲー｝ｍの出力レベルは再びＬからＨに戻
るが、ＮＡＮＤゲートｉはすでに他の入力端子がＬにな
っているため、その出力レベルはＨのまま変化しない。

第４図Ｚに示した出力信号波形を見ればわかるように第
３図の回路ではＸ端子に印加される信号波形の１サイク
ルの間にＹ端子に印加される信号波形の１サイクルに相
当する単安定時間を有している。

ところで、第４図ｆに示した信号波形は、第３図のＮＡ
ＮＤゲー１−ｆの出力レベルを示したものであるが、第
４図ではずっとＨレベルを維持し続け、同図を見ただけ
ではその機能が不明である。

第５図は前記ＮＡＮＤゲートｆの機能を説明するために
示した各部の信号波形図であり、時刻ｔ＝ｔｌ４におい
て、Ｘ端子およびＹ端子の信号レベルがともにＨになっ
たとき、ＮＡＮＤゲートｃの出力レベルはＨからＬに移
行し、これによってＮＡＮＤゲートｄの出力レベルはＬ
からＨに移行し、同時にＮＡＮＤゲートｅの出力レベル
はＨからＬに移行するので、前記ＮＡＮＤゲートＣの
出力レベルは再びＨに戻るとともに、ＮＡＮＤゲートｂ
の出力レベルはＬからＨに移行し、同時にＮＡＮＤゲー
トａの出力レベルはＨからＬに移行する。

時刻ｉ＝ｇｉ１，においてＹ端子の信号レベルがＨから
Ｌに移行すると、ＮＡＮＤゲートｇの出力レルルはＬか
らＨに移行し、同時にＮＡＮＤゲートｉの出力レベルが
ＨからＬに移行する。

時刻１＝１１６においてＸ端子の信号レベルがＨからＬ
に移行すると、ＮＡＮＤゲートａの出力レベルがＬから
Ｈに移行するが、他のＮＡＮＤゲートの出力レベルは変
化しない。

時刻１＝１，においてＹ端子の信号レベルがＬからＨに
移行すると、ＮＡＮＤゲートｇの出力レベルもＬからＨ
に移行し、また、ＮＡＮＤゲートｊの出力レベルがＨか
らＬに移行するのでＮＡＮＤゲートｋの出力レベルはＬ
からＨに移行し、同時にＮＡＮＤゲートｌの出力レベル
はＨからＬに移行する。

このとき、ＮＡＮＤゲートｆの入力端子１ｆ，ならびに
３ｆはともにＨになっている。

時刻ｔ＝ｔ１８においてＸ端子の信号レベルがＬからＨ
に移行すると前記ＮＡＮＤゲートｆの出力レベルはＨか
らＬに移行し、ＮＡＮＤゲートｅおよびＮＡＮＤゲート
ｉの出力レベルがＬからＨに移行する。

これによってＮＡＮＤゲートｄおよびＮＡＮＤゲートｂ
，ＮＡＮＤゲー｝ｈ，ＮＡＮＤゲートｋの出力レベル
がＨからＬに移行し、ＮＡＮＤゲートｌの出力レベルは
ＬからＨに移行する。

その直後にＮＡＮＤゲートｃの出力レベルがＨからＬに
移行し、ＮＡＮＤ’ｆ− トｄの出力レベルがＬからＨ
に移行して新しい周期が始まる。

尚、ＮＡＮＤゲートｆの出カレベルがＨからＬに移行し
た直後にＮＡＮＤゲートｋの出力レベルがＨからＬに移
行するので、前記ＮＡＮＤゲーｔ−ｆの出力レベルはす
ぐに再びＨに戻る。

さて、前記ＮＡＮＤゲートｄの出力レベルがＬからＨに
移行すると同時にＮＡＮＤゲートｅの出力レヘルはＨか
らＬに移行し、ＮＡＮＤゲートｂの出力レベルがＬから
Ｈに移行し、同時にＮＡＮＤゲートａの出力レベルはＬ
となる。

時刻１＝１１９においてＮＡＮＤゲートｇの出力レ
ベルがＨからＬに移行し、これによってＮＡＮＤゲート
ｈの出力レベルはＬからＨに移行し、同時にＮＡＮＤゲ
ートｉの出力レベルはＨからＬに移行する。

時刻１＝１２８においてＸ端子の信号レベルがＨからＬ
に移行すると、ＮＡＮＤゲートａの出力レベルだけがＬ
からＨに移行する。

時刻１＝１２１においてＹ端子の信号レベルがＬからＨ
に移行すると、ＮＡＮＤゲートｇの出力レベルはＬから
Ｈに移行し、また、ＮＡＮＤゲートｊの出力レベルがＨ
からＬに移行するので、ＮＡＮＩｙ７′ートｋの出力レ
ベルはＬからＨに移行し、同時にＮＡＮＤゲー｝１の出
力レベルはＨからＬに移行する。

時刻１＝１２２において、Ｘ端子の信号レベルがＬかＨ
に移行すると、ＮＡＮＤゲートｆの出力レベルはＨから
Ｌに移行し、以後同様の動作を繰り返す。

すなわち、ＮＡＮＤゲートｋの出力レベルがＨになって
いるとき、Ｘ端子の信号レベルがＬからＨに移行すると
、ＮＡＮＤゲートｆはリセットパノレスを発生し、単安
定時間中に前記Ｘ端子の信号レベルの変化がかくれてし
まうのを防止するものである。

第６図に示した回路では、第１の信号入力端子Ｘには３
人力ＮＡＮＤゲートｃの入力端子２ｃおよび反転増幅器
ヱの入力端子１ｖならびに２人力ＮＡＮＤゲートｔの入
力端子１ｔが接続され、第２の信号入力端子Ｙには前記
３人力ＮＡＮＤゲートｃの入力端子３ｃおよび反転増幅
器ｎの入力端子１ｎならびに２人力ＮＡＮＤゲートｊの
入力端子２ｊが接続され、前記３人力ＮＡＮＤゲートｃ
の出力端子Ｏｃは２人力ＮＡＮＤゲートｄの入力端子２
ｄに接続され、前記２人力ＮＡＮＤゲートｄの出力端子
Ｏｄは２人力ＮＡＮＤゲートｅの入力端子２ｅに接続さ
れるとともに、前記２人力ＮＡＮＤゲ−トｇの入力端子
１ｇに接続され、前記２人力ＮＡＮＤゲートｅの出力端
子Ｏｅは前記２人力ＮＡＮＤゲートｄの入力端子１ｄに
接続され、前記２人力ＮＡＮＤゲートｇの出力端子Ｏｇ
は２人力ＮＡＮＤゲートｈの入力端子２ｈに接続され、
一前記２人力ＮＡＮＤゲートｈの出力端子Ｏｈは２人力
ＮＡＮＤゲートｉの入力端子２１に接続されるとともに
前記２人力ＮＡＮＤゲートｊの入力端子１ｊに接続され
、前記２人力ＮＡＮＤゲー｝ｉの出力端子Ｏｉは前記２
人力ＮＡＮＤゲートｂの入力端子１ｂに接続されるとと
もに、反転増幅器０の入力端子１０に接続され、前記反
転増幅器０の出力端子００は出力端子Ｚに接続されてい
る。

一方、前記２人力ＮＡＮＤゲートｔの出力端子Ｏｔは２
人力ＮＡＮＤゲートＵの入力端子１１１に接続される
とともに、３組のＴフリツプフロツプを構或する４人力
ＮＡＮＤゲートａの入力端子２ａ，同４人力ＮＡＮＤゲ
ートｂの入力端子２ｂ，同３人力ＮＡＮＤゲートｅの入
力端子１ｅ，同３人力ＮＡＮＤゲートｋ，同３人力ＮＡ
ＮＤゲートｑの入力端子１ｑにそれぞれ接続されている
。

前記２人力ＮＡＮＤゲートｕの出力端子Ｏｕは２人力Ｎ
ＡＮＤゲートｗの入力端子１ｗ，２人力ＮＡＮＤゲ−
トｘの入力端子１ｘにそれぞれ接続され、前記反転増幅
器Ｖの出力端子Ｏｖは前記２人力ＮＡＮＤゲートｗの入
力端子２ｗに接続され前記２人力ＮＡＮＤデートＷの出
力端子ＯＷは前記２人力ＮＡＮＤゲートｘの入力端子２
ｘに接続され、前前記２人力ＮＡＮＤゲートｘの出力端
子Ｏｘは前記２人力ＮＡＮＤゲートｔの入力端子２ｔ，
前記２人力ＮＡＮＤゲートｎの入力端子２ｕにそれぞれ
接続されている。

また、４人力ＮＡＮＤゲートａ，４人力ＮＡＮＤゲート
ｂ，２人力ＮＡＮＤゲートｃ，２人力ＮＡＮｗ一トｄ，
３人力ＮＡＮＤゲートｅ，２人力ＮＡＮＤゲートｆの６
個のＮＡＮＤゲートは周知の１組のＴフリツプフロツプ
を構成し、同様に、３人力’ＮＡＮＤゲートｇ，３人力
ＮＡＮＤゲートｈ，２人力ＮＡＮＤゲートｉ，２人力Ｎ
ＡＮＤゲートＪ，３人力ＮＡＮＤゲートｋ，２人力ＮＡ
ＮＤゲートｌ１さらには３人力ＮＡＮＤゲートｍ，３人
力ＮＡＮＤゲートｎ，２人力ＮＡＮＤゲートｏ，２人力
ＮＡＮＤゲートｐ，３人力ＮＡＮＤゲートｑ，２人力Ｎ
ＡＮＤゲートｒもまたそれぞれ周知のＴフリツプフロツ
プを構成している。

前記２人力ＮＡＮＤゲートｊの出力端子Ｏｊは初段のＴ
フリツプフロツプを構或する４人力ＮＡＮＤゲートａの
入力端子２ａならびに４人力ＮＡＮＤゲートｂの入力端
子２ｂに接続され、前記初級のＴフリツプフロツプを構
戒する２人力ＮＡＮＤゲートｆの出力端子Ｏｆは２段目
のＴフリツプフロツプを構戒する３人力ＮＡＮＤゲート
ｇ−の入力端子２ｇおよび３人力ＮＡＮＤゲートｈの入
力端子２ｈに接続され、前記２段目のＴフリツプフロツ
プを構或する２人力ＮＡＮＤゲートｌの出力端子Ｏｌは
３段目のＴフリツプフロツプを構成する３人力ＮＡＮＤ
ゲートｍの入力端子２ｍおよび３人力ＮＡＮＤゲートｎ
の入力端子２ｎに接続されている。

また、前記４人力ＮＡＮＤゲートａの出力端子Ｏａ反転
増幅器ｙの入力端子１ｙに接続され、前記反転増幅器ｙ
の出力端子Ｏｙは３人力ＮＡＮＤゲ−｝ｓの入力端子１
ｓに接続され、前記２段目のＴフリツプフロツプを構或
する３人力ＮＡＮＤゲートｋの出力端子Ｏｋは前記３人
力ＮＡＮＤゲートＳの入力端子２ｓに接続され、前記３
段目のＴフリツプフロツプを構或する３人力ＮＡＮＤゲ
ートｑの出力端子Ｏｑは前記３人力ＮＡＮＤゲートｓの
入力端子３ｓに接続されている。

さて、第６図に示した回路のうち、それぞれ６個のＮＡ
ＮＤゲートによって構威された３組のＴフリツプフロツ
プはよく知られた構戒なので、その動作の詳しい説明は
省略するが、リセット用の信号入力ラインを構威してい
るＮＡＮＤゲートａの入力端子２ａ，ＮＡＮＤゲートｂ
の入力端子２ｂ，ＮＡＮＤゲートｅの入力端子１ｅ，
ＮＡＮＤゲートｋの入力端子１ｋ１ＮＡＮＤゲートｑ
の入力端子１ｑにそれぞれ、第７図ｔに示すような信号
波形を印加しつつ、前記ＮＡＮＤゲートａの入力端子３
ａおよび前記ＮＡＮＤゲートｂの入力端子３ｂに第７図
ｊに示すような信号波形を印加したとき、ＮＡＮＤゲー
トａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｋ，ｌ，Ｑｓｒの出力信号
レベルの変化は第７図ａ，ｂ，ｃ，ｄ，ｅ，ｆ，ｋ，ｌ
，ｑ，ｒのようになる。

ところで、ＮＡＮＤゲートｔ，ｕ，ｗ，ｘおよび反転増
幅器Ｖは負方向のトリガパルス発生回路を構威しており
、その動作は次の如くなる。

まず、ＮＡＮＤゲートｔの入力端子１ｔおよび反転増幅
器Ｖの入力端子１ｖに印加される電位がＬレヘルのとき
、各ＮＡＮＤゲートの出力レベルは一義的に定まり、Ｎ
ＡＮＤゲートｔがＨ，ＮＡＮＤゲートＷがＨ，ＮＡＮＤ
ゲートＵがＬＳＮＡＮＤゲートＸがＨとなっている。

すなわち、ＮＡＮＤゲートｔは一方の入力端子１ｔのレ
ベルがＬであるので、その出力端子Ｏｔのレベルは確実
にＨになる。

もし、ＮＡＮＤゲートｕがＨ１すなわち、その出力端
子ＯｕのレベルがＨであるとすると、その入力端子２ｕ
のレベルはＬでなければならない。

前記ＮＡＮＤゲートｕの入力端子２ｕのレベルがＬであ
るためにはＮＡＮＤゲートｘの出力端子Ｏｘのレベルが
Ｌになっている必要があり、このことは前記ＮＡＮＤゲ
ートｘ・の入力端子２ＸがＨになる必要があることを意
味し、前記ＮＡＮＤゲートｘの入力端子２ＸがＨになる
ためにはＮＡＮＤゲートｗの入力端子２ｗがＬでなけれ
ばならない。

しかしながら、反転増幅Ｖの入力端子１ｖのレベルはＬ
であるから、前記ＮＡＮＤゲートｗの入力端子２ｗのレ
ベルはＨでアル。

すなわち、前記入力端子１ｖのレベルがＬのときには前
記ＮＡＮＤゲートｕの出力端子ＯｕのレベベルがＨにな
ることはあり得ず、必らずＬになる。

さて、前記入力端子１ｔおよび１ｖのレベルが急に上昇
してＬからＨに移ったとすると、ＮＡＮＤゲートｔの入
力端子２ｔのレベルがＨになっているから前記ＮＡＮＤ
ゲートｔの出力端子ＯｔのレベルはＨからＬに変化し、
同時にＮＡＮＤゲートｕの出力端子ＯｕのレベルもＬか
らＨに変化する。

これによって、ＮＡＮＤゲートｘの入力端子１ｘのレベ
ルがＬからＨに変化するから前記ＮＡＮＤ′７′ートｘ
の出力端子ＯｘのレベルはＨからＬに移行し、ＮＡＮＤ
ゲート１の出力端子Ｏｔのレベルは再びＬからＨに戻る
。

これらの動作は瞬間的に終了し、前記ＮＡＮＤゲ−ト１
の出力端子Ｏｔのレベルは、入力レベルがＬからＨに変
化した瞬間に非常に短かい時間の間、ＨからＬに移行す
る。

前記入力端子１ｔおよび１ｖのレベルがＨに保持されて
いる間は、ＮＡＮＤゲートｗの出力端子Ｏｗのレベルが
Ｈ，ＮＡＮＤゲートｕの出力端子ＯｕのレベルがＨ１Ｎ
ＡＮＤゲートｘの出力端子ＯｘのレベルがＬになってい
る。

前記入力端子１ｔおよび１ｖのレベルが急に下降してＨ
からＬに移った瞬間には、それまでＮＡＮＤゲートｗの
入力端子１ＷのレベルがＨになっているから、前記ＮＡ
ＮＤゲートｗの出力端子ＯｗのレベルはＨからＬに移行
し、これによって前記ＮＡＮＤゲートＸの出力端子ＯＸ
のレベルはＬからＨに上昇する。

このとき、ＮＡＮＤゲートｔの出力端子Ｏｔ−のレベル
は非常に短かい時間の間、ＨからＬに移行する。

前記入力端子１ｔおよび１ｖのレベルがＬに保持されて
いる間は、先にも述べたようにＮＡＮＤゲートｔの出力
端子ＯｖのレベルはＨ１ＮＡＮＤゲートｗの出力端子
ＯＷのレベルもＨ，ＮＡＮＤゲートＵの出力端子Ｏｕの
レベルがＬ，ＮＡＮＤゲートｘの出力端子Ｏｘのレベル
はＨになっている。

以後、入力端子１ｔおよび１ｖのレベルがＬからＨ１あ
るいはＨからＬに変化するたびに同じような動作を繰り
返し、結局、前記入力端子１ｔおよび１ｖのレベルが第
７図ｊに示す如く変化したときＮＡＮＤゲートｔの出力
端子Ｏｔのレベルは第７図ｔに示す如くなる。

すなわち、入力信号の正方向の変化によって、ＮＡＮＤ
ゲートｔの出力端子Ｏｔには負方向のトリガパルスが発
生する。

さて、入力端子ＸおよびＹに第７図に示すような信号波
形が印加されたとき、まずＸ端子に印加される信号レベ
ルのＬからＨへの変化によってＮＡＮＤゲートｔは負方
向のトリガパルス、すなわちリセットパルスを発生し、
ＮＡＮＤゲートａ，ｂｅ，ｋ，ｑの出力をＨにせしめる
から、ＮＡＮＤゲートＳの出力もＨになる。

これによってＮＡＮＤゲートｃの出力端子Ｏｃには、そ
の入力端子１ｃおよび２ｃのレベルがＨに保持されてい
る間は入力端子￥１すなわち前記ＮＡＮＤゲートｃの入
力端子３ｃに印加される信号波形の反転形の反転出力が
現われる。

ところで、入力端子Ｘに印加される信号レベルがＬから
Ｈに変化する以前にはＮＡＮＤゲートｓの出力レベルは
Ｌになっているので、これよってＮＡＮＤゲートｅおよ
びＮＡＮＤゲートｉの出力レベルはＨになっており、Ｎ
ＡＮＤゲートｄおよびＮＡＮＤゲートｈの出力レベルが
Ｌになっている。

前記ＮＡＮＤゲートｃの出力レベルがＨからＬに移行し
た瞬間に前記ＮＡＮＤゲートｄはその出力レベルがＬか
らＨに移行し、前記ＮＡＮＤゲートｅの出力レベルは反
対にＨからＬに移行する。

前記ＮＡＮＤゲートｄの出力レベルがＨになった瞬間か
らＮＡＮＤゲートｇの出力端子Ｏｇには入力端子Ｙに印
加される信号波形と同じ信号が現われる。

前記ＮＡＮＤゲートｇの出力レベルがＨからＬに移行し
た瞬間にＮＡＮＤゲートｈはその出力レベルがＬからＨ
に移行し、ＮＡＮＤゲートｉの出力レベルは反対にＨか
らＬに移行する。

前記ＮＡＮＤゲートｈの出力レベルがＨになった瞬間か
らＮＡＮＤゲートｊの出力端子Ｏｊには入力端子Ｙに印
加される信号波形の反転信号が現われる。

このようにして、ＮＡＮＤゲートｃ，ｄ，ｅ，ｇ，ｈ
ｙｌｐＪの出力レベルはそれぞれ第７図ｃｔ
ｄｙｅ，ｇ，ｈｔｌｔＪに示す如く変化する。

さて、初段図のＴフリツプフロツプの入力端子に第７図
ｊに示すような信号波形が印加され、リセット用の信号
入力ラインに第７図ｔに示すような信号波形が印加され
たとき、フリツプフロツプを構成するＮＡＮＤゲートａ
，ｂ，ｃ，ｄ，ｅ，ｆ，ｋ，ｌ，ｑ，ｒの出力レベルは
それぞれ第７図ａｂ，ｃ，ｄ，ｅ，ｆ，ｋ，ｌ，ｑ，ｒ
に示す如く変化するが、ＮＡＮＤゲートａの出力レベル
がＬ１ＮＡＮＤゲートｋの出力レベルがＨ，ＮＡＮＤゲ
ートｑの出力レベルがＨになった瞬間にＮＡＮＤゲート
Ｓの出力レベルはＨからＬに移行し、ＮＡＮＤゲー｝ｃ
，ｅ，ｉの出力レベルはともにＨになる。

（ただし、前記ＮＡＮＤゲートｃの出力レベルは、前記
ＮＡＮＤゲートｓの出力レベルがＬになる以前のＸ端子
の信号レベルがＬになっていれば、このときＨになって
いる。

）この状態はＸ端子の信号レベルが再びＬからＨに変化
してＮ，ＡＮＤゲートｔによってフリツプフロツプがリ
セットされるまで保持される。

したがって第６図の回路ではＸ端子およびＹ端子の信号
レベルが第７図ＸおよびＹに示す如く変化したとき、出
力端子ＺにはＮＡＮＤゲートｉの出力信号の反転信号、
すなわち第７図Ｚに示すような信号波形が現われる。

第７図Ｚの信号波形を見れば明らかなように第６図に示
した回路の出力信号はＸ端子に印加される信号の１サイ
クル中にＹ端子に印加される信号の７サイクルに相当す
る単安定時間を有しており、また、Ｘ端子に印加される
信号の１サイクルの時間がＹ端子に印加される信号の７
サイクルの時間よりも短かい場合には出力端子Ｚの信号
レベルはずっとＨのままになる。

さて、第１図に示したターンテーブルの回転速度制御装
置において、切換スイッチ１０はターンテーブルの回転
速度を３３’／３ｒｐｍと４５ｒｐｍに切り換えるため
のスイッチであり、分周器１１の分周比ｎは位相比較器
４の両入力端子に印加される信号の周波数が等しくなる
ように、基準発振器７の発振周波数に応じて適当に設定
される。

前記切換スイッチ１０の可動接点１０ｃが固定接点１０
ａ側にあるときはターンテーブルの回転速度が３３’／
３ｒｐｍになる様に制御されるわけであるが、第１図に
示した装置は犬別して基準発振器７と分周器８あるいは
分周器９および分周器１１による基準周波数発生回路、
つまり基準周波数信号系と、速度検出器２と増幅器３に
よる速度信号検出系と、位相比較器４による位相制御系
と単安定回路５による周波数制御系と合或回路１２とモ
ータ駆動回路１３、モータ１による回転速度制御系の５
つのブロックに分けることが出米る。

第１図に示した装置の主たる制御形態は位相制御であり
、増幅器３の出力位相信号すなわち、速度検出器２から
得られる検出位相信号と分周器１１すなわち基準周波数
発生回路から得られる基準位相信号を位相比較器４によ
り比較し、その位相差が常に一定値を保つように制御さ
れる。

しかしながら一般の位相比較器は位相差に対しては有限
のゲインを有するが、入力端子に印加される信号の周波
数差に対してはゲインを有さず、位相制御系だけでは回
転体の過渡応答が非常に不安定になるために、別に周波
数制御系を併用して同期引き込みの手段としている。

すなわち、第１図の装置ではモータ１の回転速度が設定
値からかなりはずれているときには単安定回路５による
周波数制御系によってモータ１の回転速度を設定値近く
になるまで制御し、その後は位相比較器４による位相制
御系によって速度検出器２から得られる検出位相信号、
つまりは七ータ１の回転位相信号と分周器１１から得ら
れる基準位相信号の間の位相差が一定値を保つより、位
相制御が行なわれるわけである。

さて、切換スイッチ１０の可動接点１０ｃを固定接点１
０ｂ側に切り換えたとすると、位相比較器４の入力端子
４ａに印加される基準位相信号の周波数が高くなるとと
もに、単安定回路５の単安定時間が短かくなる。

前記単安定回路５の単安定時間が短かくなるとその出力
端子Ｚに現われる出力信号の平均レベルは低下し、モー
タ１の回転速度を加速する方向にモータ駆動回路１３が
動作する。

前記モータ１の回転速度が加速され、前記単安定回路５
の出力信号の平均レベルかもとの状態に戻ったとき、す
なわち前記出力信号のＨレベル期間とＬレベル期間の比
率が切換スイッチ１０の可動接点１０ｃが同固定接点１
０ａにあるときと同じになったとき、位相比較器４の入
力端子４ａに印加される基準位相信号と前記位相比較器
４ｂに印加される検出位相信号の周波数が等しくなり、
今度は位相制御が行なわれる。

このように、本発明の回転体の回転速度制御装置では基
準周波数信号の切り換えに応じて、自動的に周波数制御
系を構或する単安定回路の単安定時間が切り換わるため
、従来のように周波数切換スイッチに連動させて、単安
定回路の単安定時間を設定しなおす必要はなく、また、
基準発振器７の構戒を可変周波数発振器にした場合でも
同様に、基準周波数の連続可変に自動的に追随して、単
安定回路５の単安定時間が変化するため常に周波数制御
系の平均出力レベルを一定に維持出来、最適な制御を行
なうことが出来る。

第１図の実施例では本発明を位相制御の場合に適用した
例を示したが、第８図のように単なる周波数制御だけの
場合にも適用することが出来る。

第８図では基準発振器７の出力は直接切換スイッチ１０
の固定接点１０ａに印加されるとともに、２分の１の分
周器１４を介して前記切換スイッチ１０の固定接点１０
ｂに印加されている。

一方、単安定回路５の出力端子Ｚには抵抗１５とコンデ
ンサ１６からなる平滑回路が接続され、プラス側給電端
子Ｓとマイナス側給電線路（接地点）の間には抵抗１７
，可変抵抗１８、抵抗１９による分圧回路が挿入され、
前記分圧回路の分圧点、すなわち、前記可変抵抗器１８
の中点は比較増幅器２０の反転入力端子２０ａに接続さ
れ、前記平滑回路の出力は前記比較増幅器２０の非反転
入力端子２０ｂに印加され、前記比較増幅器２０の出力
はモータ駆動回路１３に印加されている。

第８図の装置では、制御系のゲインを充分大きくしてお
けば、モータ１の回転速度は比較増幅器２０の入力端子
間の電位差が零になるような値に制御される。

例えば、可変抵抗器１８の中点の直流電圧が供給電圧の
半分になるように設定したとき、単安定回路５の出力端
子Ｚに現われる矩形波もその振幅はほぼ供給電圧に等し
いので、前記単安定回路５の出力信号のＨレベルの期間
（単安定期間）とＬレヘルの期間が等しくなるような回
転速度にモータ１は制御される。

つぎに、切換スイッチ１０の可動接点１０ｃを同固定接
点１０ｂ側に切り換えたとすると、前記単安回路５の単
安定時間はそれまでの倍の長さになり、前記単安定回路
５の出力信号の平均レベルは上昇し、その結果、平滑回
路による平滑電圧もも上昇して、比較増幅器２０の出力
電圧も上昇する。

このとき、モータ駆動回路１３はモータ１の回転速度を
減速せしめる方向に働き、最終的には前記比較増幅器２
０の入力端子間の電圧差が零になるような回転速度、つ
まり、元の回転速度の半分に前記モータ１の回転速度が
制御される。

従来のこの種の装置では、単安定回路５の代わりに一般
に単安定マルチバイブレータなどを用いて、抵抗とコン
デンサによる充放電の時定数を切り換えてモータの回転
速度の切り換えを行なっていたのであるが、本発明によ
れば、別に基準発振器を設け、その周波数を切り換えた
り、可変したりすることによってモータの回転速度の切
り換えや可変が出来るので、基準発振器として周波数安
定度の高いものを用いればモータの回転速度の安定度も
高くなると言う利点がある。

例えば、第８図の基準発振器７の代わりに商用電源の５
０Ｉ｛ｚ信号や６０Ｈｚ信号、あるいは１００Ｈｚ信号
や１２０Ｈｚ信号を用いてもかなりの安定度の向上が期
待出来る。

以上に示したように、本発明の回転体の回転速度制御装
置によれば、基準周波数発生器からの出力周波数によっ
て単安定時間が決定され、その出力信号の繰り返し周期
は速度検出器からの出力信号の繰り返し周期に依存する
単安定回路によって周波数制御系を構成しているので、
基準周波数の切り換え、あるいは可変に応じて自動的に
前記単安定回路の単安定時間が変化し、簡単な構成でき
わめて高い精度の制御を行なうことが出来、その効果は
大きい。

【図面の簡単な説明】

第１図は本発明の一実施例におけるターンテーブルの回
転速度制御装置を示すブロックダイアダラムであわ、第
２図は第１図の装置の構戒要素である合成回路の具体例
を示す回路結線図であり、第３図ａ，ｂ，ｃはそれぞれ
第１図の装置の構或要素である単安定回路の具体例を示
す回路結線図であり、第４図，第５図は第３図に示した
単安定回路の動作を説明するための信号波形図であり、
第６図は単安定回路の別の具体例を示す回路結線図であ
り、第７図は第６図の単安定回路の動作を説明するため
の信号波形図であり、第８図は本発明の他の実施例にお
ける回転体の回転速度制御装置を示すプロツクダイアグ
ラムである。１・・・モータ（回転体）、２・・・速度検出器、４・
・・位相比較器、５・・・単安定回路、７・・・基準発
振器（基準周波数発生回路を構或）、８・・・分周器、
（同上）、９・・・分局器（同上）、１１・・・分周器
（同上）、１２・・・合或回路、１３・・・モータ駆動
回路（回路速度制御手段を構或）、１４・・・分周器、
（基準周波数発生回路を構或）、１５・・・抵抗（平滑
回路を構或）、１６・・・コンデンサ（同上）、１７・
・・抵抗（分圧回路を構戒）、１８・・・可変抵抗器（
同上）、１９・・・抵抗（同上）、２０・・・比較増幅
器。

Claims

【特許請求の範囲】１回転体に連結された速度検出器と、制御のための基
準周波数発生器と、前記基準周波数発生器からの出力周
波数によって単安定時間が決定され、その出力信号の繰
り返し周期は前記速度検出器からの出力信号の繰り返し
周期に依存した単安定回路と、前記単安定回路からの出
力信号によって前記回転体の回転速度を制御する手段を
備えたことを特徴とする回転体の回転速度制御装も２回転速度制御手段が、単安定回路の出力信号を平滑
する平滑回路と、前記平滑回路の出力信号が一方の入力
端子に印加され、他方の入力端子には供給電圧を分圧し
た直流電圧が印加される比較増幅器を含むことを特徴と
する特許請求の範囲第１項記載の回転速度制御装も３回転体速度制御手段が、基準周波数発生器から得ら
れる基準位相信号と速度検出器から得られる検出位相信
号を比較する位相比較器と、前記位相比較器の出力信号
と単安定回路からの出力信号を合戒する合戒回路を含む
ことを特徴とする特許請求の範囲第１項記載の回転体の
回転速度制御装置。