JPS5837178Y2 - パタ−ン信号発生器 - Google Patents

Description

【考案の詳細な説明】 本考案は、クロックパルスを発生させるためのクロック
パルス発生回路と、このクロックパルスに基いて所定の
パターン画像を形成するためのテレビジョン信号を各水
平走査線毎に得るようにしたパターン信号発生回路とを
それぞれ具備するパターン信号発生器に関するものであ
る。

従来のこの種のパターン信号発生器においても、上述の
如く、クロックパルスを発生させるためのクロックパル
ス発生回路と、このクロックパルスに基いて各水平走査
線毎に所定パターンのテレビジョン信号を得るためのパ
ターン信号発生回路とがそれぞれ設けられている。

そして上記クロックパルス発生回路においては、例えば
、映像信号から分離されたカラーバースト信号或は水平
同期信号等のテレビジョンの基準周波数信号の整数倍の
周波数のクロックパルスが、内蔵の主発振器によって作
られるようになっている。

またこのクロックパルスを供給されるパターン信号発生
回路においては、このクロックパルスでもって水平走査
線を分割した場合のクロックアドレス信号と、各水平走
査線を指定するラインアドレス信号とがＲＯＭ回路に供
給され、このＲＯＭ回路から必要なパターン信号が得ら
れるようになっている。

なお上記クロックパルス発生回路は、所定周波数の発振
を連続的に行っている上記主発振器と、この主発振器の
発振周波数を基準周波数信号まで逓降するための計数回
路と、この計数回路の出力信号と基準周波数信号との位
相を比較する位相弁別器とを夫々備えている。

そしてこのようなＡＰＣ回路の位相弁別器の出力信号で
もって主発振器を制御してその周波数及び位相を固定し
、この結果安定なパターン画像を得るようにしている。

そしてこの場合、上述の如くカラーバースト信号を基準
周波数信号としてＡＰＣ回路に供給しているが、このカ
ラーバースト信号は映像信号中の各水平同期信号の後縁
に挿入されているので、位相弁別器には上記カラーバー
スト信号が各水平走査期間毎に間欠的に供給されること
になる。

従って主発振器は各水平走査期間毎に基準周波数信号に
強制同期させられる。

ところが、このようなりロックパルスを使用して作られ
たパターン信号に基くテストパターンの幅は、クロック
パルス周波数の整数倍のもの（すなわちテレビジョンの
基準周波数信号に対しても整数倍のもの）しか得ること
ができない。

従ってこのようなパターン信号では、例えば、テレビ受
像管の解像度を測定するためのテストパターン等の信号
としては不充分なものである。

このため上述のロックパルス用の主発振器とは別の局部
発振器をパターン信号発生器に複数個内蔵して設け、水
平周波数に同期したタイミングでこれらの発振及び停止
を繰り返して別系統のクロックパルスを作り、これらの
クロックパルスに基いてパターン信号を作る方法が考察
され得る。

このようなパターン信号によって作られたテストパター
ンは任意の幅にすることができ、従って目的に応じたテ
ストパターンを作ることが可能となる。

しかしながら、電源電圧の変動、周囲の温度変化、発振
器構成部品の定数の経時変化等によって局部発振器の発
振周波数が変動するため、テストパターンの画像の幅が
変化する。

この結果、定常的なテレビ受像管の解像度の測定ができ
なくなる等の問題が生ずる。

本考案は上述の問題点に鑑みて考案されたもので、クロ
ックパルスを発生させるためのクロックパルス発生回路
と、このクロックパルスに基いて所定のパターン画像を
形成するためのテレビジョン信号を水平走査線毎に得る
ようにしたパターン信号発生回路とをそれぞれ具備する
パターン信号発生器において、前記クロックパルス発生
回路が、（ａ）入力信号として供給させる基準周波数信
号（例えば、カラーバースト信号）の整数倍の第１のク
ロックパルスを発生スる第１のクロックパルス発生回路
、 （ｂ）上記基準周波数信号の非整数倍の第２のクロック
パルスを発生する第２のクロックパルス発生回路、 をそれぞれ有し、この第２のクロックパルス発生回路が
、 （Ｃ）上記第１のクロックパルスに同期して上記水平走
査線毎に発振の開始及び停止を行い、この発振の間に上
記第２のクロックパルスを発生する発振器、 （ｄ）上記第２のクロックパルスを計数して上記発振器
の発振区間中の所定位置における位置パルスを発生する
計数手段、 （ｅ）上記第１のクロックパルスに同期し且つ上記位置
パルスの近傍において形成されたサンプリング信号に基
いて、上記サンプリング信号に対する上記位置パルスの
位相を検出する位相比較手段、 （ｆ）この位相比較手段の出力信号に基いて上記発振器
の発振周波数を制御する制御手段、をそれぞれ有し、上
記パターン信号発生回路においてこれらの第１及び第２
のクロックパルスを選択的に用いて各水平走査線毎に上
記所定パターンのテレビジョン信号を得るようにしたも
のである。

このように構成することによって、基準周波数信号の整
数倍の第１のクロックパルスに応じたテレビジョン信号
と、基準周波数信号の非整数倍の第２のクロックパルス
に応じたテレビジョン信号とを選択的に得ることができ
る。

また第２のクロックパルスを発生する発振器の発振周波
数を各水平走査線毎に正確に固定することができ、従っ
て第２のクロックパルスを用いて得られるテレビジョン
信号によるパターン画像の位置及び幅が変動することが
ない。

次に本考案の実施例を図面に基いて説明する。

第１図は本考案によるパターン信号発生器のブロック回
路図である。

パターン信号発生器は整数倍クロックパルス発生回路２
、同期信号発生回路３、タイミング信号発生回路４、非
整数倍クロックパルス発生回路５、パターン信号発生回
路６がら構成されている。

整数倍クロックパルス発生回路２は、例えば、カラーバ
ースト信号に位相が同期しかつ周波数が４逓倍された整
数倍クロックパルスを作るための回路である。

同期信号発生回路３は、上記整数倍クロックパルス発生
回路２の出力信号である整数倍クロックパルスを計数し
て水平周波数及び垂直周波数を作るための回路である。

タイミング信号発生回路４は、上記同期信号発生回路３
を構成しているカウンタの出力信号に基いて、水平駆動
信号、情夫信号等の同期信号や、後述の非整数倍クロッ
クパルス発生回路５０局部発振器１７の始動、停止を制
御する信号及びラインアドレス信号等の種々のタイミン
グ信号を形成するための回路である。

非整数倍クロックパルス発生回路５は、上記の整数倍ク
ロックパルスとは周波数及び位相が異なるクロックパル
スを作るための回路である。

パターン信号発生回路６は、これらの整数倍及び非整数
倍クロックパルスやラインアドレス信号に基いて、テレ
ビ受像管の解像度を測定するためのテストパターン信号
を形成するための回路である。

以下上記のパターン信号発生器１を構成している各部に
ついて説明する。

整数倍クロックパルス発生回路２は、バースト分離回路
７、位相比較器８．４ ｆｓｃ発振器９．１／４カウン
タ１０及び波形整形回路１１から構成されている。

バースト分離回路７は、例えば、帯域増幅器１１及びバ
ースト増幅器１２から戒っていて、バースト分離回路７
に供給されている外部からの映像信号からバースト信号
のみを分離するための回路である。

この外部からの映像信号は、受信アンテナで受信された
ものであってもよい。

上記映像信号は、帯域増幅器１１にて信号中の色副搬送
波成分のみが増幅分離され、さらにバースト増幅器１２
に供給される。

バースト増幅器１２には、解像度を測定すべきテレビ受
像管の水平出カドランスからのパーストゲートパルスが
その制御端子に供給されていて、パーストゲートパルス
のある期間だけバースト増幅器１２が動作するため、上
記色副搬送波成分からカラーバースト信号のみが分離さ
れる。

分離されたカラーバースト信号は位相比較器８に供給さ
れる。

４ ｆｓｃ発振器９は例えば水晶発振器から構成されて
おり、周波数制御手段を具備いている。

そして４ ｆｓｃ発振器９の発振周波数は色副搬送波の
周波数３．５７９５４５ ＭＨｚの４倍の周波数に設定
されている。

この４ ｆｓｃ発振器９の出力信号は１／４カウンタ１
０に供給されて、そこで周波数が１／４に逓降される。

さらに１／４カウンタの出力信号は位相比較器８に供給
される。

位相比較器８はカラーバースト信号と上記１／４カウン
タ１０の出力信号とを比較して、これらの位相差に応じ
た直流出力信号を出力する。

この位相比較器８の出力信号は４ ｆｓｃ発振器９の周
波数制御端子に供給されている。

従って４ ｆｓｃ発振器９の発振出力はカラーバースト
信号の４倍の周波数に正しく調節されかつその位相も正
確に同期したものとなる。

さらに４ ｆｓｃ発振器９の出力信号は、波形整形回路
１１にて矩形波に整形される。

このようにして整数倍クロックパルス（以下において４
ｆｓｃクロツクパルスと記載する。

）が整数倍クロックパルス発生器２において形成される
。

この４ｆｓｃクロツクパルスは同期信号発生回路３に供
給されて、そこで水平及び垂直同期信号が形成される。

同期信号発生回路３は水平同期用カウンタ１３及び垂直
同期用カウンタ１６から構成されている。

水平同期用カウンタ１３は４５５進カウンタ１４と２進
カウンタ１５とから成り、上述の４ ｆｓｃクロックパ
ルスが４５５進カウンタ１４のクロック端子ＣＰに供給
されている。

従ってこの４５５進カウンタ１４においては４ ｆｓｃ
クロックパルスの周波数が１／４５５に逓降される。

この結果４５５進カウンタ１４の出力信号の周波数２ｆ
、は３１．４６８５２ ＫＨｚとなる。

この出力信号の周波数２ｆＨは次に２進カウンタ１５の
クロック端子ＣＰに供給され、そこで周波数がさらに１
／２に逓降される。

従って２進カウンタ１５の出力信号の周波数ｆｏは１５
．７３４２６ ＫＨｚとなって水平周波数ｆＨが形成さ
れる。

一方、４５５進カウンタ１４の出力信号の周波数２ｆＨ
は垂直同期用カウンタ１６のクロック端子ＣＰにも供給
されている。

この垂直同期用カウンタ１６は５２５進カウンタであっ
て、ここで上記出力信号２ｆ、が１１５２５に逓降され
る。

従って垂直同期用カウンタ１６の出力信号の周波数は５
９．９４Ｈｚとなって垂直周波数ｆＶが形成される。

このようにして同期信号発生器３においては、４ｆＳＣ
クロツクパルスから水平同期信号ｆＨ及び垂直同期信号
ｆＶが形成される。

次に同期信号発生回路３によって形成された水子局波数
ｆＨ及び垂直周波数ｆｖ並びに各カウンタ１４，１５．
１６のその他の２進カウント出力はタイミング信号発生
回路４に供給される。

このタイミング信号発生回路４は、例えば、デコーダ回
路及びその他のタイミング用論理回路から或っていて、
これに供給される同期信号発生回路３からの各信号を組
合せて、適当なタイミングの水平駆動信号ＨＤ、垂直駆
動信号ＶＤ、消去信号等の同期信号及びパターン信号発
生回路６に必要な走査線を指定するためのラインアドレ
ス信号１等を形成する。

またこのタイミング信号発生回路４においては、次の非
整数倍クロックパルス発生器５の局部発振器１７の始動
及び停止の動作を制御するための発振制御信号Ｃと、上
記局部発振器１７の周波数を所定値に制御する位相弁別
器１９に供給するためのサンプリングパルスＳとが形成
される。

このような発振制御信号Ｃは、第３図に示すように、例
えば水平駆動信号ＨＤに同期して高いレベルとなり、水
平走査期間の任意のタイミングで整数倍の４ ｆｓｃク
ロックパルスに同期して低レベルとなるような信号であ
る。

またサンプリング信号Ｓは非整数倍クロックパルスに基
いて形成されるテストパターンの画像の終端部分（右端
）における位置パルスとすることが出来、上述の発振制
御信号と同様に４ ｆｓｃクロックパルスに同期して形
成することができる。

次に、これらの発振制御信号Ｃ及びサンプリング信号Ｓ
は、非整数倍のクロックパルス発生回路５に供給される
。

この非整数倍クロックパルス発生回路５は、局部発振器
１７、位相信号形成回路１８及び波形回路２０から構成
されている。

局部発振器１７は、例えば、その発振周波数を制御し得
る正弦波発振器であってよく、その発振出力は非整数倍
クロックパルスとしてパターン信号発生回路６で用いら
れる。

波形整形回路２０は、局部発振器１７の正弦波出力信号
を矩形波に波形整形するための回路であって、例えば所
定のスレッショールド電圧を有するインバータである。

位相信号形成回路１８は非整数倍クロックパルスを所定
数計数することによって、このクロックパルスにより作
られるテストパターン画像の終端位置（或は画像の水平
方向の長さ）にほぼ対応した位置において位相信号を発
生するようになっている。

位相弁別器１９は、上記の位相信号がサンプリング信号
に対してどのような位相にあるかを弁別するための回路
である。

そしてこの位相弁別器１９の検出電圧（直流出力）は局
部発振器１７に設けられた周波数制御手段に供給され、
これによって局部発振器１７の発振周波数が制御される
。

この結果、非整数倍クロックパルスによって形成される
テストパターン画像の水平長さを適正値に制御して固定
することができる。

第２図は上記非整数倍クロックパルス発生回路５の具体
的な回路図である。

局部発振器１７は、発振制御端子２１及び周波数制御素
子２２を有するコルピッツ発振器である。

インダクタンスＬ１に現われる発振電圧はコンデンサＣ
１，Ｃ２によって適当な値に分割されて、トランジスタ
Ｑ１のベース−エミッタ間に正相で加えられる。

そしてこの正帰還電圧をトランジスタＱ１が増幅し、こ
のために局部発振器１７が発振を持続する。

ＬＣ共振回路を構成している電圧分割用コンデンサＣ２
と並列に可変容量ダイオード２３がコンデンサＣ３を介
して接続されている。

この可変容量ダイオード２３のカソード側は抵抗Ｒ１を
介して接地されている。

一方、このダイオードのアノード側はコンデンサＣ９を
介して交流的に接地されると共に、位相弁別器１９から
の直流制御信号が周波数制御端子２２を介して供給され
ている。

従って、直流制御信号の電圧に応じて可変容量ダイオー
ド２３の容量値が変化する。

この結果、ＬＣ共振回路の固有周波数が変化するので、
局部発振器１７の発振周波数が適正値に制御される。

なお抵抗Ｒ２とツェナーダイオード２４とから戒る定電
圧回路は、ツェナーダイオード２４のアノードからイン
ダクタンスＬ１を介してトランジスタＱ１に適正なバイ
アス電流を流すためのものである。

またコンテ゛ンサＣ４は電圧平滑用である。

トランジスタＱ１のエミッタ端子は抵抗Ｒ３を介して発
振制御用のトランジスタＱ２のコレクタに接続されてい
る。

このトランジスタＱ２のベース端子には、発振制御端子
２１を介して正の発振制御信号Ｃが供給される。

発振制御信号Ｃが高いレベルの期間は、トランジスタＱ
２が導通してトランジスタＱ１のエミッタ電流が流れる
ため、局部発振器１７が発振する。

そして発振制御信号Ｃが低レベルになると、トランジス
タＱ２が非導通となるので、トランジスタＱ１にバイア
ス電流が流れなくなつて発振は停止する。

局部発振器１７の発振出力は、結合コンテ゛ンサＣ５を
介して波形整形回路２０に供給され、そこで矩形波に整
形される。

この波形整形回路２０の出力は非整数倍クロックパルス
としてパターン信号発生回路６に供給されると共に、位
相信号形成回路１８にも供給される。

位相信号形成回路１８はカウンタ２５、デコーダ２６及
びＲＳフリップフロップ２７より構成されている。

カウンタ２５は非整数倍クロックパルスを計数するため
のものである。

デコーダ２６はカウンタ２５の各２進計数化力をデコー
ドして、非整数倍クロックパルスを所定数計数した時点
に応じた位置パルスを形成する。

ＲＳフリップフロップ２７は、タイミング信号発生回路
４からの水平駆動信号ＨＤでセットされ、デコーダ２６
からの所定の位置パルスでリセットされる。

すなわち、局部発振器１７の発振、開始以後、カウンタ
２５が所定数の非整数倍クロックパルスを計数すると、
ＲＳフリップフロップ２７はリセットスる。

従って、ＲＳフリップフロップ端子Ｑは水平同期信号に
同期して高レベルとなり、局部発振器１７が発振して所
定数の非整数倍クロックパルスがカウンタ２５で計数さ
れると低レベルに反転する。

この反転の位置は、非整数倍クロックパルスによって作
られるテストパターン画像の終端位置におけるサンプリ
ング信号に対する位相を表わしている。

ＲＳフリップフロップ号は位相弁別器１９に供給される
。

位相弁別器１９はランプ電圧形成回路２８、直流増幅器
２９、サンプリング回路３０及び増幅器３１から構成さ
れている。

ランプ電圧形成回路２８はトランジスタＱ３，Ｑ４及び
コンデンサＣ６を備えている。

コンテ゛ンサＣ６はトランジスタＱ３のコレクタエミッ
タ間に接続されている。

トランジスタＱ３のコレクタにはトランジスタＱ４のコ
レクタが接続されている。

従ってトランジスタＱ３が導通しているときは、コンテ
゛ンサＣ６の両端は短絡され、またトランジスタＱ２が
非導通のときは、コンテ゛ンサＣ６はトランジスタＱ４
を通じて充電される。

トランジスタＱ４のベース端子はツェナーダイオード３
２及び抵抗Ｒ７によって所定電位に保たれているので、
そのエミッタ端子も常に一定電位に保たれる。

従ってエミッタ抵抗Ｒ８と可変抵抗ＶＲとの直列回路の
両端の電圧は常に一定であるので、トランジスタＱ４の
エミッタ電流は、そのコレクタ端子の電位が変化しても
常に一定であり、このためトランジスタＱ３が非導通の
期間コンデンサＣ６は定電流で充電される。

従ってコンデンサＣ６の充電電圧は所定の傾斜を有する
ランプ電圧波形となる。

なお可変抵抗器ＶＲはランプ電圧波形の傾斜を変えて、
位相弁別器１９の感度を調節するためのものである。

ランプ電圧形成回路２８の出力は直流増幅器２９で電流
増幅される。

この直流増幅器２９の出力はサンプリング回路３０に供
給されている。

サンプリング回路３０は接合形電界効果トランジスタ３
３（以下においてＦＥＴと記する。

）及びサンプル値保持用コンテ゛ンサＣ７を備えている
。

ＦＥＴ３３のゲート端子には抵抗Ｒ，とコンデンサＣ８
の並列回路とをそれぞれ介してタイミング信号発生回路
４からのサンプリング信号Ｓが供給される。

サンプリング信号Ｓが供給されると、ＦＥＴ３３が導通
するため、直流増幅器２９の出力電圧は、ＦＥＴ３３の
ソースドレインを通って保持用コンデンサＣ７に蓄積さ
れる。

この結果コンデンサＣ７の両端の電圧は、ランプ電圧波
形の傾斜部分をサンプリング信号Ｓでもってサンプリン
グした電圧となり、この電圧は非整数倍クロックパルス
を所定数計数した時点に応じた位置パルスとサンプリン
グ信号Ｓとの位相差に比例したものである。

コンテ゛ンサＣ７の端子電圧は増幅器３１に供給されて
いる。

この増幅器３１は高入力インピーダンス、低出力インピ
ーダンスのボルテージ・フォロワであって、インピーダ
ンス変換のために用いられている。

増幅器３１の出力信号は局部発振器１７への周波数制御
信号として、可変容量ダイオード２３のアノード側に供
給される。

次に第２図に示す非整数倍クロックパルス発生器５の動
作を第３図に示す波形図に基いて説明する。

第３図は第１図及び第２図の各部の波形を示している。

先ず既述のように第１図の整数倍クロックパルス発生回
路２によって整数倍の４ ｆｓｃクロックパルスが形成
される（第３図ａ）。

更にこの４ ｆｓｃクロックパルスに基いて、同期信号
発生回路３とタイミング信号発生回路４とにおいて第３
図すに示すような水平駆動信号ＨＤ及び垂直駆動信号Ｖ
Ｄが形成される。

また同期信号発生回路３を構成している水平同期用カウ
ンタ１３及び垂直同期用カウンタ１６の各２進計数出力
信号に基いて、タイミング信号発生回路４において、第
３図Ｃに示す発振制御信号Ｃが形成される。

このような発振制御信号Ｃは、水平同駆動信号ＨＤに同
期して高レベルとなり、また水平走査期間の任意の時点
の４ ｆｓｃクロックパルスに同期して低レベルとなる
ような信号である。

既述のように、この発振制御信号Ｃが高レベルの間だけ
局部発振器１７が発振する。

すなわち、水平駆動信号ＨＤに同期して局部発振器１７
の発振が開始され、例えば、水平駆動信号から数えてｉ
番目の４ ｆｓｃクロックパルスに相当する水平走査線
上の一地点で発振が停止される。

局部発振器１７の発振出力は第３図ｄに示す如くとなる
。

この局部発振器１７の正弦波発振出力は波形整形回路２
０において矩形波に整形されるので、第３図ｅに示すよ
うな非整数倍クロックパルスが形成される。

この非整数倍クロックパルス周波数を固定するために、
先ず非整数倍クロックパルスをカウンタ２５でもって所
定数計数すると、テ゛コーダ２６から第３図ｇに示すよ
うな位置パルスｇが得られるようにしている。

この所定数は、例えば、非整数倍クロックパルスに基い
て形成されるテストパターン画像の終端（右端）部分の
サンプリング信号Ｓよりも１クロック分だけ短くなるよ
うに設定する。

このようにすることによって、テストパターン画像の終
端部分のサンプリングパルスＳが、位相弁別器１９のラ
ンプ電圧形成回路２８によるランプ波形のほぼ中央部分
に位置することとなる。

なおＲＳフリップフロップは水平駆動信号ＨＤでセット
され、上記の位置パルスｇでリセットするから、その出
力信号は第３図りのようになる。

次に位相弁別器１９におけるランプ電圧形成回路２８の
トランジスタＱ３は、ＲＳフリップフロップ２７の出力
信号りが高レベルの間導通して、コンテ゛ンサＣ６の両
端を短絡する。

そしてカウンタ２５が非整数倍クロックパルスを所定数
計数してＲＳフリップフロップの出力が低レベルに反転
すると、トランジスタＱ３は非導通となる。

この結果、既述のようにコンテ゛ンサＣ６が定電流で充
電されるので、第３図ｋに示すようなランプ電圧波形が
形成される。

このランプ電圧波形には直流増幅器２つによって電流増
幅されてサンプリング回路３０に供給される。

次に、非整数倍クロックパルスに基いて作られるテスト
パターン画像の終端部分におけるサンプリング信号Ｓが
タイミング信号発生回路４から発生する。

このようなサンプリング信号は第３図Ｓに示す如く整数
倍の４ ｆｓｃクロックパルスに同期したものである。

このサンプリング信号ＳをＦＥＴ３Ｑのゲートに加える
と、サンプリング信号の位置におけるランプ電圧波形の
電圧がコンデンサＣ７に蓄積される。

このコンテ゛ンサＣ７の電圧は、非整数倍クロックパル
スを所定数計数した位置パルスｇとサンプリング信号Ｓ
との位相差に比例する直流電圧となる。

そしてコンデンサＣ７の電圧は、増幅器３１によるボル
テージ・フォロワ段を介して局部発振器１７の可変容量
ダイオード２３に帰還される。

今、局部発振器１７の発振周波数が、電源電圧の変動、
周囲温度の変化、発振構成部品の定数の経時変化等によ
って増加したとすると、非整数倍クロックパルスｅを所
定数計数した時点で生ずる位置パルスｇが第３図ｇの点
線のように右方向にずれる。

このため、ＲＳフリップフロップランプ電圧波形にも第
３図り及びｋの点線のように右にずれる。

この結果、コンデンサＣ７のサンプリング電圧は減少す
るので、局部発振器１７の可変容量ダイオード２３のバ
イアス電圧が減少し、このためこのダイオードの容量値
が増加する。

この可変容量ダイオード２３は、コイルビッツ発振器の
ＬＣ共振回路のコンテ゛ンサＣ２に並列に接地されてい
るので、このＬＣ共振回路の容量が全体として増加し、
このために発振周波数は減少する。

この結果、発振周波数は設定値に戻って安定する。

なお局部発振器１７の発振周波数が減少した場合も、同
様にして、予め設定した周波数で発振が安定するように
、位相弁別器１９が動作する。

このようにして、非整数倍クロックパルスを計数した位
置パルスｇの位相を固定することができる。

換言すると、局部発振器１７が水平駆動信号ＨＤに同期
して発振を開始する時点と、同じく整数倍の４ ｆｓｃ
クロックパルスから作られるサンプリング信号Ｓの時点
との間の非整数倍クロックパルスのパルス数が所定数に
なるように、局部発振器１７の発振が固定（Ｐｈａｓｅ
ｌｏｃｋ）される。

このようにして非整数倍クロックパルス発生回路５によ
って作られた非整数倍クロックパルスは、整数倍のクロ
ックパルスと共にパターン信号発生回路６に供給される
。

このパターン信号発生回路６は続出し専用メモリー（Ｒ
ＯＭ）であってよく、タイミング信号発生回路４からの
ラインアドレス信号、水平、垂直駆動信号及び上述のク
ロックパルスに基いてパターン信号が形成される。

以上本考案を実施例に基いて説明したが、考案の技術的
思想に基いて種々の変形が可能である。

例えば、上記の非整数倍クロックパルスを形成するため
の局部発振器を複数個設けて、夫々に上記実施例におけ
る位相信号形成回路１８、位相弁別器１９及び波形整形
回路２０を設けることも可能である。

この場合、様々なスケールのテストパターン画像を作る
ことができる。

また整数弁クロックパルス発生器における局部発振器、
位相弁別器等は実施例以外の方式のものも使用可能であ
る。

例えば局部発振器は水晶発振器等でもよく、位相弁別器
はテ゛ジタル型の位相比較回路であってよい。

本考案は上述の如く、パターン信号発生器において、所
定の基準信号の整数倍の第１のクロックパルスの発生回
路と、上記基準周波数信号の非整数倍の第２のクロック
パルス発生回路とを設けた。

故に整数倍の第１のクロックパルスに応じたテレビジョ
ン信号と、非整数倍の第２のクロックパルスに応じたテ
レビジョン信号とを選択的に得ることが出来、従って目
的に応じた種々のパターンのテレビジョン信号を得るこ
とができる。

また第２のクロックパルスを形成する発振器の発振の水
平走査線毎に開始及び停止させ、また発振周波数（位相
）を第１のクロックパルスに位相同期させて固定するよ
うに構成したので、従って電源電圧の変動、周囲温度の
変化、発振器構成部品の定数の経時変化等によって発振
器の周波数が変動してパターン画像の幅が変化すること
がなく、従って正確なパターン画像を得ることができる
。

【図面の簡単な説明】 第１図は本考案によるパターン信号発生器のブロック回
路図、第２図は第１図に示す非整数倍クロックパルス発
生回路の回路図、第３図は第１図及び第２図における各
部の波形を示す波形図である。 なお図面に用いられている符号において、２は整数倍ク
ロックパルス発生回路、３は同期信号発生回路、４はタ
イミング信号発生回路、５は非整数倍クロックパルス発
生回路、６はパターン信号発生回路、１７は局部発振器
、１８は位相信号形成回路、１９は位相弁別器、２３は
可変容量ダイオードである。

Claims (1)

1. 【実用新案登録請求の範囲】 クロックパルスを発生させるためのクロックパルス発生
   回路と、このクロックパルスに基いて所定のパターン画
   像を形成するためのテレビジョン信号を水平走査線毎に
   得るようにしたパターン信号発生回路とをそれぞれ具備
   するパターン信号発生器において、前記クロックパルス
   発生回路が、（ａ）入力信号として供給される基準周波
   数信号の整数倍の第１のクロックパルスを発生する第１
   のクロックパルス発生回路、 （ｂ）上記基準周波数信号の非整数倍の第２のクロック
   パルスを発生する第２のクロックパルス発生回路、 をそれぞれ有し、この第２のクロックパルス発生回路が
   、 （Ｃ）上記第１のクロックパルスに同期して上記水平走
   査線毎に発振の開始及び停止を行い、この発振の間に上
   記第２のクロックパルスを発生する発振器、 （ｄ）上記第２のクロックパルスを計数して一上記発振
   器の発振区間中の所定位置における位置パルスを発生す
   る計数手段、 （ｅ）、上記第１のクロックパルスに同期し且つ上記位
   置パルスの近傍において形成されたサンプリング信号に
   基いて、上記サンプリング信号に対する上記位置パルス
   の位相を検出する位相比較手段、（ｆ）この位相比較手
   段の出力信号に基いて上記発振器の発振周波数を制御す
   る制御手段、をそれぞれ有し、上記パターン信号発生回
   路においてこれらの第１及び第２のクロックパルスを選
   択的に用いて各水平走査線毎に上記所定パターンのテレ
   ビジョン信号を得るようにしたパターン信号発生器。