JPS5835946A - 紫外線消去型半導体装置およびその製造方法 - Google Patents
紫外線消去型半導体装置およびその製造方法Info
- Publication number
- JPS5835946A JPS5835946A JP13529581A JP13529581A JPS5835946A JP S5835946 A JPS5835946 A JP S5835946A JP 13529581 A JP13529581 A JP 13529581A JP 13529581 A JP13529581 A JP 13529581A JP S5835946 A JPS5835946 A JP S5835946A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- frame
- lead
- leads
- ultraviolet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/18—Circuits for erasing optically
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は紫外線消去製半導体装置およびその製造方法に
関するものである。
関するものである。
従来のこの種の半導体装置は、セラミック基板上に紫外
線消去盤素子（以下チップと称する）を搭載するととも
に、鍍セラミック基板上の周縁部にシール７レームを形
ｘｔ、、該シールフレーム上に、中心のチップ対向部に
紫外線透過用のガラス金一体的に保持したセラミック等
のキャップを気密を保って取シ付けて構成されているが
、多くの製造工数を必要としコスト高になるという欠点
があった。
線消去盤素子（以下チップと称する）を搭載するととも
に、鍍セラミック基板上の周縁部にシール７レームを形
ｘｔ、、該シールフレーム上に、中心のチップ対向部に
紫外線透過用のガラス金一体的に保持したセラミック等
のキャップを気密を保って取シ付けて構成されているが
、多くの製造工数を必要としコスト高になるという欠点
があった。
本発明は上述の欠点を解決するためのもので、製造が容
易でしかも安価なプラスチック製の紫外線消去型半導体
装置およびその製造方法ｔ−提供することを目的として
いる。
易でしかも安価なプラスチック製の紫外線消去型半導体
装置およびその製造方法ｔ−提供することを目的として
いる。
以下、図面に関連して本発明の詳細な説明する。
第１図に基本的な紫外線消去型半導体装置の正面断面図
を示す。図中、１は半導体素子搭載用基板、２はチップ
、３は熱可塑性樹脂枠、４はリード、５は透明樹脂層、
６はキャップである。
を示す。図中、１は半導体素子搭載用基板、２はチップ
、３は熱可塑性樹脂枠、４はリード、５は透明樹脂層、
６はキャップである。
基板１は、Ｆｅ−Ｎｉ合金又はＣｕｎ Ｍｏ＋ Ｎｉ
等の熱伝導の良好な金属又は、セラミック等の絶縁体に
よ）形成されている。チップ２は、基板１上にＡｕ−５
ｔ付け、ペースト（Ａｇ 、Ｃｕ ＊半田等）付け、等
によシ搭載されている。７は接着層を示している。
等の熱伝導の良好な金属又は、セラミック等の絶縁体に
よ）形成されている。チップ２は、基板１上にＡｕ−５
ｔ付け、ペースト（Ａｇ 、Ｃｕ ＊半田等）付け、等
によシ搭載されている。７は接着層を示している。
熱可塑性樹脂枠３は基板ｌの周縁部上に一体的にモール
ドされている。
ドされている。
リード４は、熱可塑性樹脂枠３の両側板３ａ’ｔ＝貫通
して紙面と垂直方向にそれぞれ複数個設けられている。
して紙面と垂直方向にそれぞれ複数個設けられている。
これらのリード４はＡｕ、１等のワイヤ８を介しチップ
２と接続されている。
２と接続されている。
透明樹脂層５は、紫外線透過用のもので、熱可塑性樹脂
枠３内に該熱可塑性樹脂枠３の上面に達するまで充填さ
れている。
枠３内に該熱可塑性樹脂枠３の上面に達するまで充填さ
れている。
キャップ６はガラス、石英等の紫外線を透過する材料よ
シ形成され、透明樹脂層５に密着して熱可塑性樹脂枠３
上に接着されている。
シ形成され、透明樹脂層５に密着して熱可塑性樹脂枠３
上に接着されている。
本発明に係る紫外線消去型半導体装置は以上のように構
成され、チップ２上には紫外線を透過する透明樹脂層５
．キャップ６が設けられているため、パッケージ上から
紫外線全照射すると該紫外線はチップ２に達し、書き込
まれている情報の消去が可能である。
成され、チップ２上には紫外線を透過する透明樹脂層５
．キャップ６が設けられているため、パッケージ上から
紫外線全照射すると該紫外線はチップ２に達し、書き込
まれている情報の消去が可能である。
この紫外線消去型半導体装置は第２図の工程図に示す手
順によシ容易に製造することが可能である。次に工程の
詳細について説明する。
順によシ容易に製造することが可能である。次に工程の
詳細について説明する。
リードフレームは、４２アロイ、 Ｃｕ 等（Ｄ ７−
７’ 打金自動的に打ち抜いて形成され、複数個のパッ
ケージ用のリードが連続形成されている。なおリードの
ワイヤ接続部には紹１人Ｕ等のメッキが施されている。
７’ 打金自動的に打ち抜いて形成され、複数個のパッ
ケージ用のリードが連続形成されている。なおリードの
ワイヤ接続部には紹１人Ｕ等のメッキが施されている。
まず、このリードフレームに基板Ｉｔ自動的に接続する
が、この接続は、リードフレームにリード４と一体に設
けられた接続片９の端部を基板１にボンディングするこ
とにより行われる。
が、この接続は、リードフレームにリード４と一体に設
けられた接続片９の端部を基板１にボンディングするこ
とにより行われる。
次に、このリードフレームをプレモールドして基板ｌ上
に熱可塑性樹脂枠３を一体的に形成するが、このとき各
リード４は熱可塑性樹脂枠３にインサートモールドされ
る。この作業は例えばインジェクションモールドにより
自動的に連続して行われる。使用樹脂は３００ Ｕで１
時間以上耐え得る耐熱性を有するものを使用する。この
場合、モールド時間合１０易ｅｃ／キャビティとすると
、ス時間連続械、１人である。現在のトランスファモー
ルディングでは、２４０キヤビテイモールドの場合、３
シ。
に熱可塑性樹脂枠３を一体的に形成するが、このとき各
リード４は熱可塑性樹脂枠３にインサートモールドされ
る。この作業は例えばインジェクションモールドにより
自動的に連続して行われる。使用樹脂は３００ Ｕで１
時間以上耐え得る耐熱性を有するものを使用する。この
場合、モールド時間合１０易ｅｃ／キャビティとすると
、ス時間連続械、１人である。現在のトランスファモー
ルディングでは、２４０キヤビテイモールドの場合、３
シ。
フトで、２４０Ｘ２０Ｇ＝４８０００個／日１機械、３
人 であるが、上記インジェクションモールドで６キヤ
ビテイ／モールデイング とすればこれと同一処理量は
可能で、しかもこの場合完全自動が可能であるため、人
件費の大幅な節約が可能である。
人 であるが、上記インジェクションモールドで６キヤ
ビテイ／モールデイング とすればこれと同一処理量は
可能で、しかもこの場合完全自動が可能であるため、人
件費の大幅な節約が可能である。
次に、基板ｌに対するチップ２の搭載をオートダイスボ
ンディングによシ自動的に行い、その後リードフレーム
を所定の単位（８〜１０個／シート）に切断する。
ンディングによシ自動的に行い、その後リードフレーム
を所定の単位（８〜１０個／シート）に切断する。
次に、ワイヤ８の接続ｔオートワイヤボンディングによ
る低温プロセスで自動的に行う。この場合リードフレー
ム温度を１５０１：：以下とし超音波全併用して行う。
る低温プロセスで自動的に行う。この場合リードフレー
ム温度を１５０１：：以下とし超音波全併用して行う。
ワイヤ接続を完了したところで検査ｔａ動的に行う。
次に液状の透明樹脂を自動的に連続ドロッピングして透
明樹脂層５ｔ−形成し、キュア完了前にキャップ６全自
動連続処理によ）その上に押圧し密着させる。このキャ
ップ６は透明樹脂のキュア完了時に鍍樹脂により接着さ
れる。
明樹脂層５ｔ−形成し、キュア完了前にキャップ６全自
動連続処理によ）その上に押圧し密着させる。このキャ
ップ６は透明樹脂のキュア完了時に鍍樹脂により接着さ
れる。
その後、リード４の尾切シ９足曲げを自動連続プロセス
によシ行い、ファイナルテストヲ行って製造が完了する
。
によシ行い、ファイナルテストヲ行って製造が完了する
。
上述の説明では、リードフレームに接続片９を介し基板
ｌｔ−接続しておいてプレモールドを行う例について述
べたが、リードフレームに接続片を設けずに、リードフ
レームにプレモールドされ良熱可塑性樹脂枠ｔ−接着剤
によシ基板に接続するようにしてもよい。この場合は、
作業性の面で前例の場合よシ多少劣っている。
ｌｔ−接続しておいてプレモールドを行う例について述
べたが、リードフレームに接続片を設けずに、リードフ
レームにプレモールドされ良熱可塑性樹脂枠ｔ−接着剤
によシ基板に接続するようにしてもよい。この場合は、
作業性の面で前例の場合よシ多少劣っている。
第３図に応用例を示す。この場合のキャップ１１は金属
製で、そのチップ２との対向部には紫外線透過用の穴（
紫外線透過部）１２が形成されている。
製で、そのチップ２との対向部には紫外線透過用の穴（
紫外線透過部）１２が形成されている。
他の構成部材はｆｉｌ図と同様で、製造法も第２図と同
様である。
様である。
なお、本発明は、ＤＩＰ（デュアルインクイン）ｆｉｌ
、 ＦＰＴ （フラットパッケージタイプ）湿の他に
、ＲＩＴ （レビーテツドインライン）ｍ、リードレス
チップキャリア等のパッケージにも適用可能である。
、 ＦＰＴ （フラットパッケージタイプ）湿の他に
、ＲＩＴ （レビーテツドインライン）ｍ、リードレス
チップキャリア等のパッケージにも適用可能である。
以上述べたように、本発明によれば、次のような各種の
優れた効果を奏することが可能である。
優れた効果を奏することが可能である。
（１）パッケージの寸法精度がよいため自動化プロセス
が適用できる。
が適用できる。
（２） このため人件費を含む製造コストが安い。
（３） セラミックタイプに比べ大量生産が可能であ
る。
る。
（４）基板を放熱板として使用できるため、ハイパワー
用デバイスに適している。
用デバイスに適している。
図面拡本発明に係る紫外線消去型手導体装置およびその
製造方法の実施例を示すもので、第１図は基本的なプラ
スチックパッケージの正面断面図、第２図はその製造工
程図、第３図はプラスチックパッケージの他の例を示す
正面断面図である。 図中、ｌは基板、２はチップ（紫外線消去皺素子）、３
は熱可塑性樹脂枠、４はリード、５は透明樹脂層、６．
１１はキャップ、 ７は接着層、８はワイヤ、９は接続
片、球は穴（紫外線透過部）である。
製造方法の実施例を示すもので、第１図は基本的なプラ
スチックパッケージの正面断面図、第２図はその製造工
程図、第３図はプラスチックパッケージの他の例を示す
正面断面図である。 図中、ｌは基板、２はチップ（紫外線消去皺素子）、３
は熱可塑性樹脂枠、４はリード、５は透明樹脂層、６．
１１はキャップ、 ７は接着層、８はワイヤ、９は接続
片、球は穴（紫外線透過部）である。
Claims (1)
- 【特許請求の範囲】 １、半導体素子搭載用基板と、熱可塑性樹脂よ）棒状に
形成されその側板にそれぞれ複数個のリードをインサー
トモールドするとともにその底面が前記基板の周縁部上
に接着され九熱可塑性樹脂枠と、前記基板上に搭載され
前記各リードとワイヤを介し接続された紫外線消去型素
子と、前記樹脂枠内に前記素子を覆って充填された透明
樹脂層と、前記透明樹脂層の上面に密着させて前記樹脂
枠の上面に固定され少なくとも前記素子と対向する部分
に紫外線透過部を備えたキャップとよシなることを特徴
とする紫外線消去型半導体装置。 龜 金属フープ材を打ち抜いてプラスチックパッケージ
形成用の複数群のリードを備えたリードフレームを形成
し、該リードフレームの各リード群の部分にそれぞれ熱
可塑性樹脂枠をプレモールドして該各樹脂粋の側板にそ
れぞれリードをインサートするとともに該各樹脂粋の下
面をそれぞれ基板の周縁部上に接着させた後、前記基板
上に紫外線消去ｆ１素子を搭載して該素子を前記各リー
ドにワイヤを介し接続し、次に前記樹脂枠内に透明樹脂
を前記素子を覆い充填して透明樹脂層を形成した後、少
なくとも前記素子に対向する部分に紫外線透過部管備え
九キャップを前記透明樹脂層成面に密着させて前記樹脂
枠上面に固定し、最後に前記リードフレームから前記リ
ードを切断することｔ−特徴とする紫外線消去層半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13529581A JPS5835946A (ja) | 1981-08-28 | 1981-08-28 | 紫外線消去型半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13529581A JPS5835946A (ja) | 1981-08-28 | 1981-08-28 | 紫外線消去型半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5835946A true JPS5835946A (ja) | 1983-03-02 |
Family
ID=15148354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13529581A Pending JPS5835946A (ja) | 1981-08-28 | 1981-08-28 | 紫外線消去型半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5835946A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2608317A1 (fr) * | 1986-12-15 | 1988-06-17 | Dassault Electronique | Circuit integre protege par une resine |
| EP0844655A3 (en) * | 1996-11-22 | 1999-12-15 | Texas Instruments Incorporated | An integrated circuit chip packaging method |
-
1981
- 1981-08-28 JP JP13529581A patent/JPS5835946A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2608317A1 (fr) * | 1986-12-15 | 1988-06-17 | Dassault Electronique | Circuit integre protege par une resine |
| EP0844655A3 (en) * | 1996-11-22 | 1999-12-15 | Texas Instruments Incorporated | An integrated circuit chip packaging method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6983537B2 (en) | Method of making a plastic package with an air cavity | |
| US5115299A (en) | Hermetically sealed chip carrier with ultra violet transparent cover | |
| US10424535B2 (en) | Pre-molded leadframe device | |
| CN102610533B (zh) | 注射封胶系统及其方法 | |
| US5014418A (en) | Method of forming a two piece chip carrier | |
| JP3151241B2 (ja) | 低価格消去可能なプログラム可能読みとり専用記憶装置ならびに製造方法 | |
| US4990719A (en) | Hermetically sealed chip carrier with metal cover having pre-poured glass window | |
| JPS5835946A (ja) | 紫外線消去型半導体装置およびその製造方法 | |
| JPH0729927A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60189940A (ja) | 樹脂封止型半導体装置の製法 | |
| US11637024B2 (en) | Method for glob top encapsulation using molding tape with elevated sidewall | |
| CN106935520A (zh) | 一种内绝缘封装结构及其制造工艺 | |
| US5783426A (en) | Semiconductor device having semiconductor chip mounted in package having cavity and method for fabricating the same | |
| JP2634249B2 (ja) | 半導体集積回路モジュール | |
| CN220772985U (zh) | 一种场效应晶体管生物传感器封装结构 | |
| CN1094849A (zh) | 一种塑封半导体器件的制造方法 | |
| CN112885727B (zh) | 一种芯片集成电路封装及其制造方法 | |
| JPH049381B2 (ja) | ||
| JP2000200927A (ja) | 電子部品の製造方法 | |
| JP4033969B2 (ja) | 半導体パッケージ、その製造方法及びウェハキャリア | |
| TWI249798B (en) | Manufacturing method of modularized lead frame | |
| KR940008328B1 (ko) | 필름 타입 반도체 패키지(F-PAC : Film-Type Package) 및 그 제조 방법 | |
| JPS5990965A (ja) | 光電変換モジユ−ル | |
| JPS61285730A (ja) | 半導体装置の製造方法及びこれに用いる樹脂封止部材 | |
| JPS61189656A (ja) | 樹脂封止型半導体装置 |