JPS5835408B2 - 差動位相変調波の復調用ａｆｃ回路 - Google Patents
差動位相変調波の復調用ａｆｃ回路Info
- Publication number
- JPS5835408B2 JPS5835408B2 JP52085575A JP8557577A JPS5835408B2 JP S5835408 B2 JPS5835408 B2 JP S5835408B2 JP 52085575 A JP52085575 A JP 52085575A JP 8557577 A JP8557577 A JP 8557577A JP S5835408 B2 JPS5835408 B2 JP S5835408B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- output
- afc circuit
- differential phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
本発明は差動位相変調波の復調をディジタル演算によっ
て行うときのＡＦＣ（自動周波数制御）回路に関する。
て行うときのＡＦＣ（自動周波数制御）回路に関する。
差動位相変調によるディジタル情報の伝送において、信
号を無線周波数に変換して伝送する場合、送、受信間の
周波数誤差が太きいと情報の復原が困難になるからＡＦ
Ｃ回路を用いて周波数誤差を補正することが必要である
。
号を無線周波数に変換して伝送する場合、送、受信間の
周波数誤差が太きいと情報の復原が困難になるからＡＦ
Ｃ回路を用いて周波数誤差を補正することが必要である
。
そのためたとえば伝送帯域内に周波数誤差検出用の無変
調信号を挿入して送るか、または情報エレメントの同期
をとるための同期信号を伝送帯域内のいずれかのサブチ
ャネルに連続πシフトの信号の形で乗せて伝送する方法
が使われるが、このときはそのいずれかのサイドバンド
を用いて周波数誤差を検出し復調装置内の周波数変換し
ている部位の局部周波数を制御する方法が従来行われて
いる。
調信号を挿入して送るか、または情報エレメントの同期
をとるための同期信号を伝送帯域内のいずれかのサブチ
ャネルに連続πシフトの信号の形で乗せて伝送する方法
が使われるが、このときはそのいずれかのサイドバンド
を用いて周波数誤差を検出し復調装置内の周波数変換し
ている部位の局部周波数を制御する方法が従来行われて
いる。
一方近年変、復調をディジタル演算によって行う回路方
式がたとえば周波数分割多重通信方式のように多数のチ
ャネルの信号を並例に復調するときの経済上の利点およ
びアナログ回路固有の特性変動を避けることができるな
どの理由によって使用されている。
式がたとえば周波数分割多重通信方式のように多数のチ
ャネルの信号を並例に復調するときの経済上の利点およ
びアナログ回路固有の特性変動を避けることができるな
どの理由によって使用されている。
しかしこのようなディジタル演算による復調回路にこれ
まで使用されているＡＦＣ回路は、アナログ回路方式の
手法をそのまま流用したものであってディジタル演算方
式に適したものとは限らない。
まで使用されているＡＦＣ回路は、アナログ回路方式の
手法をそのまま流用したものであってディジタル演算方
式に適したものとは限らない。
本発明はディジクル演算に適したＡ、 Ｆ Ｃ回路を提
供するもので、ＡＦＣのために要する回路要素が少く実
用上有利なことが特徴である。
供するもので、ＡＦＣのために要する回路要素が少く実
用上有利なことが特徴である。
以下図面を用いて詳細に説明する。
図１は本発明によるＡＦＣ回路の構成例図で、送信側よ
りの伝送帯域内に無変調信号（以下連続トーンという）
を挿入して送るかまたは同期チャネルのいずれか一方の
サイドバンド（これは連続トーンとみなせる）を利用す
る場合である。
りの伝送帯域内に無変調信号（以下連続トーンという）
を挿入して送るかまたは同期チャネルのいずれか一方の
サイドバンド（これは連続トーンとみなせる）を利用す
る場合である。
なお図１では信号を標本化して処理するための標本化ク
ロックの発生回路や入力部分およびディジタル情報を復
調する回路部分は図示省略しである。
ロックの発生回路や入力部分およびディジタル情報を復
調する回路部分は図示省略しである。
図１において受信人力Ｓｉは１のアナログ・ディジタル
変換器（ＡＤＣ）で標本化されて２逆打号化された後、
２および３の乗算器（ＭＵＬＴ）で局部信号発生器９か
らの２つの正弦波を表わす２逆打号Ｃとｄとそれぞれ乗
算される。
変換器（ＡＤＣ）で標本化されて２逆打号化された後、
２および３の乗算器（ＭＵＬＴ）で局部信号発生器９か
らの２つの正弦波を表わす２逆打号Ｃとｄとそれぞれ乗
算される。
局部信号発生器９は発生周波数を変化させることができ
、その出力Ｃとｄは同一周波数で互に９０°異る位相を
持っている。
、その出力Ｃとｄは同一周波数で互に９０°異る位相を
持っている。
乗算器２および３の出力はそれぞれ低域済波器（ＬＰＦ
）４および５でろ波された後ゼロ交叉検波回路（ＣＲ８
）５および１に与えられてゼロ交叉点が検出される。
）４および５でろ波された後ゼロ交叉検波回路（ＣＲ８
）５および１に与えられてゼロ交叉点が検出される。
ここで受信入力中のＡＦＣ用１・−ンの成分ＳをＳ＝
Ａｓ１ｎ （（１）、ｔ＋θ）と表わし２つの局部信号
Ｃ２ｄを Ｃ：Ｓ１ｎω、ｔ 、 ｄ −＝：ＣＯ３ω、ｔと
表わすと乗算器２および３の出力はそれぞれとなる。
Ａｓ１ｎ （（１）、ｔ＋θ）と表わし２つの局部信号
Ｃ２ｄを Ｃ：Ｓ１ｎω、ｔ 、 ｄ −＝：ＣＯ３ω、ｔと
表わすと乗算器２および３の出力はそれぞれとなる。
従ってＬＰＦ４およびＬＰＦ５の各出力ａおよびｂは
ａ−ΔＣ０３（（）ｔ＋θ〕、ｂ−ｓｉｎ（（ω「ω１
）１＋θ〕２ °１１１ 図２はこの波形を示したもので、ａ、ｂは共にω１とω
１の差周波数を有し、ａ、ｂ間の位相差はωｉとω１の
大小によって異ってくる。
）１＋θ〕２ °１１１ 図２はこの波形を示したもので、ａ、ｂは共にω１とω
１の差周波数を有し、ａ、ｂ間の位相差はωｉとω１の
大小によって異ってくる。
ωｉ〈ω１なら図２の実線、ω１〉ω１なら破線で示す
ようになるから、ａ、ｂ両成分のうちいずれか一方がゼ
ロ交差点すなわちゼロ軸を切るときの他方の正、負を検
出することによって周波数の大小が判定され、また単位
時間当りのゼロ交差の数によって周波数の誤差が検出さ
れる。
ようになるから、ａ、ｂ両成分のうちいずれか一方がゼ
ロ交差点すなわちゼロ軸を切るときの他方の正、負を検
出することによって周波数の大小が判定され、また単位
時間当りのゼロ交差の数によって周波数の誤差が検出さ
れる。
図１の８は上記の検出を行う周波数誤差検出器（ＦＤ）
であるが、その出力ｅはゼロ交差の頻度（周波数誤差）
に比例した頻度の２種（周波数の大小に対応するｅｌ、
ｅ２）のパルス列である。
であるが、その出力ｅはゼロ交差の頻度（周波数誤差）
に比例した頻度の２種（周波数の大小に対応するｅｌ、
ｅ２）のパルス列である。
以下便宜上６１ ＋ ６２をｅにて代表させる。
図３は図１の９すなわち局部信号発生回路ＬＯの構成例
ブロック図で、このＬＯ９は周波数誤差検出器ＦＤ８の
出力ｅによって制御される基準の正弦波を表わす符号の
発生回路である。
ブロック図で、このＬＯ９は周波数誤差検出器ＦＤ８の
出力ｅによって制御される基準の正弦波を表わす符号の
発生回路である。
図３において１０は可逆カウンタ（ＣＴＲ）、１１は符
号変換器（ＣＯＮＶ）、１２．１３は符号発生器（ＣＧ
）、１４は加算器、１５はシフトレジスタ、１６は符号
変換器で、符号発生器１２およびシフトレジスタ１５は
サンプリングパルスＳＰで制御される。
号変換器（ＣＯＮＶ）、１２．１３は符号発生器（ＣＧ
）、１４は加算器、１５はシフトレジスタ、１６は符号
変換器で、符号発生器１２およびシフトレジスタ１５は
サンプリングパルスＳＰで制御される。
いまＦｌ）８の出力ｅから符号発生器１２の周波数シフ
ト用信号ｇを得るという説明は便宜上後回しにして符号
発生器１２の出力ｇがゼロに保たれている状態を考える
。
ト用信号ｇを得るという説明は便宜上後回しにして符号
発生器１２の出力ｇがゼロに保たれている状態を考える
。
もう１つの符号発生器１３は局部信号ｃ、ｅの標本化ク
ロック（ＳＰ）の１周期の間の位相変化量に相当する符
号を発生する。
ロック（ＳＰ）の１周期の間の位相変化量に相当する符
号を発生する。
たとえば標本化周波数１５．３６０Ｋ）ｌｚ、局部信号
周波数４５０ Ｈｚ、位相の量子化ビット数を９とすれ
ば、４５０Ｘ２９／１５３６０＝１５となるから０００
００１１１１という９ビツトの２進符号を発生する。
周波数４５０ Ｈｚ、位相の量子化ビット数を９とすれ
ば、４５０Ｘ２９／１５３６０＝１５となるから０００
００１１１１という９ビツトの２進符号を発生する。
レジスタ１５は加算器１４の出力を標本化クロックの１
周期だけ遅延させるもので、その出力は加算器１４に帰
還されて一方の入力になっているからレジスタ１５の出
力には直線的に増加する出力ｋが得られ、これを符号変
換器１６で Ｃ＝Ｓ１ｎｋ 、 ｄ ＝＝
ＣＯ３ｋというコード変換を行なえば正弦波出力が得ら
れるこ図４はこれらの波形図で、上記のに、ｃ各波形は
実線で示しである。
周期だけ遅延させるもので、その出力は加算器１４に帰
還されて一方の入力になっているからレジスタ１５の出
力には直線的に増加する出力ｋが得られ、これを符号変
換器１６で Ｃ＝Ｓ１ｎｋ 、 ｄ ＝＝
ＣＯ３ｋというコード変換を行なえば正弦波出力が得ら
れるこ図４はこれらの波形図で、上記のに、ｃ各波形は
実線で示しである。
なおこのコード変換にはたとえばリードオンリメモＩＪ
ＲＯＭを利用した変換テーブルを用いればよい。
ＲＯＭを利用した変換テーブルを用いればよい。
次に受信入力の周波数偏差に局部信号をあわせるため周
波数を変更するには、符号発生器（ＣＧｌ ）１２から
周波数の偏移量に対応した周期で位相の■量子化レベル
（大幅に変移させる場合は２または３量子化レベルとな
ることもある）だけ位相を増減する符号（たとえば増加
させる場合はｏｏｏｏｏｏｏｏｉ 、減少させる場合は
１１１１１１１１１）を加算器１４の第３番目の入力ｇ
として加えることによってなされる。
波数を変更するには、符号発生器（ＣＧｌ ）１２から
周波数の偏移量に対応した周期で位相の■量子化レベル
（大幅に変移させる場合は２または３量子化レベルとな
ることもある）だけ位相を増減する符号（たとえば増加
させる場合はｏｏｏｏｏｏｏｏｉ 、減少させる場合は
１１１１１１１１１）を加算器１４の第３番目の入力ｇ
として加えることによってなされる。
この場合のに、ｇ、ｃ各波形は図４の破線のようになる
。
。
この方法では周波数の変化は連続ではなく段階的に変わ
ることになるが、ステップを十分に小さい値とすれば実
用上問題はない。
ることになるが、ステップを十分に小さい値とすれば実
用上問題はない。
周波数変化の太さは位相を変化させる周期によって決ま
るが、これは一定周期になるとは限らない。
るが、これは一定周期になるとは限らない。
そのようなときには２個以上の一定周期制御を組合わせ
て行えばよい。
て行えばよい。
次の表は標本化周波数を１５．３６０Ｋ）ｌｚ 、位相
の量子化ビット数を９として最大３０ＨｚまでをＩＨｚ
ステップで変えた場合の一例である。
の量子化ビット数を９として最大３０ＨｚまでをＩＨｚ
ステップで変えた場合の一例である。
たゾしこの表において周期Ｘとは標本化クロックのＸ個
に１回変化（シフト）させることで、Ｘ■ｙは２種の周
期で同方向にシフトさせること（たとえば３０■５はク
ロック３０回に１回と５回に１回のシフトの合成）、Ｘ
■ｙは２種の周期でｅの後の数は逆方向にシフトさせる
ことを示している。
に１回変化（シフト）させることで、Ｘ■ｙは２種の周
期で同方向にシフトさせること（たとえば３０■５はク
ロック３０回に１回と５回に１回のシフトの合成）、Ｘ
■ｙは２種の周期でｅの後の数は逆方向にシフトさせる
ことを示している。
（たとえば１Ｇ３００１０はクロック毎にシフトとクロ
ツク３０回に１回の逆方向シフトおよびクロック１０回
に１回の逆方向シフトの合成である。
ツク３０回に１回の逆方向シフトおよびクロック１０回
に１回の逆方向シフトの合成である。
）またこの方法では制御の周期で決まる周波数の繰返し
で１回の制御量だけの位相変調をかけた形の局部信号出
力が得られる。
で１回の制御量だけの位相変調をかけた形の局部信号出
力が得られる。
たとえば表１の例でｌＨｚ変化の場合周期が３０になる
とは標本化周波数／３０＝１５３６０／３０＝５１２Ｈ
ｚの周期で２π１５１２ラジアンの位相変調をかけた状
態に相当する。
とは標本化周波数／３０＝１５３６０／３０＝５１２Ｈ
ｚの周期で２π１５１２ラジアンの位相変調をかけた状
態に相当する。
この出力には変調によるサイドバンドが含まれるから他
の周波数を用いた信号チャネルに干渉妨害を与える。
の周波数を用いた信号チャネルに干渉妨害を与える。
しかしこの干渉は標本化周波数と量子化ビット数を適当
に選べば実用上問題にはならない。
に選べば実用上問題にはならない。
たとえば上記の例の場合第１サイドバンドによる干渉は
約−３８ｄＢである。
約−３８ｄＢである。
ここで図３の説明に戻り符号発生器１２の周波数シフト
用信号ｇは次のようにして作られる。
用信号ｇは次のようにして作られる。
まず図１の周波数誤差検出回路ＦＤ８からの周波数誤差
信号ｅは可逆カウンタ１０に入ってパルス数が累積され
る。
信号ｅは可逆カウンタ１０に入ってパルス数が累積され
る。
この誤差信号ｅは周波数誤差に比例する頻度の２種のパ
ルス列であるから周波数誤差に応じた速度でカウンタ１
０のカウントは増減し、誤差がゼロになれば出力ｅのパ
ルスはすくするからカウンタ１０は停止する。
ルス列であるから周波数誤差に応じた速度でカウンタ１
０のカウントは増減し、誤差がゼロになれば出力ｅのパ
ルスはすくするからカウンタ１０は停止する。
カウンタ１０の出力は符号変換器１１で位相シフトの周
期を表わす信号に変換され、ついで符号発生器１２で制
御信号ｇに変えて出力される。
期を表わす信号に変換され、ついで符号発生器１２で制
御信号ｇに変えて出力される。
上記は信号人力ＳがＡＦＣ用チャネルよりの入力である
場合であるが、他の信号を伝送しているチャネルの復調
には各チャネル毎に図１のＡＤＣｌとＦＤ８の出力ｅを
除いた同様な回路が設けられ、そのチャネルの搬送周波
数に略等しい周波数を有しかつ互に９０°の位相差をも
つ２つの基準信号と図１のＳよりＡＤＣｌを経て得えれ
たそのチャネルの受信入力との積をとった後各信号エレ
メント毎に積分して２つの直交成分を得た後、その大小
関係、正負および電圧比からエレメント毎の位相を算出
し、エレメント間の位相差から情報を復原する。
場合であるが、他の信号を伝送しているチャネルの復調
には各チャネル毎に図１のＡＤＣｌとＦＤ８の出力ｅを
除いた同様な回路が設けられ、そのチャネルの搬送周波
数に略等しい周波数を有しかつ互に９０°の位相差をも
つ２つの基準信号と図１のＳよりＡＤＣｌを経て得えれ
たそのチャネルの受信入力との積をとった後各信号エレ
メント毎に積分して２つの直交成分を得た後、その大小
関係、正負および電圧比からエレメント毎の位相を算出
し、エレメント間の位相差から情報を復原する。
このため上記基準信号は（符号発生器１３の出力符号は
チャネル毎に異るが）図３の１３．１４，１５．１６よ
り構成される回路から発生され、周波数をシフトする信
号ｇはすべてのチャネルにＡＦＣ回路の符号発生器ＣＧ
１１２から供給しすべてのチャネルを同時に同じ量だけ
シフトする。
チャネル毎に異るが）図３の１３．１４，１５．１６よ
り構成される回路から発生され、周波数をシフトする信
号ｇはすべてのチャネルにＡＦＣ回路の符号発生器ＣＧ
１１２から供給しすべてのチャネルを同時に同じ量だけ
シフトする。
なお周波数の偏差は完全にゼロとなることはなく図１の
回路は誤差Ｏの上下でハンチングする。
回路は誤差Ｏの上下でハンチングする。
これを防ぐにはゼロ交叉検出でのゼロ交叉パルスの間隔
がある限界値以上になったら制御を停止すればよい。
がある限界値以上になったら制御を停止すればよい。
上記の例ではＩＨｚのステップで制御されているから、
たとえば誤差０．５ Ｈｚ以下すなわちゼロ交叉周期が
２秒以上と検出されれば周波数誤差検出回路８の出力を
停止するようにすればよくこれは公知の時定数回路等に
よって実現できる。
たとえば誤差０．５ Ｈｚ以下すなわちゼロ交叉周期が
２秒以上と検出されれば周波数誤差検出回路８の出力を
停止するようにすればよくこれは公知の時定数回路等に
よって実現できる。
また上記ＡＦＣ回路および各チャネルの復調は上記の説
明のようにすべてディジタル演算によって行われるから
、標本化クロックの１周期の間を時分割することによっ
て多くの回路を共通に使用できることは明らかである。
明のようにすべてディジタル演算によって行われるから
、標本化クロックの１周期の間を時分割することによっ
て多くの回路を共通に使用できることは明らかである。
図１は本発明によるＡＦＣ回路の構成側図、図２は図１
中の一部の波形図、図３は図１甲の局部信号発生回路の
構成例ブロック図、図４は図３甲の一部の波形図である
。 １・・・・・・アナログ・ディジタル変換器、２，３・
・・・・・乗算器、４，５・・・・・・ＬＰＦ 、 ６
、７・・・・・・ゼロ交叉検波回路、８・・・・・・
周波数誤差検出器（ＦＤ）、９・・・・・・局部信号発
生回路（ＬＯ）、１０・・・・・・可逆カウンタ、１１
・・・・・・符号変換器、１２，１３・・・・・・符号
発生器、１４・・・・・・加算器、１５・・・・・・シ
フトレジスタ、１６・・・・・・符号変換器、ＳＰ・・
・・・・標本化パルス。
中の一部の波形図、図３は図１甲の局部信号発生回路の
構成例ブロック図、図４は図３甲の一部の波形図である
。 １・・・・・・アナログ・ディジタル変換器、２，３・
・・・・・乗算器、４，５・・・・・・ＬＰＦ 、 ６
、７・・・・・・ゼロ交叉検波回路、８・・・・・・
周波数誤差検出器（ＦＤ）、９・・・・・・局部信号発
生回路（ＬＯ）、１０・・・・・・可逆カウンタ、１１
・・・・・・符号変換器、１２，１３・・・・・・符号
発生器、１４・・・・・・加算器、１５・・・・・・シ
フトレジスタ、１６・・・・・・符号変換器、ＳＰ・・
・・・・標本化パルス。
Claims (1)
- １ 受信された差動位相変調信号から情報を復原する復
調装置におけるＡＦＣ回路として受信された帯域内のＡ
ＦＣ用連続トーンから標本化して２逆打号を得る回路と
互に９０’の位相差をもつ２つの基準信号を発生する局
部信号発生器と上記２逆打号と基準信号との乗算をそれ
ぞれ行う回路と、その出力を低域ろ波器および零交叉検
出器を通じて得られた周波数誤差信号を可逆カウンタに
よって積分する周波数誤差検出器とを備え、この検出器
の出力で上記局部信号発生器を制御し検出器の出力に応
じた周期で上記局部信号発生器からのすべての基準信号
の位相を偏移させることを特徴とする差動位相変調波の
復調用ＡＦＣ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52085575A JPS5835408B2 (ja) | 1977-07-19 | 1977-07-19 | 差動位相変調波の復調用ａｆｃ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52085575A JPS5835408B2 (ja) | 1977-07-19 | 1977-07-19 | 差動位相変調波の復調用ａｆｃ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5421158A JPS5421158A (en) | 1979-02-17 |
| JPS5835408B2 true JPS5835408B2 (ja) | 1983-08-02 |
Family
ID=13862603
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52085575A Expired JPS5835408B2 (ja) | 1977-07-19 | 1977-07-19 | 差動位相変調波の復調用ａｆｃ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5835408B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0324407Y2 (ja) * | 1983-06-20 | 1991-05-28 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58136127A (ja) * | 1982-02-05 | 1983-08-13 | Nec Corp | 搬送波再生回路 |
-
1977
- 1977-07-19 JP JP52085575A patent/JPS5835408B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0324407Y2 (ja) * | 1983-06-20 | 1991-05-28 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5421158A (en) | 1979-02-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3074103B2 (ja) | Ｏｆｄｍ同期復調回路 | |
| JP2765600B2 (ja) | 復調回路 | |
| CA2181843A1 (en) | Demodulator, Modulation and Demodulation System, and Demodulation Method | |
| US5548244A (en) | Method and apparatus for eliminating DC offset for digital I/Q demodulators | |
| JPS5820181B2 (ja) | タソウイソウドウキフクチヨウソウチ | |
| US4034305A (en) | Demodulator for signals hybrid modulated by more and less significant digit signals in succession in each clock interval | |
| CA1289200C (en) | Variable bit rate clock recovery circuit | |
| JPH07162383A (ja) | Ｆｍステレオ放送装置 | |
| JPS5835408B2 (ja) | 差動位相変調波の復調用ａｆｃ回路 | |
| US4186348A (en) | Receiver for data transmitted by means of the interleaved binary phase shift keyed modulation technique | |
| JPH07202751A (ja) | スペクトラム拡散送信方法およびスペクトラム拡散送信機 | |
| JP2885052B2 (ja) | 自動周波数制御装置 | |
| CA1106919A (en) | Method and device for determining the phase intercept in a system employing phase-shift keying modulation | |
| US3980971A (en) | Modulator for hybrid modulation by more and less significant digital signals in succession in each clock interval and counterpart demodulator | |
| JPS6331987B2 (ja) | ||
| US5952879A (en) | Device for the simultaneous demodulation of a multifrequency signal, particularly for an eddy current measurement | |
| JP2929232B2 (ja) | スペクトラム拡散信号の復調方法及び装置 | |
| JPH06105898B2 (ja) | 干渉補償回路 | |
| JPH0583314A (ja) | 復調回路 | |
| JPS60162304A (ja) | デイジタル復調装置 | |
| SU430502A1 (ru) | Устройство для демодуляции многочастотных взаимно-ортогональных многопозиционных фазоманипулированных сигналов | |
| JPH0316451A (ja) | バースト検出装置 | |
| JPH0474905B2 (ja) | ||
| GB2066008A (en) | Angular modulators | |
| JPH06105899B2 (ja) | 干渉補償回路 |