JPS5834940B2 - ハンドウタイソウチ - Google Patents

Description

【発明の詳細な説明】 この発明は互に極性の異る２つの縦方向トランジスタ（
以後Ｔｒと略記する。

）を備えて論理回路を構成する半導体装置に関する。

近年、ＤＴＬ、ＴＴＣ，ＣＭＬ等の従来からある論理回
路とは異って、これらより構造が簡単で製造歩留りが高
く、集積度を向上し、かつ消費電力の少ない論理回路が
注目されている。

例えば半導体基体にスイッチング素子として働く縦方向
ＴｒとこのＴｒのベース領域に少数キャリアを注入する
横方向Ｔｒとが設けられ、この少数キャリアをインバー
タＴｒのベース領域へ注入しつつ、入力を制御してコレ
クタ出力を有効に制御しようとするものがある。

この論理素子の構造を第１間断面図について説明する。

任意の例えばＮ導電型を有する半導体基板１に気相成長
法で基板より低濃度のＮ導電型のエピタキシャル層２を
積層し、ここにＰ導電領域３，４を約１０１７〜１０１
０１９ａｔｏ／ＣＩＡの硼素を選択拡散して形成する。

このＰ導電型領域３には１０１３〜１０ ” ａｔｏｍ
ｓ／ｉの隣を拡散してＮ導電領域５を形成する。

尚前記エピタキシャル層２の不純物濃度はＰ導電型領域
３，４のそれより低濃度にしである。

この結果、Ｐ導電型領域４をエミッタ領域、エピタキシ
ャル層２をベース領域、Ｐ導電型領域３をコレクタ領域
とした横方向ＰＮＰＴｒと、エピタキシャル層２をエミ
ッタ領域、Ｐ導電型領域３をベース領域Ｎ導電型領域５
をコレクタ領域とした縦方向ＮＰＮ Ｔｒとが形成され
る。

ここでＰ導電型領域４とエピタキシャル層２から形成さ
れたＰＮ接合に順方向電圧を印加したとすると正孔はこ
の領域からエピタキシャル層２を通ってＰ導電型領域３
へと注入される。

第２図はこの論理素子の等何回路を示すもので、ここで
Ｅｐは定電流源接続端子、Ｂは信号入力端子、Ｃは出力
端子、ＥＮは接地端子とする。

合端子Ｂの入力信号が゛１″レベル（例えば０．７ボル
ト）であると端子Ｅ より注入された外部エミッタ電流
■ＥＰは横力向ＰＮＰ Ｔｒのベース接地電流増巾率
αＰＮＰ倍つまり■ＥＰ×αＰＮＰとなってこのＴｒの
コレクタ領域であると共に縦方向ＮＰＮＴｒのベース領
域であるＰ導電型領域３へ流れる。

従って縦方向ＮＰＮ Ｔｒがオンとなり、端子Ｃの出力
は゛０″レベルとなる。

更にこの出力端子Ｃに生ずるコレクタ出力電流は前記縦
方向ＮＰＮ Ｔｒのベース電流をその電流増巾率βＮＰ
Ｎ倍した値まで許される。

逆に端子Ｂの入力信号が゛Ｏパレベル（例えば０ボルト
）であると、端子Ｅ から注入された外部エミッタ電流
ＩＥＰは入力端子Ｂへと流出して縦方向ＮＰＮ Ｔｒの
ベース電流とはならず、このために縦方向ＮＰＮ Ｔｒ
はオフ状態となって端子Ｃの出力は”１′ルベルとなる
。

このように入出力信号レベルが互に反転するインバータ
特性を持った論理素子はこれを組合せてＮＡＮＤ、ＮＯ
Ｒ，ＦＬＩ、ＦＬＯＰ等基本的な論理回路を構成できる
し、更に複雑な機能を持った高密度集積回路も実現可能
にする。

このような論理素子の消費電力は横力向ＰＮＰＴｒの特
性、即ちベース接地された電流増巾率αＰＮＰにより大
きく影響を受け、このαＰＮＰの値が理想値１に近ずく
程少なくなる。

またスイッチング素子の最高スピード、周波数特性、フ
ァンアウト、雑音余裕度等は縦方向ＮＰＮＴｒの特性、
とりわけエミッタ接地された電流増巾率βＰＮＰ及び利
得帯域山積ｆＴによって影響を受ける。

従って、この論理素子では横方向ＰＮＰＴｒと縦方向Ｎ
ＰＮＴｒのそれぞれの電流増巾率と縦方向ＮＰＮ Ｔｒ
の利得帯域山積ｆＴを同時に高めることが重要である。

これ等のうち一般にＴｒの電流増巾率はキャリア注入効
率とその輸送効率との良否によって大きな影響をうける
ものである。

ここで単位入力電流に対して、どれだけの少数キャリア
がエミッタ領域からベース領域へ注入されるかという効
率を示すのが、キャリアの注入効率であり、これはエミ
ッタ電流■。

、そのうらのベース領域での電流成分Ｉｅｐをそれぞれ
仮定するとき、次式で示される。

それ酸キャリア注入効率を改善するためには、エミッタ
領域の不純物濃度をベース領域のそれに対して適当な比
に設定するとともに、エミッタ・ベースの接合面には適
当な不純物濃度の勾配をもたせて、ベース領域に注入さ
れるキャリアの数を増大させるとともに、注入されたキ
ャリアに正方向の加速電界が働くようにすればよい。

又ベース領域内でのキャリアの輸送効率に関しては、ベ
ース領域内でのキャリアの接散距離Ｊ、 ｂ、ベース領
域の巾Ｗをそれぞれ仮定するとき次式で示される。

したがってこのキャリアの論送効率を改善するためには
、エミッタ領域から注入されたベース領域中のキャリア
がコレクタ領域に到達するまでの実効的な距離即ちベー
ス巾Ｗをできるだけ狭くし、かつこのキャリアがベース
領域内の再結合中心に捕獲され消失しないようにするこ
とが重要である。

ところで前記第１図の構造素子で横方向ＰＮＰ Ｔｒの
エミッタ領域４とベース領域２の不純物濃度比を適当な
値に設定し、かつベース領域内での再結合中心密度を低
くすることは比較的容易である。

しかしキャリアの輸送効率を改善するためにペース巾を
狭くすることは写真蝕刻する際、とくにマスク精度に大
きく制約されて一定の限界がある。

しかも、エミッタ領域とコレクタ領域はともにＮ導電型
エピタキシャル層２の中に相対して拡散形成されたＰ導
電型領域４，３からそれぞれ成るので双方とも対向する
拡散側面は深さ方向で末広がりに遠去かる。

このためＮ導電型エピタキシャル層２の内部において、
拡散が深くなる程、相対する２箇のＰ導電型不純物領域
４，３間に形成されるベース巾は急激に増大する。

したがって接合面積を広くしようとすればする程ベース
巾が拡がりキャリアの輸送効率は著しく劣化する。

またエミッタ領域４とベース領域２の全接合面部におい
ては前述した如くＰ導電型不純物が対向する領域側面を
深さ方向で遠去けるように拡散されているので、不純物
濃度勾配はきわめて緩やかであり、キャリアの注入効率
が悪い。

したがってこの型の構造素子で横力向ＰＮＰ Ｔｒの高
い電流増巾率を得ることは非常に困難である。

又第１図の構造素子で縦方向ＮＰＮ Ｔｒは、Ｎ導電型
エピタキシャル層２をエミッタ領域に用い、さらにそこ
に形成した２重拡散層をベース領域とコレクタ領域とし
て用いているので、ベース巾を狭くすることは比較的容
易であるが、エミック領域の不純物濃度はベース領域の
それより低くならざるを得ない。

その上、ベース領域に注入されたキャリアにはその不純
物濃度勾配に基因して減速電界がかかるため、注入効率
を低下し、Ｎ導電型エピタキシャル層２をエミッタ領域
とする、いわゆる逆方向動作の電流増巾率は極めて低い
。

さらにこの論理素子においては横方向ＰＮＰ Ｔｒと縦
方向ＮＰＮ Ｔｒ領領域一部が互に併合されているので
、■方のＴｒの電流増巾率をより高める方向に不純物濃
度比を設定しても、それは他方のＴｒの電流増巾率にと
ってはより悪い結果をもたらすことになってしまう。

例えば横力向ＰＮＰ Ｔｒのキャリア注入効率を改善し
ようとして、ベース領域即ちＮ導電型エピタキシャル層
２の不純物濃度を下げると、このＮ導電型エピタキシャ
ル層２は縦方向ＮＰＮＴｒのエミッタ領域そのものでも
あるので縦方向ＮＰＮ Ｔ ｒのキャリア注入効率が著
しく低下する。

尚この縦方向ＮＰＮ Ｔｒの利得帯域山積ｆＴは、今
までの説明で明らかなように、低い電流増巾率とエミッ
タ領域がＮ導電型エピタキシャル層２全体で構成されて
いることにより、やはり低い値しか得ることができない
。

これ等積々の欠点は、この論理素子の低消費電力性、高
速性に一定の限界があることを示唆し、とくに高周波領
域での動作がほとんど不可能であることを明示している
。

この発明は上記の欠点を除去し改良された半導体装置を
提供するもので、第１に電源及び負荷となるＴｒの電流
増巾率を改善することにより、消費電力を少なくし、第
２にインバータ素子となるＴｒの順逆両方向の電流増巾
率を同時に改善し、電流ホッギング現象を防止するとと
もに、素子の高速化、高周波化を図ったものである。

即ちこの発明は一方導電型埋込層を擁する他方導電型基
体と、この基体を埋込層の一側で区界し、埋込層に達す
るように設けられた一方導電型堰層と、埋込層の一側に
区界された基体分層内に設けられ且つこの基体分層をコ
レクタ領域とするベース領域、並びにベース領域内に設
けられるエミッタ領域から成る第一の縦方向トランジス
タと、前記第一の縦方向トランジスタのベース領域に少
く共隣接して基体分層内に設けられる一方導電型高濃度
領域を併せてエミッタ領域に、基体分層をベース領域に
、埋込層をコレクタ領域とすることにより第一の縦方向
トランジスタを電流源とし第二の縦方向トランジスタを
インバータ素子とすることを特徴とする半導体装置にあ
る。

ここで基体は一体であって内部は不純物濃度勾配をもつ
か又は平坦な濃度分布であって良く、又基板上に気相成
長層を形成した積層体であってもよい。

従ってこの半導体装置は基体分層をコレクタ領域とし、
コレクタ領域内に順次ベース領域エミッタ領域を形成し
た第一の縦方向Ｔｒと、第一の縦方向Ｔｒのベース領域
をエミッタ領域とし、このエミッタ領域を高濃度にして
キャリアの注入効率を大にするために隣接して同型高濃
度領域が基体分層内に形成され、第一の縦方向Ｔｒのコ
レクタ領域をベース領域とし、埋込み層をコレクタ領域
とする第二の縦方向Ｔｒとがそれぞれの三領域を共通に
して互に併合され構成される。

そして第一の縦方向Ｔｒは２重に拡散形成されたＰＮ接
合からなるベース領域と、このベース領域を全て取り囲
むコレクタ領域からなるので、ベース巾の精密制御が可
能となり、コレクタ乗率も理想的状態になる。

その上エミッタ・ベースの接合面に適当な不純物濃度の
勾配を持たせ、キャリアに正方向の加速電界が働くよう
にすることも全く容易となる。

その結果この第一の縦方向Ｔｒの電流増巾率は広い電流
範囲にわたって高い値をとり、素子の消費電力を著しく
減少させる。

一方策二の縦方向Ｔｒにおいてはそのエミッタ領域をベ
ース領域並びにこれと対峙して設置されたコレクタ領域
となる埋込み層との不純物濃度比を適当にとることが可
能となりさらにベース領域の不純物濃度がほぼ一定であ
るので第一の縦方向Ｔｒベース領域に隣接した一方導電
型高濃度領域がエミッタ領域として働く順方向動作の電
流増巾率は言うまでもなく、反対導電型の埋込み層をエ
ミツタ層とする逆方向動作の電流増巾率も広い電流範囲
にわたって高い値をとることができる。

ここで順方向動作の電流増巾率が十分に高いことは、こ
の論理素子の高速性、ファンアウト、雑音余裕度等が従
来のものに比較して著しく改善されることを意味し、ま
た逆方向動作の電流増巾率を適切な値に設定できること
は、ＤＣＴＬ回路で問題であったいわゆる大ファンイン
・ゲート数による入力電流のホッギング現象の防止を完
全なものとし、かつ過剰少数キャリアの蓄積を少くして
、素子の高速化を出ることができることを意味する。

さらにこの第二の縦方向Ｔｒにおいては今まで述べてき
たように広い電流範囲にわたって順方向動作の高い電流
増巾率を持つことと、基板並びに気相成長層１３で電気
的に分離されることにより、順方向動作の利得帯域山積
ｆＴが著しく高いものになり得る。

従ってこの発明による論理素子は低消費電力性、高速性
、高周波動作において極めて優れた特質を示す。

以下第３図〜第５図に示す図面を用いて更に詳細に説明
する。

各図面で共通の部分は同一符号を付］７て説明される。

第３図はこの発明の半導体装置である論理素子の断面図
を示し、例えばＰ導電型である半導体基板１１がＮ導電
型の埋込み層１２を一部に介してＰ導電型気相成長層１
３と隣接し埋込み層に到るＮ導電型基層１５によって埋
込み層上で気相成長層１３′を区界している。

そして区界された気相成長層内にＮ導電型領域１４が、
このＮ導電型領域内にＰ型領域１６が拡散形成されてい
る。

更にこの装置にはＮ導電型領域１４に隣接して一部を重
畳した同型高濃度のＮ＋導電型領域０２が形成されてい
る。

この例では第一の縦方向Ｔｒは１６をエミッタ領域、１
４をベース領域、１３′をコレクタ領域とするＰＮＰＴ
ｒで、第二の縦方向Ｔｒは１４及び一方の導電型高濃度
領域０２をエミッタ領域、１３′をベース領域、埋込み
層１２並びに基層１５をコレクタ領域とするＮＰＮ Ｔ
ｒとして動作する。

この構造においては第二の縦方向ＮＰＮＴｒを電気的に
分離するために、第一の縦方向ＰＮＰＴｒのコレクタ領
域、換言すれば縦方向ＮＰＮ Ｔｒのベース領域１３′
を完全に取り囲んで埋込み層１２と基層１５を形成する
ことが肝要である。

この状態で半導体基板１１と気相成長層１３を逆バイア
スすると第二の縦方向ＮＰＮ Ｔｒは電気的に分離され
る。

但し第３図では表面に形成された絶縁物層、その開孔部
及び配線は省略され、各領域及び層は全て配線によりオ
ーミック接続されているものとする。

ここでＰ導電型の気相成長層１３及び基体分層１３′の
不純物濃度は、この論理素子において任意に設定できる
ので、場合によっては確実にオーミック接続を保証する
ため、第４図に示すようにこの例ではＰ十導電型である
他方導電型の高濃度接続用領域１γ及び１８を設置して
も良い。

第３図及び第４図に示された半導体装置はＰ導電型領域
１６をエミッタ領域としＮ導電型領域１４をベース領域
としかつこれを完全に取り囲んだＰ導電型の基体分層１
３′をコレクタ領域として動作する第一の縦方向ＰＮＰ
Ｔｒと、接地され、かつ高濃度領域０２を隣接してキ
ャリアの注入効率が改善されたＮ導電型の領域１４をエ
ミッタ領域とし、不純物濃度の一定なＰ導電型の層１３
′をベース領域としかつ電気的に分離されたＮ導電型の
埋込み層１２並び（ｒ基層１５をコレクタ領域と１〜で
順方向に動作する縦方向ＮＰＮＴｒが構成される。

第５図にこの新規な論理素子の等価回路を示す。

Ｅｐは電源端子で第一の縦方向ＰＮＰ Ｔｒのエミッタ
領域に接続され、Ａ−は入力端子で、第一・の縦方向Ｐ
ＮＰ Ｔｒのコレクタ領域、換言すると第二の縦方向Ｎ
ＰＮ Ｔｒのベース領域に接続され、またＢは出力端子
で第二の縦方向ＮＰＮ Ｔｒのコレクタ領域にＥｎは接
地端子で第一の縦方向ＰＮＰＴｒのベース領域と第二の
縦方向ＮＰＮＴｒの特に高濃度化されたエミッタ領域に
各々接続される。

以下この発明による新規な論理素子の動作について説明
する。

まず端子Ｅｎを零電位にして、端子Ｅｐにプラス０．７
ボルト印加すると第一の縦方向ＰＮＰＴｒが動作状態と
なってエミッタ領域１６からベース領域１４に注入され
た正孔はこの領域を通ってコレクタ領域１３′即ち第二
の縦方向ＮＰＮＴｒのベース領域に到達する。

縦方向ＮＰＮ Ｔｒにおいてはこのベース領域内に注入
された過剰↑Ｆ孔により縦方向ＮＰＮ Ｔｒのエミッタ
領域１６からベース領域に新たに電子が注入される。

つまり縦方向ＮＰＮ Ｔｒのエミッタ・ベース接合は
順方向バイアスされ、動作状態となり、その出力端子Ｂ
の電位はほぼ零電位となる。

但しこの時、入力端子Ａは開放状態にあるか、或はエミ
ック接地縦方向ＮＰＮ Ｔｒのしきい値電崖以上の適当
な正の電圧が印加された状態にある。

又この入力端子Ａを零電位にすると縦方向ＮＰＮＴｒは
遮断状態となり、出力端子Ｂは正電位となる。

廁］ち入力が０“の時出力が１″となる１人力、■出力
のインパークが形成されて論理回路が構成されることに
なる。

尚前記説明では半導体基体をＰ導電型としてスタートし
ているが、Ｎ型からスタートしても勿論よい。

したがってこの場合には、各領域層の導電型及び電源を
すべて反転しておけば同様に動作する。

このような新論理素子では電流源及び負荷となる第一の
縦方向Ｔｒのベース巾を従来の横方向Ｔｒのようにマス
ク巾によらないで、拡散により制御できるので極めて狭
くでき、かつ第６図ａに示す不純物プロファイルより明
らかなようにキャリアに対して加速電界がかかるので、
キャリアの注入効率及び輸送効率が著しく改善される。

さらにコレクタ領域がエミッタ領域の全周囲を完全に取
り囲んでいるのでコレクタ乗率もほぼ完全となる。

この為、広い電流範囲に渡り高い電流増巾率を得ること
ができ、論理回路としての消費電力が著しく減少する。

尚、この例でＮ導電型の領域１４をエミッタ領域とする
いわゆる順方向動作条件と電気的に分離された条件のも
とで反対極性の第二の縦方向Ｔｒをインバータ素子とし
て用いるので広い電流範囲にわたって高い電流増巾率を
実現することはもちろん極めて高い利得帯域山積ｆＴを
得ることができる。

更にこの新規な論理動作を可能ならしめる重要なこの発
明の特質は反対極性の第二の縦方向Ｔｒの逆方向動作の
、即ち埋込み層１２並びに基層１５をエミッタ領域とす
る時の電流増巾率を適切な値に設定できることにある。

つまり第６図すに示す不純物プロファイルより明らかな
ようにコレクタ領域１２，１５の不純物濃度はベース領
域１３′のそれよりも十分高く、またこのベース領域は
不純物濃度が一定の基体分層１３′で形成されるのでキ
ャリアに減速電界がかからなくなりコレクタ領域からベ
ース領域への注入効率が著しく改善されることになる。

従って各領域の不純物濃度を適切に設定し、ベース巾を
制御することにより任意の逆方向動作の電流増巾率を得
ることが可能となる。

この結果ＤＣＴＩ、回路で問題であった電流ホッギング
を完全に防止することができ論理回路としての動作を確
実に保証することができるようになった。

以上本発明により広い電流範囲にわたって高い電流増巾
率を持ち、かつ一部領域を互に併合して極性の異る１対
の縦方向Ｔｒを基本構成とし、低消費電力性、高速性、
高周波性において特に優れた性質を有する新規な論理素
子を提供するものである。

【図面の簡単な説明】 第１図は従来の半導体装置断面図、第２図は第１図素子
の等価回路図、第３図及び第４図はこの発明の半導体装
置例の各断面図、第５図はこの発明の半導体装置等価回
路図、第６図ａは第−縦Ｔｒの、ｂは第二縦Ｔｒのそれ
ぞれ活性領域不純物濃度分布図である。 第３図及び第４図で１２・・・・・・埋込層、第二縦方
向トランジスタのコレクタ領域、１１，１３・・・・・
・基体、１５・・・・・・基層、１３′・・・・・・基
体分層、第一縦方向トランジスタコレクタ領域、第二縦
方向トランジスタベース領域、１４・・・・・・第一縦
方向トランジスタベース領域、１６・・・・・・第一縦
方向トランジスタエミッタ領域、１４゜０２・・・・・
・第二縦方向トランジスタのエミッタ領域。

Claims (1)

【特許請求の範囲】
1. １一方導電型埋込層を擁する他方導電型基体と、この基
   体を埋込み層の一側で区界し埋込層に達するように設け
   られた一方導電型堰層と、埋込層の一側に区界された基
   体分層内に設けられ且つこの基体分層をコレクタ領域と
   するベース領域、並びにベース領域内に設けられるエミ
   ッタ領域から成る第一の縦方向トランジスタと、前記第
   一の縦方向トランジスタのベース領域に少く共隣接して
   基体分層内に設けられる一方導電型高濃度領域を併せて
   エミッタ領域に、基体分層をベース領域に、埋込み層を
   コレクタ領域とする第二の縦方向トランジスタとを備え
   ることにより第一の縦方向トランジスタを電流源とし、
   第二の縦方向トランジスタをインバータ素子とすること
   を特徴とする半導体装置。