JPS6128223B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は互に極性の異る二つの縦方向トラン
ジスタを備えて論理回路を構成した半導体装置に
関する。

半導体基体にインバータ素子として働く縦方向
トランジスタと、この縦方向トランジスタの電流
源として働く横方向トランジスタを設けて、論理
回路を構成した半導体装置は既に知られている。
第１図はこの半導体装置例の断面図である。この
例はＮ導電型半導体基板１に気相成長法でこの基
板１より不純物濃度の低いＮ導電型のエピタキシ
ヤル層２を積層し、ここにＰ導電型領域３，４を
約10¹⁷〜10¹⁹atoms／cm²の硼素を選択拡散してま
ず形成する。次にこのＰ導電型領域３に10¹⁸〜
10²¹atoms／cm²のリンクを拡散して複数個のＮ導
電型領域５，６を形成したものである。エピタキ
シヤル層２の不純物濃度はＰ導電型領域３，４の
それより低濃度にしてある。この結果Ｐ導電型領
域４をエミツタ領域、エピタキシヤル層２をベー
ス領域Ｐ導電型領域３をコレクタ領域として横方
向PNPトランジスタが、又エピタキシヤル層２を
エミツタ領域、Ｐ導電型領域３をベース領域、Ｎ
導電型領域５，６をコレクタ領域とする縦方向
NPNトランジスタが形成される。

横方向PNPトランジスタでエミツタベース接合
に順方向電圧を印加すると、正孔はエミツタ領域
からベース領域を経てコレクタ領域に注入され
る。縦方向NPNトランジスタは、一個形成され
ているベース領域に複数個のコレクタ領域が形成
されているから、第２図等価回路図に示すように
両トランジスタは、一入力多出力論理素子を構成
する。今信号入力端子Ｂの入力信号が“１”レベ
ルであると、定電流源接続端子Ｅ_Pから注入され
た外部エミツタ領域Ｉ_EPは、横方向PNPトランジ
スタのベース接地電流増巾率α_PNP倍、即ちＩ_EP
×α_PNPとなつて、横方向トランジスタのコレク
タ領域であると共に縦方向NPNトランジスタの
ベース領域であるＰ導電型領域３へ流れる。この
時縦方向NPNトランジスタはオンとなり出力端
子Ｃに於ける出力は“０”レベルとなる。この出
力端子Ｃに生じるコレクタ出力電流は、縦方向
NPNトランジスタのベース電流Ｉ_Bをその電流増
巾率β_NPN倍、即ちＩ_B×βNPNの値まで許され
る。又もしも信号入力端子Ｂの入力信号が“０”
レベルであると、定電流源接続端子Ｅ_Pから注入
された外部エミツタ電流Ｉ_EPは、入力端子Ｂへと
流出し縦方向NPNトランジスタのベース電流に
はならない。このため縦方向NPNトランジスタ
はオフ状態となり出力端子Ｃの出力は１レベルと
なる。

このような入出力信号レベルが互に反転するイ
ンバータ特性を備える論理素子の消費電力は、横
方向PNPトランジスタのベース接地された電流増
巾率α_PNPにより左右され、このα_PNPの値が理想
値に近づく程少なくなる。又インバータ素子の最
高スピード周波数特性、フアンアウト、雑音余裕
度等は、縦方向NPNトランジスタ特性特にエミ
ツタ接地された電流増巾率β_NPN及び利得帯域巾
積ｆ_Tに左右される。従つてこの論理素子はα_PN
Ｐ，β_NPN及びｆ_Tを同時に高めなければならない
ことになる。

トランジスタで電流増巾率を高めるにはまずキ
ヤリヤの注入効率を高めなければならない。この
ためエミツタ領域の不純物濃度をベース領域との
間で適切な比に設定すると共に、エミツタベース
接合面には適切な不純物濃度勾配をもたせ、ベー
ス領域に注入されるキヤリアの数を増大させると
共に注入されたキヤリアに正方向加速電界が働く
ようにする。次にベース領域内でのキヤリアの輸
送効率を良好にしなければならない。このために
はエミツタ領域から注入されたベース領域中のキ
ヤリアが、コレクタ領域に到達するまでの実効的
距離即ちベース巾Ｗを可及的に狭くし且つ、ベー
ス領域内の再結合中心に補獲されて消失するよう
なことのないようにする。

第１図構造素子で横方向PNPトランジスタにつ
いていえば、これ等の要請でキヤリアの注入効率
を高めるべくとられる措置中エミツタ領域とベー
ス領域の不純物濃度比の設定とベース領域内再結
合中心密度を低下することを比較的容易にしてい
る。しかしキヤリアの輸送効率改善に関しては、
写真蝕刻技術特にマスク精度に制約される限界が
存在する。しかもエミツタ領域とコレクタ領域と
は何れもＮ導電型エピタキシヤル層中に相対して
拡散形成されたＰ導電型拡散領域から成るため
に、双方との対向する拡散領域側面が深さ方向で
未広がりに遠去かり、ベース巾を急激に増大して
いる。従つて、キヤリア輸送効率を甚だしく劣化
する。またベース領域に対して行われるエミツタ
拡散は不純物濃度勾配を極めて緩やかにしている
ためにこの点からはキヤリアの注入効率をも低下
することになる。従つて横方向PNPトランジスタ
に関して高い電流増巾率を得ることは困難であ
る。

次に縦方向NPNトランジスタについていえ
ば、Ｎ導電型エピタキシヤル層をエミツタ領域と
してベース領域、コレクタ領域を二重拡散形成し
ているために、ベース巾を狭小にすることは容易
でこの点からキヤリアの輸送効率改善には便利で
ある。しかしエミツタ領域の不純物濃度はベース
領域に於けるより低くなり、又不純物濃度勾配に
基因して減速電界がベース領域に注入されたキヤ
リアにかかる所から注入効率を低下し、所謂逆方
向動作の電流増巾率を極めて低くする。

個々のトランジスタについて考慮する時前述の
ように欠点をとどめる第１図論理素子は、両トラ
ンジスタの各一部が互に併合されているために、
一方のトランジスタでとられる措置が他方のトラ
ンジスタを劣悪にすることさえ生じる。例えば横
方向PNPトランジスタのキヤリア注入効率を改め
電流増巾率をより高める目的でベース領域の不純
物濃度を低下すると、他方の縦方向PNPトランジ
スタではエミツタ領域の不純物濃度が低下してキ
ヤリア注入効率を劣悪にするのである。

又縦方向NPNトランジスタの利得帯域巾積ｆ_T
は、低い電流増巾率と、エミツタ領域がＮ導電型
エピタキシヤル層全体で構成されるために大きな
エミツタ時定数を有し、結果的に低い値を改める
ことが出来ない。

この発明は上述の欠点を除き改良された半導体
装置を提供するもので、第一に電源及び負荷とな
るトランジスタの電流増巾率を改善して消費電力
を少なくし、第二にインバータ素子となるトラン
ジスタの順逆両方向の電流増巾率を同時に改善
し、電流ホツギング現象を防止するとともに素子
の高速化、高周波化を図るものであり、第三に入
力端子に金属半導体間整流性接触入力ダイオード
を形成して論理振巾を小にし、素子の高速化を図
るとともに多入力−出力の論理素子を得させ、更
に第四にインバータ素子となるトランジスタのコ
レクタ・ベース接合に並列に金属半導体間整流性
接触クランピングダイオードを組み込んで、素子
の飽和を制御しスイツチング速度の顕しい改善を
図るものである。

この発明で基体は一体であつて良く、又基板上
に気相成長層を形成した積層体であつても良い。
従つてこの半導体装置は他方導電型気相成長層を
コレクタ領域とする第一の縦方向トランジスタ
と、第一の縦方向トランジスタのベース領域をエ
ミツタ領域とし一方導電型埋込層をコレクタ領域
とする第二の縦方向トランジスタの互に極性を異
にする二個の縦方向トランジスタが互に併合され
て構成され、第二の縦方向トランジスタのベース
に複数個の金属半導体間整流性接触入力ダイオー
ドを備えるほか、更にこの第二の縦方向トランジ
スタのコレクタ領域とベース領域との間に金属半
導体間整流性接触クランピングダイオードを組み
込まれるものであつて良い。まず第一の縦方向ト
ランジスタは二重に形成されたPN接合からなる
ベース領域と、このベース領域をすべて取り囲む
コレクタ領域とから成るので、ベース巾の精密制
御が可能となりコレクタ集率も理想的状態にな
る。その上エミツタベースの接合面に適当な不純
物濃度の勾配を持たせ、キヤリアに加速電界が働
くようにすることも容易である。この結果第一の
縦方向トランジスタの電流増巾率は広い電流範囲
にわたつて高い値をとり、素子の消費電力を著し
く減少させる。次に第二の縦方向トランジスタで
は、エミツタ領域とベース領域並びにエミツタ領
域と対峠して設置されたコレクタ領域となる埋込
層との不純物濃度比を適当にとることが可能とな
り、更にこのベース領域の不純物濃度はほぼ一定
である。従つて順方向動作の電流増巾率はもとよ
り、埋込層をエミツタ領域として行わせる逆方向
動作電流増巾率をも広い電流範囲にわたつて高い
値をとらせる。ここで順方向動作の電流増巾率が
十分に高められたことは、この論理素子を高速
性、フアンアウト、雑音余裕等に於いて著しく改
善したものとする。又逆方向動作の電流増巾率を
適切な値に設定出来ることは、DCTL回路で問題
となる大フアンインゲート数による入力電流のホ
ツキング現象防止を完全にし、過剰少数キヤリア
の蓄積を少くして素子高速化を可能にする。又広
い電流範囲にわたる順方向動作で高い電流増巾率
を得させることと、基板並びに気相成長層で第二
の縦方向トランジスタが互いに電気的に分離され
ていることにより、順方向動作の利得帯域巾積ｆ
_Tを著しく高く改める。又このベース領域を半導
体領域とする金属半導体間整流性接触入力ダイオ
ードは論理振巾を小さくして高速化に寄与すると
ともに入力数を任意に設定させる。更にインバー
タ素子である第二の縦方向トランジスタのコレク
タ領域とベース領域との間に組込まれるクランピ
ングダイオードは、この両領域に蓄積される少数
キヤリアの濃度を著しく減少せしめ、インバータ
素子のスイツチング特性とくにトランジスタがオ
ンからオフに移るスイツチング速度を大巾に改善
する。但し、この時、このクランピングダイオー
ドの順方向電圧は第二の縦方向トランジスタのコ
レクタベースPN接合の順方向電圧より同じ電流
値に対し、低いことが肝要である。即ちこのダイ
オードの存在により第二の縦方向トランジスタの
コレクタベース接合の順方向電圧はダイオードの
より低い順方向電圧の値にクランプされてしま
い、PN接合の高い順方向電圧値にまでなり得な
い。従つてトランジスタは過度に飽和することが
なくなり、少数キヤリアの蓄積が減少し、高速と
なる。次に定電流源及び負荷となる第一の縦方向
トランジスタと、インバータ素子として順方向動
作する第二の縦方向トランジスタとは、各領域が
互に合併しているため集積度を高め、又第一の縦
方向トランジスタのベースコレクタ接合と、第二
の縦方向トランジスタのエミツタベース接合が同
一である所から電流源トランジスタからのコレク
タ電流のインバータ素子トランジスタへの注入を
確実にする。

第３図はこの発明の半導体論理回路装置の一実
施例について示す断面図である。この例では例え
ばＰ導電型のＳ_i導電型半導体基板１１がＮ導電
型の埋込層１２を一部に介してＰ導電型気相成長
層１３と隣接し、埋込層に到るＮ導電型接続用堰
層１５によつて埋込層上で気相成長層分層１３′
を区界している。そして区界された気相成長層分
層内にＮ導電型領域１４が、又このＮ導電型領域
内及び区界された気相成長層と堰層との一部隣接
域にP⁺導電型領域１６及び１７が、拡散形成さ
れている。更に堰層１５のオーミツク接触用とし
てN⁺導電型オーミツク領域１８が堰層１５の一
部領域内に形成され、同時に必要に応じてＮ導電
型領域１４の非整流性接触用としてのN⁺導電型
オーミツク追加領域１９が形成される。この例で
は第一の縦方向トランジスタは、１６をエミツタ
領域、１４をベース領域、１３′をコレクタ領域
とするPNPトランジスタで、第二の縦方向トラン
ジスタは、１４をエミツタ領域、１３′をベース
領域、埋込層１２並びに接続用堰層１５をコレク
タ領域とするNPNトランジスタとして動作す
る。この構造では第二の縦方向トランジスタを互
いに電気的に分離するために、第一の縦方向PNP
トランジスタのコレクタ領域、換言すれば第二の
縦方向NPNトランジスタのベース領域１３′を完
全に取り囲んで埋込層１２と接続用堰層１５を形
成することが肝要である。この状態で半導体基板
１１と気相成長層１３を逆バイアスすると第二の
縦方向NPNトランジスタが分離される。尚又堰
層１５、Ｐ導電型領域１６、Ｎ導電型領域１４に
開孔１０１，１０２，１０３，１０７を設け、例
えばスパツタ蒸着装置又は電子ビーム蒸着装置等
を用いて、第一の金属例えばＰ_tを蒸着し、各開
孔にＰ_tＳ_iを形成する。この結果、開孔部１０
１，１０２，１０３、は半導体側の不純物濃度が
高い為、非整流性接触となる。一方開孔１０７に
は、堰層１５のＮ導電型不純物濃度が低いため、
Ｐ_tＳ_iを陽極、堰層１５を陰極とする金属半導体
間整流性接触ダイオード２０４が形成される。こ
の時開孔１０７はＰ導電型領域１７にわたつてい
るので、このダイオードの陽極は分層１３′に接
続される。次に、Ｐ導電型気相成長層分層１３′
に開孔１０４，１０５，１０６を設け前と同様に
して第二の金属例えばＴ_iを蒸着する。この結果
開孔１０４，１０５，１０６には、Ｐ導電型気相
成長分層１３′を陽極、Ｔ_iを陰極とする金属半導
体間整流性接触ダイオード２０１，２０２，２０
３がそれぞれ形成される。この後電極配線の為の
金属例えばＡを蒸着する。

ここで論理振巾は第二の縦方向トランジスタの
エミツタベース接合の順方向電圧と入力ダイオー
ドの順方向電圧の差で決まり、一方第二の縦方向
トランジスタのコレクタベース接合のクランピン
グの程度はクランピングダイオードの順方向電圧
により決まるので各ダイオードの金属の種類及び
開孔１０４，１０５，１０６，１０７の開孔面積
を適切に選ぶことが重要である。入力ダイオード
の金属にはＴ_iＭ_p、クランピングダイオードの金
層には、Ｐ_tＳ_i，Ti，Ａ，Mo等が良い。また配
線用金属にはＡが良い。又Ｎ導電型接続用堰層
１５は、金属半導体間整流性接触ダイオードを形
成する領域と、そうでない領域とで不純物濃度を
変えて形成してもよい。例えば、第３図におい
て、開孔部１０１は非整流性接触であるからこの
部分の堰層１５のＮ導電型不純物濃度を開孔部１
０７におけるそれより高くしてもよい。この時は
N⁺導電型領域１８は不要となる。このようにし
て第３図例半導体装置はＰ導電型領域１６をエミ
ツタ領域としＮ導電型領域１４をベース領域と
し、かつこれ等を完全に取り囲んだＰ導電型気相
成長層分層１３′をコレクタ領域として動作する
第一の縦方向トランジスタと、接地されるＮ導電
型領域１４をエミツタ領域とし、金属半導体間整
流性接触ダイオードを組み込まれた不純物濃度一
定のＰ導電型気相成長層分層１３′をベース領域
とし、電気的に分離されたＮ導電型埋込層１２並
びにＮ導電型接続用堰層１５をコレクタ領域と
し、かつＮ導電型接続用堰層１５を半導体側と
し、金属側はP⁺導電型領域１６を介してＰ導電
型気相成長層分層１３′に非整流性接触を形成し
た金属半導体間整流性接触ダイオードをベース領
域とコレクタ領域との間に組み込まれ順方向に動
作する第二の縦方向NPNトランジスタとが併せ
構成されていることになる。この例でP⁺導電型
領域１７は、第３図で堰層１５に隣接させてある
が、隣接させなくてもよい。

第４図に第３図例装置の等価回路を示す。Ｅ_P
は電源端子で第一の縦方向PNPトランジスタのエ
ミツタ領域に接続されA₁，A₂，A₃は入力ダイオ
ードの陰極側である入力端子で、このトランジス
タのコレクタ領域、従つて第二の縦方向NPNト
ランジスタのベース領域に接続され、又Ｂは出力
端子で第二の縦方向NPNトランジスタのコレク
タ領域、従つてクランピングダイオードのＮ導電
型領域即ち陰極側に接続され、Ｅ_Nは接地端子で
第一の縦方向PNPトランジスタのベース領域、従
つて第二の縦方向NPNトランジスタのエミツタ
領域に接続される。各記号は第３図にも記入され
ている。

まず端子Ｅ_Nを零電位にして端子Ｅ_Pにブラス
0.8Vを印加すると第一の縦方向PNPトランジスタ
が動作状態になり、エミツタ領域１６からベース
領域１４に注入された正孔はこの領域を通つてコ
レクタ領域１３′、即ち第二の縦方向NPNトラン
ジスタのベース領域１３′に達する。第二の縦方
向NPNトランジスタではベース領域に注入され
た過剰正孔によりエミツタ領域１４からベース領
域に新たに電子が注入される。つまり第二の縦方
向NPNトランジスタのエミツタベース接合は順
方向バイアスされ動作状態となる。この時入力端
子A₁，A₂，A₃が全て開放状態にあるか或いはエ
ミツタ接地の第二の縦方向トランジスタのしきい
値電圧以上で適当な正電圧が印加された状態にあ
ると、出力端子Ｂの電位は零電位となる。これに
対し入力端子A₁，A₂，A₃の少くとも一つを零電
位にするとき第二の縦方向トランジスタは遮断状
態となり、出力端子Ｂは正電位となる。即ち入力
がすべて“１”の時のみ出力が“０”となる多入
力−出力のNAND機能を持つ論理回路装置を得さ
せることになる。当然入力ダイオードはAND機
能を、クランピングダイオードは素子のスイツチ
ング速度を改善する。そして第二の縦方向NPN
トランジスタはインバータ機能を備える。

半導体基板は第３図例のＰ導電型に限られず、
Ｎ導電型であつても良い。この場合には各領域層
の導電型及び電源をすべて反転すれば同様に動作
する。

このような論理回路装置では電源及び負荷とな
る第一の縦方向PNPトランジスタのベース巾を従
来の横方向トランジスタのようにヤスク巾によら
ず拡散により制御出来るので極めて狭く出来、か
つキヤリアに対して加速電界がかかるのでキヤリ
アの注入効率、輸送効率を改善する。又コレクタ
領域がエミツタ領域の全周を完全に取り囲むため
コレクタ収率もほぼ完全となる。このため広い電
流範囲に亘り電流増巾率を高く得させ、論理回路
消費電力を著しく低減する。尚この例でインバー
タ素子は、Ｎ導電型領域１４をエミツタ領域とす
る順方向動作條及び電気的に分離された條件の下
で、反対極性の第二の縦方向NPNトランジスタ
を用いるため、極めて高い利得帯域巾積ｆ_Tを得
させる。又反対極性の第二の縦方向NPNトラン
ジスタの逆方向動作の、即ち埋込層１２及び接続
用堰層１５をエミツタ領域とする時の電流増巾率
を適切な値に設定出来る。この場合コレクタ領域
１２，１５の不純物濃度はベース領域１３′のそ
れよりも十分高く、又このベース領域が不純物濃
度一定の気成長層分離から成るためにキヤリアに
減速電界がかからず、コレクタ領域からベース領
域への注入効率を著しく改善する。従つて各領域
の不純物濃度を適切に設定、ベース巾を制御する
ことにより任意の逆方向動作電流増巾率を得させ
る。この結果DCTL回路で問題とされる電流ホツ
キングを完全に防止することが出来、論理回路動
作を確実に保証出来る。又インバータ機能をもつ
第二の縦方向NPNトランジスタのエミツタベー
ス接合順方向電圧より低い順方向特性を持つ金属
半導体間整流性接触入力ダイオードを、その陽極
側をこのトランジスタのベース領域そのもので形
成させ、複数個組み込んで入力端子に接続してい
ることから、多入力−出力NAND機能を備える。
又クランピングダイオードを、その陰極側を第二
の縦方向トランジスタのコレクタ領域そのもので
形成させ、かつ陽極側の金層をベース領域に非整
流性接触させて形成させているから、第二の縦方
向トランジスタのコレクタベース接合にかかる電
圧は、このクランピングダイオードの順方向電圧
より高くならない。その結果トランジスタが過飽
和にならずスイツチング速度を改善する。

第５図は本発明の変形例でありクランピングダ
イオード２０４をＰ型導電型気相成長層分堰１
３′に形成する場合である。この時Ｎ導電型接続
用堰層１５には金属半導体間整流性接触ダイオー
ドを形成する必要がないのでこの堰層１５のＮ導
電型不純物濃度を高くすることができ、第３図で
必要であつたN⁺導電型領域１８は全く不要とな
る。尚、第３図、第５図において、N⁺領域１９
は、開孔１０３で非整流性接触となるようＮ導電
型領域１４の不純物濃度を選んでやれば（例えば
５×10¹⁷〜５×10¹⁸の範囲で）必らずしも必要で
はない。

第３図、第５図各例共一部領域を互に併合して
極性の異る対の縦方向トランジスタと、一部領域
に組み込まれた入力ダイオード、並びにグランピ
ングダイオードから構成されているが、このよう
な装置は複数個組合わせられ各種機能を付されて
論理回路を構成出来る。

【図面の簡単な説明】

第１図は従来の論理素子装置断面図、第２図は
第１図装置の等価回路図、第３図及び第５図はそ
れぞれこの発明の半導体装置断面図、第４図は第
３図及び第５図装置の等価回路図である。第３図
及び第５図で、 １２…埋込層、第二の縦方向トランジスタのコ
レクタ領域、１１，１３…基体、１５…堰層、１
３′…基体分層、第一の縦方向トランジスタのコ
レクタ領域、第二の縦方向トランジスタのベース
領域、１４…第一の縦方向トランジスタベース領
域、第二の縦方向トランジスタエミツタ領域、１
６…第一の縦方向トランジスタエミツタ領域、２
０１，２０２，２０３…金属半導体間整流性接触
入ダイオード、２０４…金属半導体間整流性接触
クランピングダイオード。

Claims (1)

【特許請求の範囲】
1. １ 一方導電型埋込層を擁する他方導電型基体
   と、この基体を一部埋込層の一側で区界して埋込
   層に達するように設けられた一方導電型接続用堰
   層と、埋込層の一側に区界された基体分層をコレ
   クタ領域、この基体分層に設ける一方導電型領域
   をベース領域、この一方導電型領域に形成する他
   方導電型領域をエミツタ領域からなる第一の縦方
   向トランジスタと、この第一の縦方向トランジス
   タのベース領域に高濃度の同一導電型領域を付設
   してこれらをエミツタ領域に、コレクタ領域をベ
   ース領域に、埋込層をコレクタ領域としてインバ
   ータ素子となる反対極性の第二の縦方向トランジ
   スタとを具備し前記第一の縦方向トランジスタの
   エミツタ領域を電流源に、コレクタ領域を入力負
   荷にベース領域を前記第二の縦方向トランジスタ
   のエミツタ領域に接続し、前記入力負荷に接続す
   る前記第一の縦方向トランジスタのコレクタ領域
   と前記第二の縦方向トランジスタのコレクタ領域
   間に金属半導体整流性接触クランピングダイオー
   ドを接続し、前記第二の縦方向トランジスタのベ
   ース領域を半導体領域とする１個又は複数個の金
   属半導体間整流性接触ダイオードを前記入力負荷
   に接続することを特徴とする半導体論理回路装
   置。