JPS5834880B2 - デイジタル アナログハツセイヨウ エンコ−ダ - Google Patents

Description

【発明の詳細な説明】 本発明はシャフトの角度位置または任意の可動部材の位
置を正確に表示する電気信号を発生するエンコーダに関
する。

このようなエンコーダの応用としては、極めて正確にシ
ャフト等の位置を表示し制御する必要のある分野がある
。

例えばこのようなエンコーダは、無線アンテナの角度位
置あるいは人工衛星や宇宙飛行体に設けた可動部材の位
置を表示する電気的遠隔測定信号を発生するのに使用さ
れる。

更にエンコードは、工作機械や微調整用装置のシャフト
等の位置を指示させる応用に有用である。

従来の光学式エンコーダでは複数の二進コードトラック
（ディジタルコード・トラック）を形成したコード円板
（コード部材）を使用している。

しかし、この種のエンコーダにおいては、その精度は最
下位のコード・トラックによって制限されるという欠点
がある。

本発明によれば、この欠点は特許請求の範囲に記載する
ように、二進コード・トラックに加えて、サインとコサ
インのコード・ トラック（アナログ・コード・トラッ
ク）をコード部材に追加形成し、このサインとコンサイ
ンのコード・トラックからアナログ・ランプ出力信号を
取り出すことによって除かれる。

しかし、このようなアナログランプ信号を出力する場合
には、アナログランプ信号と三値トラックから取り出し
た信号との間に転移のずれがあるため、このエラーを除
去しなければならないという問題が生じる。

このずれは種々の要因、例えば多数の二進コードトラッ
クとサインおよびコサイントラック間の不完全な光学整
合に起因する。

このような不完全さはコード円板を製造する場合や、光
源、フォトセルの位置決めの場合に生じる。

本発明によれば、この整合問題は特許請求の範囲に記載
するように前記アナログランプ信号から、アナログラン
プ信号の転移（立上り）と完全に転移（Ｏと１間の転移
）が一致している二進コード信号を取り出し、この追加
の二進コード信号によって、コード円板の二進コードト
ラックから取り出した二進コード信号を、その転移が追
加の二進コード信号の転移と一致するように修正するこ
とによって解決される。

結果として、本発明による光学式エンコーダは、単に二
進コード・トラックのみをコード円板に形成した従来の
エンコーダより高い精度を与える。

後述する実施例では１６ビツトのエンコーダが開示され
るが、このエンコーダはコード円板に１６個の二進コー
ドトラックを形成しである従来のエンコーダよりも高い
精度をうえる。

換言するば、本発明はコード円板の多数トラック間の相
対的な光学整合の困難さを軽減したものである。

本発明の目的は、二進コード出力信号およびアナログラ
ンプ出力信号を発生するエンコーダを提供することであ
る。

好適にはディジタル信号は一連の二進ビットの形でもえ
られ、各ビットは多桁二進語の桁に対応しそれらでシャ
フトの角度を表示し、そのＩＥ確度は各コード語に含ま
れる桁の数によって左右される。

最下位ビットにより表示される角度の間隔以内において
は、シャフトの角度は好適にはランプ（傾斜）信号の形
をしたアナログ出力信号により表示される。

本発明の他の目的は、アナログおよびディジタル信号が
一連のアナログおよびディジタル・コード・トラックか
ら発生されアナログ信号における急激な変化が最下位ビ
ット（桁）の変化に正確に一致するように処理する上記
エンコーダを提供することである。

本発明の池の目的は、ディジタル信号がアナログコード
トラックから得られる信号で修正されディジクル信号の
正確さがアナログ信号の正確さに一致するようにエンコ
ーダを提供することである。

本発明の池の目的は、アナログ トラックをホトセルで
読取りシャフトの角度の関数としてサインおよびコサイ
ン信号を発生するようにした新規なエンコーダを提供す
ることである。

発生されたサインおよびコサイン信号は自走クロックま
たは発振器の出力から得られるコサインおよびサイン信
号により変調される。

次に変調された信号は結合されて、発振器の同波数を有
しており位相がシャフトの角度につれて変化する正弦波
信号となる。

可変位相信号は長さの変化するパルスに変換され、次に
積分されてランプ（傾斜）信号となる。

ヒステレシス タイミング信号は可変長のパルスを発生
するために用いられる。

このヒステレシス信号はわずかなタイミングの変動を受
ける１つおきのパルスを含みそれによりヒステレシス効
果を与え、それによりアナログ信号の発生のあいまいさ
は除去される。

第２図に示されているように実施例のエンコーダは、１
２の二進コード信号トラック５〜１６と、１つの傾斜ア
ナログ信号トラックを含む。

更に「粗」トラック１〜４を含ませ得るが、限定した回
転角度に対する応用に限定したので実施例には示されて
いない。

各出力信号は第２図においてシャフトの角度に関連して
図示されている。

すなわち、鋸歯状アナログ信号の１サイクルは２π／２
１６ラジアンに相当する各角度間隔に一致している。

第２図よりアナログ信号と二進出力信号の関係は明らか
であろう。

アナログ信号の各傾斜は二進値の変化と変化との間の二
進トラック１６の各部分に対応している。

更に、隣接する傾斜の間のアナログ信号の急激な変化も
トラック１６の二進値の変化する位置に対応している。

第３図は第２図の傾斜信号のかろりに用い得る別形式の
アナログ出力信号を表わしている。

第３図のアナログ信号は相互に反対方向に傾斜した一連
のランプ信号から成る。

各傾斜は二進トラック１６における三値値の１区間に対
応している。

第２図のアナログ信号は、より簡単な回路で得られるの
で一般に好ましい。

複数トラックの光学式エンコーダの自然二進コード出力
では、粗いまたは上位のトラックの各々からの出力にお
ける０と１の間の転位は最も細かいまたは最下位のトラ
ックにより発生される転移と正確に一致すると考えられ
る。

転移が一致しないときはあいまいさまたはエラーがある
ことになる。

特別な対策を講じなければ、光学式コード円板、フォト
セル読取りヘッドおよび電気回路の不備によりそのよう
なエラーが生じることになる。

本発明では特別な対策がとられ、電気回路は、粗いまた
は上位のトラックから出力における全ての転移がアナロ
グ・トラックからの鋸歯状のまたは多傾斜の出力におけ
る転移により制御されるように構成および配置される。

第２図に示された如き出力信号においては、アナログ信
号が急激に変化する角度位置が二進語の最下位ビットが
二進状態を変える角度位置に相当するので、トラック間
のエラーは生じない。

以下において述べるように、すべての二進トラックはア
トログ トラックの精度に対応するように修正される。

それにより、コード円板における円形コ−ド トラック
の相対的な不正確な位置決めにより生じるであろうトラ
ック間のエラーは除去される。

この種のエラーとしては更に、組立中における光学的読
取ヘッドの不正確な照明又は位相合せ、独立した情報チ
ャンネルの不完全な電気的較正処理、等が原因としてあ
げられる。

第１図にはブロック形式でエンコーダ２０の全体的な構
成が示されており、第４ａ図に関連して説明される。

実施例のエンコーダ２０は、第４ａ図に例示した回転シ
ャフト２２の如き可動部材の位置に対応してディジタル
およびアナログ出力信号を発生する。

コード円板２４で示されているコード部材は同時に回転
するようにシャフト２２に取付けられている。

コード円板２４上の符号化素子は光学的手段として示し
である読取り手段により電気信号に変換される。

コード円板は１１の二進トラック２６を有する。

各トラックはｌ−２６−５Ｊ〜ｒ２６−１５ｊで表示さ
れている。

各二進トラックは交互に透明および不透明なセグメント
を有する。

二進トラ゛Ｚりとしては自然の二進コードを使用し得る
が、グレーコードまたは反転二進コードを用いるのが好
ましい。

自然の二進コードでは、任意の桁またはビットの二進値
の変化に最下位ビットの二進値の変化をともなう。

他方グレーコードにおいては、任意のトラックまたはビ
ットの二進値の変化に池のビットの値の変化をともなわ
ない。

１つのトラックだけが任意の角度位置において二進値を
変える。

各種の読取手段を用い得るが、第４ａ図の装置はホトセ
ル２８を用いており、これらホトセル２８−５〜２８−
１５はトラック２６から光を受取る。

元の光は光源３０から供給されトラック２６により変調
される。

当業者には明らかな如く、光源３０は適当な数のランプ
で構成することが可能であり、またトラック２６上に所
望のパダーンに光の焦点を合わせる補助装置を用いるこ
ともできる。

アナログ出力を発生させるために第４ａ図の装置は４つ
の追加ホトセル３２ａ 、３２ｂ、３２ｃ。

３２ｄを含み、これらはコード部材２４上の対応するト
ラック３４ａ 、３４ｂ 、３４ｃ 、３５ｄからの光
を受取る。

光は光源３０から供給され、ホトセル３２ａ−ｄに達す
る前にトラック３４ａ〜Ｃにより変調される。

ホトセル２８からの１１のグレーコード二進信号は第１
図に示されるようにして処理され、並列的自然二進１１
トラツク ディジタル コード語となる。

各ホトセル２８はトランジスタチョッパ３６によりチョ
ッピングされ、「粗」増幅器３８により増幅されるパル
ス発生をする。

増幅されたパルスが一定電圧のスレショルドレベルを超
えると、「粗」ワンショット４０が作動し二進「１」状
態を表示する。

増幅されたパルスが一定電圧レベルより小さければ、二
進ｒＯＪ状態が存在しワンショット４０は動作しない。

並列的グレー・直線変換器４２は１１チヤンネルのグレ
ーコード１１チヤンネルの自然二進コードに変換する。

グレーコードにおいては任意の角度位置においてコード
語には１つの二進状態変化だけが生じる。

変換器４２によりグレーコードから得られる自然二進コ
ードにおいては任意のトラックにおける二進状態変化に
より自然コード トラックの最下位ビットに変化が生じ
る。

したがって自然コードの最下位ビットはコード語を成す
すべてのチャンネルからの情報を含む。

第７図は自然コードの波形と「微トラック１５および１
６」に対する関係を示している。

次に、アナログ ホトセル信号から「微トラック１５お
よび１６」信号を得る処理を説明する。

第７図において、「微」トラック１５と「粗」トラック
１５は同一サイクル長を有するが位相差により区別され
る。

「粗」トラック信号は多数のチャンネルの情報から得ら
れるものであり、１１の独立チャンネルからの読出しエ
ラーと個々の較正エラーを含む。

「微」トラック信号はかなり正確である。「微」トラッ
ク１５と「粗」トラック１５は「１加算ロジツク」回路
４４により論理的に比較される。

それらの二進状態が異なると、１加算信号が発生され、
それにより「粗」ディジットは「微」ディジットに一致
するように修正される。

「微」トラック１５と１粗」トラック１５の二進状態が
一致すれば、修正は必要でない。

したがって修正された「粗」ディジットはトラック相互
間エラーを有しない。

その精度は「微」トラック１５の精度にのみ依存する。

第８図は、ディジタル信号回路の詳細を示している。

例示したホトセル２８は照明されると電圧を発生する光
−電圧形式のダイオードである。

しかしながら、別の形式のホトセルを用いることも可能
である。

図示の如く各ホトセルは負荷抵抗器４６に接続されてい
る。

各チョッパ３６は１ヘランジスタ４８を含み、そのコレ
クタ・エミッタは対応するホトセル２８に並列に接続さ
れて電子的短絡スイッチとして作用する。

抵抗器５０とコンデンサ５２はトランジスタ４８のベー
ス・コレクタに並列に接続されており、抵抗器５４はｌ
−ランジスタのベースと３つのチョッパ駆動端子５６の
１つの間に接続されている。

このチョッパ１駆動端子は人々５６／ＣＰＩ。５６／Ｃ
Ｐ２．５６／ＣＰ３で示されている。

チョッパの駆動の詳細は第１０図および第１１図に関連
して説明される。

任意の適切な増幅器を用い得るが、第８図の各増幅器３
８は演算増幅器５８から威り、第１６図に示されている
標準的「５Ｇ９３９３Ｌ）ｉ Ｊ型巣積回路である。

第８図に示されているように増幅器３８は、抵抗器６２
に直列の人力カップリングコンデンザ６０と、コンデン
サ６６に並列の入力回路抵抗器６４と、フィードバック
抵抗器６８と、コンデンサ７２と直列のカップリング抵
抗器７０と、カップリング コンデンサ７４と、を含む
。

ワンショット４０は任意の形式のもので良いか、第８図
に示されているように各ワンショット４０は演算増幅器
７６を利用しており、第１６図に示されているようにｌ
−ＳＣ９３９３ＬＨ１型集積回路の別のユニットで良い
。

図示したワンショット４０は人力カップリング コンデ
ンサ７８と、分圧抵抗器８２と８４から初■１．Ｊ１バ
イアスを取出す出力戻し抵抗器８０と、非反転入力に並
列のダイオード８６と抵抗器８８と、フィードバック
コンデンサ９０と、カップリング コンデンサ９２と、
直列出力抵抗器９４と、並列出力ダイオード９６と、を
含む。

ワンショット４０はグレーコード出力を出力端子９８（
９８／Ｇ５〜９８／Ｇ１５）へ発生する。

これら端子は第９図にも示されており、第９図は「グレ
ー・直線」変換器４２の詳細を示している。

この種の変換器は各種に構成できるが、実施例では、グ
レーコード信号を反転するための１１個のＮ Ａ Ｎ
Ｄゲート１００と、各反転した信号を次に上位の自然二
進出力信号と比較するための１０個の比較器１０２と、
を含む。

ＮＡＮＤゲート１００は例えばｊ−３ＮＨ５４Ｔ、０Ｏ
ＴＪ型集積園路からなる。

比較器１０２は例えば「５ＮＨ５４Ｌ８６’ｊＪ型集積
回路から威る。

トラック５に利する反転した信号には比較器は必要では
なく、この信号はトラック５に利する自然二進信号とし
て使用される。

自然二進コード信号は線１０４（１０４１５Ｎ１０４／
１５Ｎ）に発生される。

トラック１５に対する比較器１０２の対応するＮＡＮＤ
’７”−１−１００に接続した人力は反転したグレーコ
・−ド信号を受取り、出力線１０４／１４Ｎに接続した
池の入力はトラック１４に対する比較器から自然−進出
力を受取る。

池の比較器１０２は夫々対応して接続されている。

第９図に詳しく示されているように［−１加算」修正ロ
ジック回路４４は、１０個のＮ Ａ−Ｎ Ｄゲート１０
６と、修正した自然二進コード信号（補数化されている
）を出力線１１０．（１１０１５ＮＣ〜１１０／１４Ｎ
Ｃ）へ送る１０個の比較器１０８とを含む。

１へラック１４の比較器１０８は、線１０４／′１４Ｎ
のトラック１４に交」する「將し１自然二二進コ一ド信
号１４Ｃとトラック１５に対するＮ Ａ Ｎ Ｉ）ゲ゛
−ｔ−１０６の出力を受取る。

そしてこのゲート１０６は線１０４／１５Ｎのトラック
１５に対する「相」自然二進コード信号１５Ｃと、端子
１１２／１５Ｆから与えられるトラック１５に対する「
微」二進コード信号１５Ｆ（補数化されている）とを受
取る。

トラック１３の比較器１０８はトラック１３に関する「
粗」自然二進コード信号１３Ｃとトラック１４に関する
ＮＡＮＤゲ゛−ｔ−１０６の出力とを受取り、このゲー
ト１０６はトラック１４に関する「相」自然二進コード
信号１４Ｃとトラック１４に関する修正した自然二進コ
ード信号とを受取る。

池の比較器１０８とＮＡＮＤゲート１０６もこれと同様
に接続されている。

次に、第７図を参照して［−１加算」修正ロジック回路
４４の動作を説明する。

前述のように「ｌ加算」修正ロジック回路４４は、線１
０４１５Ｎ〜１０４／１５Ｎに補数化されていない和ト
ラック・コード５Ｃ〜１５Ｃを受け、端子１１２／１５
Ｆに複数化された微トラック・コード１５Ｆを受け、そ
して線１１０１５ＮＣ〜１１０／１４ＮＣに補数化され
た修１Ｅずみの自然二進コード信号を出力する。

第７図に示すように、「粗」トラック・コード信号１５
Ｃが「微」トラック・コード信号から遅れている場合、
トラック１５に対するＮＡＮＤゲート１０６の出力は、
信号１５Ｆと信号１５Ｃの状態が不一致の間二進零状態
となる。

この二進零信号と信号１４Ｃを受ける比較器１０８は、
排曲的論理和を行なってそれら状態の不一致の開信号１
４Ｃに二進１を加算し、それによって遅れた粗トラック
信号１４Ｃを進めて微トラック信号の転移と一致させる
。

このようにして、この比較器１０８の出力はトラック１
４に対する補数化された修正自然二進コード信号を発生
する。

この修正された信号を受ける次のＮＡＮＤゲートもまた
、「粗」トラック信号１４Ｃと上述の比較を行ない、そ
れらの不一致の間二進零を出力して対応する比較器１０
８により粗トラック信号１３Ｃに１加算を行なわせる。

残りのトラック１２〜５に対しても同じようにして１加
算動作が行なわれ、それにより出力線１１０１５ＮＣ〜
１１０／１４ＮＣに微トラック信号の転移と一致するよ
うに修正された自然二進信号が得られる。

上記のような遅れが「微」トラック信号１５Ｆと「粗」
トラック信号１５Ｃとの間にない場合、ＮＡＮＤゲート
１０６の夫々の出力は二進１となり、これは対応する比
較器１０８により粗トラック信号を単に反転して補数化
し、１加算動作は行なわない。

第１図および第９図に示されているように、１加算回路
４４からの修正した自然二進コード信号は好適には最終
出力記憶ユニット１１４へ供給される。

このユニットは１０個のレジスタ１１４−５〜１１４−
１４を含む。

出力バッファリングは各レジスタ１１４の出力と最終デ
ィジタル出力端子１１Ｂ（１１８／１５〜１１８／１４
）の間に接続された１０個のＮＡＮＤゲート１１６の
如き手段により提供される。

記１意レジスタ１１４はフリップフロップの如きもので
あって、第１４図に詳しく説明されているように例えば
ｒｓＮＨ５４Ｌ７４Ｔｊ型集積回路から成る。

各レジスタ１１４は対応する修正した自然二進コード信
号を受取りその反転した出力を対応するＮＡＮＤゲート
１１６に発生する。

レジスタ１１４は３つの記憶パルス端子１２０／Ｓ１゜
１２０／８２，１２０／Ｓ３の１つから供給されるクロ
ックパルスにより周期的に状態を更新される。

記憶パルスの発生は第１０図および第１１図に関して以
下詳しく説明する。

上述したように、アナログ出力信号はコード円板２４の
複数のトラック３４ａ＝ｄから得られる。

第４ｂ図に示すように、２つのトラックはシャフトの角
度θに関連したコサインおよびサイン信号を発生する。

好適には、１つまたは複数の明るいトラックが用いられ
、それにより、光源３０からの光がトラックからアナロ
グ ホトセル３２ａ〜ｄに達するとき光の定常成分は釣
合うことになる。

第４ｂ図はコサインθおよびサイントラックに対する好
適な構成を示しており、これらトラフは第４ａ図におい
てトラック３４ｂと３４ｃに対応している。

図示の如きコサインおよびサイントラックは不透明と透
明領域を有し、それにより対応するホトセル３２ｂと３
２ｃにはコサインθとサインθを表わす信号が発生され
る。

ここでθはコード円板２４の１回転の一部分を表わす。

コサインθとサインθは１回転当り２１４サイクルを威
し、したがって１サイクルは２π／２１シラジアンすな
わち約７９．１アークセコンド（秒−１）に相当する。

コード円板２４の他のトラック３４ａと３４ｄは透明な
ものであり、対応するホトセル３２ａと３２ｄは光の定
常レベルをモニターする。

この定常レベルによる直流信号は、ホトセルのサインθ
およびコサインθ信号に対する基準レベルを確立するの
に使用される。

このかわりに、１つの明るいトラックと１つのホトセル
を用いて直流信号を発生することもできる。

サインおよびコサイン・ホトセル信号は次の式にしたが
って結合される。

ｓｉｎθＳｅＣｗｔ ＋Ｓｅｃθｓｉｎｗ１ ＝ｓｉｎ
（ｗｔ＋θ）上記式において、ＳｅＣｗｊおよびＳｌ
ｎｗｔは、第１図のブロック図に示しである自走クロッ
クすなわち発振器１２２からのタイミング信号のコサイ
ンおよびサイン関数である。

この式の意味は、シャフトの角度のサイン関数（ｓｌｎ
θ）に自走クロックからのコサイン信号（ＳｅＣＷｔ）
を掛けたものとシャフトの角度のコサイン関数（ｓｅｃ
θ）にクロックからのサイン信号（ｓｌ、ｎｗｔ）を掛
けたものの和がタイミング信号Ｓｉｒｉ（ｗｔ＋θ）で
あり、その位相角度がシャフトの角度（θ）の変動に応
じて変化する、ことを表わしている。

上記の変調は好適には、各増幅器の通常的な相異による
エラーを除去するためにホトセル回路において実行され
る。

第１図に示されているように、チョッパ１２４がホトセ
ル信号を変調するために用いられる。

チョッピング信号は「−微−１チョッパ駆動回路１２６
から供給されるサインおよびコサイン パルスであり、
この、駆動回路１２６は「微」カウンタ回路１２８から
入力を受取る。

発振器１２２からの出力Ｇ６は「微」カウンタ回路１２
８を１駆動するため（こｆ吏［目される。

サインおよびコサイン チョッピング信号の波形は第５
図に示されている。

Ｓｉｎ Ｗ ｉおよびＳｅＣＷ ｔはチョッピング信号
すなわち変調信号の基本周波数成分に対応している。

これら信号はクロック駆動二進カウンタ１２８から論理
回路により発生されるので、ＳｌｎｗｔおよびＳｅｃ
Ｗ ｉは相互にかつ二進カウンタに対し正確に一定した
関係を有する。

直流ホトセル３２ａおよび３２ｄからの信号は第１０図
に関して説明するように同じようにチョッピングされ変
調される。

第１図に示されているように、「微」ホトセル３２の出
力は、チョッピングのスパイクを排除する回路を含む「
微」増幅器１３０により結合され増幅される。

このための排除信号は「微」チョッパ駆動回路１２６に
より発生される。

第５図は、排除信号の好適な波形、「微」増幅器入力波
形、チョッピング スパイクの排除の前の「微」増幅器
出力波形、スパイクが排除信号により制御された後の排
除された出力、を図示している。

「微」増幅器１３０の排除された出力は帯域通過フィル
タ回路１３２へ供給され、そこで基本周波数成分「Ｓ１
ｎ（ｗｔ＋θ）」が選出される。

好適なチョッピングすなわち変調周波数は３２ＫＣであ
る。

明らかな如＜：ｌ−１−５１ｎ（＋θ）」は可変位相信
号であって、θはシャフトの角度の小さなセグメント（
比例部分）を表わしている。

可変位相信号は第５図に示されているように正弦波形で
ある。

この可変位相信号はいくつかの特徴を有する。

すなわち、θの変化に対しても一定の振幅を有し変調す
なわちチョッピング信号と同じ基本周波数を有し、位相
角度θはエンコーダ・シャフトの絶対角度位置に比例し
ている。

フィルタ１３２からの正弦波形出力信号は第１図に示し
た「微」信号零交差検出器１３４へ供給され、この検出
器は正弦波信号が零を正移行で交差するときスパイク状
のパルスを発生する。

信号「Ｓ１ｎ（ｗｔ＋θ）」の位相および周波数を表わ
すこのような零交差パルスは第６図に示されている。

これらパルスの繰返し速度すなわち周波数は「ｉ釦ホト
セル変調すなわちチョッパ信号の周波数と同じである。

クロック及びカウンタパルスによる時間基準に対するこ
れらパルスの位相はエンコーダ・シャフトの角度「θ」
に対する。

したがって、これらパルスの位相すなわち相対的タイミ
ングは、コード円板の「微」トラックの各サイクル内に
おける光学的読取りインデックスの角度位置により制御
される。

不透明と透明の合わせた間隔のＶ４に相当する角度をコ
ード円板が回転すると、θは９０°位相変化する。

可変位相信号ｓｉｎ （ｗ ｔ＋θ）を発生するために
使用する変調信号Ｓ１ｎｗｔと５１ｎＷｔが安定な時間
基準を有する「微」二進カウンタ１２８から得られるの
で、カウンタ信号とＳｉｎ（ｗｔ＋θ）の零交差パルス
との間の位相関係はθが変化すると変化する。

検出器１３４からの零交差パルスはディジタル位相感知
ロジック回路すなわち位相比較器１３６へ供給される。

この比較器１３６は零交差パルスの位相とヒステレジス
回路１３８から供給されるタイミングすなわち同期パル
スを比較する。

第１図から明らかなように、ヒステレシス回路１３８は
「微」カウンタ回路１２８と「微」記憶回路１４０から
入力を受取り、回路１４０は「微」トラック１６および
「微」トラツク１５デイジタル出力信号を発生する。

これらディジタル信号はトラック５〜１４に対するディ
ジタル出力信号のために「微」出力記憶ユニット１１４
へ供給される。

５ｉｎ（Ｗｔ＋θ）を表わす零交差パルスとヒステレシ
ス回路１３８からの同期パルスとの比較は第６図に示さ
れている。

以下に詳しく説明するように、ヒステレシス回路１３８
は同期パルスのいくつかにタイミングの遅れを生じさせ
るが、第６図の最初の説明では簡単のためにこれを無視
する。

第６図の上側の３つの波形に示されているように、「微
」二進カウンタ１２８は方形波のカウンタパルスＭ、Ｌ
およびＫを発生する。

ＳｌｎｗｔおよびＳｅｃ ｗ を成分を含む「微」すな
わちアナログ ホトセル チョッピング信号はにパルス
から発生され、上述したようににパルスと同じ周波数３
２Ｋｃを有する。

Ｌパルスはにパルスの２倍の周波数であり、Ｍパルスは
にパルスの４倍の同波数である。

ｓｔｎ（ｗｔ＋θ）パルスの周波数はにパルスの周波数
と同一である。

同期すなわちヒステレス パルスは基本的には、Ｍパル
スの周波数すなわちＳｌｎ（ｗｔ＋θ）パルスの４倍の
周波数を有する。

同期パルスは以下に述べるわずかなヒステレシス効果を
除いて時間的に固定している。

他方、ｓｌｎ （ｖｔ＋θ）パルスは、エンコーダのシ
ャフトが回転するにつれて３６００まで位相角度が変化
するので時間に関し変化する。

明らかな如く、同期パルスはｓｌｎ（ｗｔ＋θ）パルス
に対する時間基準を９０゜の位相変化に対応する４つの
等しい間隔に分割する。

ディジタル位相感知ロジック回路すなわち比較器１３６
はＯから引続く同期パルスの間隔に対応する長さまで変
わる可変長の出力パルスを発生する。

この間隔はｓｉｎ（ｗｔ＋θ）パルスの位相変化９０’
に対応する。

第６図はθの値が０から１３５°まで２２５°きざみで
変化したときの比較器の出力パルスの状態を表わしてい
る。

ｓｉｎ（ｗｔ＋θ）パルスの位置は夫夫の例に対して示
されている。

基本的には、各比較器出力パルスは、各ｓ１ｎ（ｗｔ＋
θ）パルスと次の同期パルスの間の間隔に対応している
。

θが０のときｓｌｎ（ｗｔ＋θ）パルスは同期パルスに
一致し比較器出力のパルス長さは０である。

θが２２５゜のときは各ｓｌｎ（ｗｔ＋θ）パルスが２
２５°進むので出力パルスの長さは同期パルス間隔の１
／４に相当する。

θが４５°のときは、位相比較器の出力パルスの長さは
、同期パルスの間隔の１／２に相当する。

θが６７．５°のときは、パルスの長さは同期パルス間
隔の３／４に相する。

θが９０°に近づくと、出力パルスの長さは同期パルス
間隔の幅にほぼ近づく。

この状態は第６図において１．．８９．９°のθについ
て例示しである。

θが９０°に達するかわずかに超えると、各ｓｉｎ（ｗ
ｔ＋θ）パルスは再び同期パルスに一致し、位相比較器
出力パルスは０になる。

θが更に増加すると出力パルスは再び対応して長くなる
。

これらパルスはｓｔｎ（ｗｔ＋θ）パルスにより開始さ
れ次の同期パルスで終る。

２つの異なる同期パルスによる位相比較器出力パルスの
終了の間の９０°における遷移により、微ディジタルト
ラック１６の値に変化が生じる。

これは、カウンタＬからの信号の値を記憶するためにパ
ルス終了同期パルスを用いることにより生じる。

この記憶は「微」記憶ユニット１４０において行なわれ
る。

明らかな如く、各同期パルスはＬカウンタパルスの引続
く半サイクルに関してその中心にくる。

引続く同期パルスの間の間、Ｌカウンタの出力の値はＯ
と１の間で変化する。

したがって、Ｓ１ｎ（ｗｔ＋θ）パルスの発生により次
に続く同期パルスが選定されると、Ｏまたは１の値もま
た「微」ディジタルトラック１６に対して選定される。

位相角度θが進みｓｉｎ（ｗｔ十〇）パルスが１つの同
期パルスを過ぎて新しいパルスを選定すると、「微」デ
ィジタル トラック１６の値は変化する。

したがって、トラック１６の各半サイクルはθの９０°
の変化に対応する。

「微」ディジタル トラック１５の値は、「微」記憶回
路１４０ににカウンタの信号のその時の値を記憶するた
めに次に続く同期パルスを利用することにより決定され
る。

第６図から明らかなように、２つの同期パルスはにカウ
ンタのパルスの各半サイクル中に生じる。

したがって１８０°に たって変化すると「微」二進ト
ラック１５の値が変化する。

要約すれば、各ｓｔｎ（ｗｔ十〇）パルスは位相感知ロ
ジック回路すなわち比感器１３６内の双安定装置を二進
ｒＬＪ状態にプリセットし、その間更に次に続く同期パ
ルスを通すようにロジックゲートを開く。

このように選定された同期パルスはゲートを通過し双安
定装置を二進ｒＯＪ状態にリセットし位相比較器出力パ
ルスを終了させる。

その間、そのとき存在するＬカウンタの信号を「微」記
憶回路１４０に記憶することにより「微」ディジタル
トラック１６の値を確立する。

更に「微」ディジタル トラック１５の値はその時存在
するにカウンタの出力パルスの値を記憶することにより
確立される。

アナログ ランプ（傾斜）出力信号を発生するために、
ディジタル位相感知ロジック回路すなわち比較器１３６
からの可変長パルスは積分器１４２へ供給される。

バッファ増幅器１４４は積分器１４２の出力とアナログ
出力端−子１４６の間に設けられる。

アナログ ランプ信号の発生は第１８図に示されている
。

明らかなように、アナログ出力信号の値は位相比較器出
力パルスの長さの線形関数で増加する。

したがって、第１のランプ部分は、θが０と９０°の間
で変化するとき線形に増加する。

次にランプ信号は９０°においてパルスの長さが０に急
激に減少するので急に低下する。

第２の頌余１は９００と１８００の間において線形に増
加する。

明らかな如く、θが３６００変わる間に４つの傾斜が現
われる。

したがって、各傾斜の長さは二進トラック１６のビット
長に対応する。

二進トラック１６のピッ１へ長により表わされるエンコ
ーダシャフトの位置の角度間隔内においては、アナログ
傾斜信号の値はシャフト位置の変化の線形な関数である
。

第１図に示す如く、ディジタル位相感・知ロジックロ路
１３６は「微」記憶回路１４０をアナログトラック１６
に同期させるための記憶パルスを発生するためにも使用
される。

上述した如く、位相感知回路１３６は「微」雰交差検出
器１３４からｓｔｎ（ｗｔ＋θ）パルスをヒステレシス
回路１３８からヒステレシス同期パルスを受取る。

「微」記憶回路１４０に記憶パルスを供給するのに加え
て位相感知回路は記憶パルスを最終出力記憶装置回路１
５０へ供給し、この回路１５０は最終出力記憶回路１１
４を更新するためのパルスを発生する。

位相感知回路１３６からのパルスは「粗」チョッパ駆動
囲路１５２へ供給され、この回路１５２は「相１ホトセ
ル２８のためのチョッパ３６を１駆動する。

上述したように、ヒステレシス回路１３８は同期パルス
のいくつかをわずかに遅延させる。

このヒステレシス効果は第１９図に示されている。

明らかな如く、第１９図のヒステレシス回路の人力パル
スは第６図および第１８図の同期パルスに相当する。

第６区および第１８図において述べたように、θが増加
すると、位相比較器の出力パルスの幅はＯからサイクル
のｌ／４に対応する幅まで線形に増加する。

そしてその幅は急にＯに戻る。第１８図の傾斜信号にお
いてはこの変化はアナログ信号における線形な増加に変
換され、次に急激に０に減少する。

エンコーダのシャフトが機械的振動または電気的ノイズ
の存在下において最大パルス幅と０幅の間の遷移点に一
致していときは、ディジタル位相比較器回路は、ヒステ
レシス回路が存在しないときはパルス幅［−〇」と最大
幅のパルスとを麦芽に発生するであろう。

このようなパルス列の平均直流値はアナログ出力端子に
おいて中性すなわち「０」出力をしてしまう。

この望ましくない不明解さを除くために、ヒスプレシス
回路が用いられている。

同期パルス列はロジック回路により２つのパルス列に分
離される。

一方の信号は二進カウンタのカウント０，２，４等に削
して中心に位置したパルスから成り「係列」と呼ばれる
。

他方の信号は二進カウンタのカウント１゜３．５等に中
心を有するパルスを含み「奇列」と呼ハれる。

「偶」および「奇」信号は共に時間ヒスプレシス回路１
３８を通る。

一方の通路は小さな時間遅延をもたらすが、他方の通路
はほとんど遅延をともなわない。

第１９図はカウンタの出力Ｋ 、 Ｉ、オヨびＭと各種
の同期すなわち記憶パルスとの間の時間関係を示してい
る。

遅延したまたは遅延していないパルスは結合されてヒス
テレシス回路の出力パルス列を形成する。

ディジタル コード出力とディジタル位相出力に関して
、［−決定」動作は、ヒスプレシス出力パルス列におけ
る次に生じるパルスを選択することにより行なわれる。

新しい「−決定−１は３１マイクロ秒毎に行なわれる。

ヒスプレシス コシツク（論理）を規制する規則は、イ
）最下位ディジット（トラック１６）が零のときは、「
奇−１パルスは遅延されないが「偶−１パルスは遅延さ
れ、口）最下位ディジットが「１」であるときは、「奇
−１パルスが遅延され１−偶」パルスは遅延されない、
ということである。

トラック１６の出力は以前に更新した状態を表示してい
る。

「次に生じる−１記憶すなイつら同期パルスは最初に選
択されるときを除いて、常に遅延したパルスである。

したがってアナログ信号の線形傾斜部分における中間の
中性点はその角度位置においては「ヒステレシス」を有
しない。

要約すれは、整択した１次に生じる一１ヒステレシス出
力パルスは次の機能を達成する。

すなわち、イ）このパルスはフリップフロップまたは他
の双安定装置をリセットしてアナログ出力回路１４２へ
供給される信号のパルス幅を確定し、口）Ｌおよびに二
進カウンタにおけるその時存在する二進語を「微」記憶
のレジスタ１４０へ転送してディジタル出力語を更新す
る。

なお、ヒステレシス パルスはＬカウンタの二進状態の
中央に位置する。

したがって、二進カウンタが状態を変化しているときは
転送または記憶は行なわれ得ない。

上述したように、トラック１５および１６に対する「微
」ディジタル出力は、それらがアナログ信号に関して固
定した関係にする手段により発生される。

残りの「粗」ディジット（桁）は、「微」グループのト
ラック１５を「粗」グループのトラック１５と論理的に
比較して「微」ディジタル出力と一致するように修正さ
れる。

これら２つの信号が二進状態において異なれば、修正は
「粗」トラックに対し行なわれる。

アナログ出力信号を発生するための回路の詳細は第１０
ａ図および第１０ｂ図に示されている。

上述したように、アナログ光学読取装置は４つのホトセ
ル３２ａ〜３２ｄを用いており、それらは好適には光電
圧型のものである。

ホトセル３２ａ〜ｄはアースとホトセル端子１６０ａ−
ｄの間に接続される。

４つのチョッパ１２４ａ−ｄの１つはホトセル３２ａ−
ｄの各々に接続されている。

各端子１６２は１６２／Ｙ、１６２／Ｙ、１６２／に、
１６２／にで示されている。

上述したように、ホトセル３２ｂと３２Ｃはコード円板
２４のコサイン トラック３４ｂとす・イン トラック
３４ｃに対向しており、ホトセル３２ａと３２ｄは明る
いトラック３４ａと３４ｄに対向している。

端子１６２／Ｙに供給されるチョッピング信号はＳｉｎ
ｗ ｔに対応しており、端子１６２／Ｋに供給される
信号はＳｅＣＷ ｉに対応している。

端子１６２／Ｙと１６２／Ｋにおける信号は端子１６２
．／Ｙと１６２／Ｋにおける信号と複数関係にある信号
である。

４つ全部のホトセル３２ａ−ｄのチョッピングされた出
力はホトセル出力端子１６４へ送られる。

出力抵抗器１６６は端子１６４とアースの間に接続され
ている。

ホトセル３２ａ−ｄと対応するチョッパ１２４ａ−ｄに
は４つの別々の回路が関連している。

これらは相似な回路である。したがって、ホトセル３２
ａとチョッパ１２４ａに関連した回路を説明すれば十分
であろう。

第１０ａ図に示されているように、負荷抵抗器１６８ａ
はホトセル３２ａに並列に接続されている。

抵抗器１６８ａ−ｄの値はホトセル３２ａ〜ｄの出力を
バランスさせるように調整される。

図示の如く抵抗器１７０ａはホトセル端子１６０ａと線
１７２ａの間に接続されている。

抵抗器１７４ａとカップリング コンデンサ１７６ａは
線１７２ａと出力端子１５４の間に直列に接続されてい
る。

図示したチョッパ１２４ａはトランジスタ１７８ａを含
み、そのエミッタ・コレクタ通路は線１７２ａとアース
に接続されている。

明らかな如くトランジスタ１７８ａは導通するとホトセ
ル３２ａからの出力を短絡する。

トランジスタ１７８ａのベースはコンデンサ１８２ａと
並列の抵抗器１８０ａにより端子１６２／Ｙに結合され
ている。

戻り抵抗器１８４ａはベースとアースの間に接続されて
いる。

明らかな如く、ホトセル間に適正なベラシスをもたらす
ために、追加のバランス用抵抗器１８６ａとｂとがホト
セル端子１６０ａと１６０ｂからホトセル端子１６０Ｃ
と１６０ｄに接続される。

明らかな如く、ホトセル３２ａと３２ｂからの透明に対
応する直流信号はホトセル３２ｂと３２Ｃからのコサイ
ンおよびサイン信号の直流成分をバランスさせるために
用いられる。

コサインおよびサイン ホトセルのためのチョッピング
信号の補数信号でもって透明による信号をチョッピング
することによりこのバランスを達成することができる。

出力端子１６４からの結合とれたホトセル信号は第１０
ｒ図および第１０ｂ図にまたがる線１９０によって「微
」増幅器１３０へ送られる。

増幅器１３０は任意の構成のものでよいが、図示のもの
は演算増幅器１９２であり、商品名「５Ｃ３９４ＧＨｊ
なる標準的集積回路を用い得る。

明らかな如く線１９０は増幅器１９２の反転入力に接続
されている。

抵抗器１９４とコンデンサ１９６は非反転入力とアース
の間に並列に接続されている。

「微」増幅器１３０は更に、フィードバック抵抗器１９
８と、コンデンサ２０２に並列のカップリング抵抗器２
００と、カップリング コンデンサ２０４と、正電圧源
フィルタ抵抗器２０６と、関連したフィルタコンデンサ
２０８と、負電圧源フィルタ抵抗器２１０と、関連した
フィルタコンデンサ２１２とを第１０ｂ図に示すように
接続して含む。

「−微」増幅器１３０は更にチョッピング スパイク阻
止回路２１６を含み、この回路２１６は演算増幅器１９
２の出力に接続されている。

この場合、阻止回路はゲート回路に電界効果トランジス
タ２１８を用いている。

能の電界効果トランジスタは電圧ホロワとして用いられ
ている。

明らかな如く、演算増幅器１９２の出力はＦＥＴ２１８
のソース電極に接続されており、ドレインは抵抗器２２
２を介してＦＥＴ２２０のゲートに接続されている。

フィルタ コンデンサ２２４はゲートとアースの間に接
続されている。

ＦＥＴ２２０のドレインは正の電源線２２６に接続され
ており、ソースは負荷抵抗器２２８を介してアースに接
続されている。

チョッピング スパイクの阻止された出力信号はＦＥＴ
２２０のソース電極に現われる。

スパイク阻止回路はＭカウンタの出力から得られる。

このような出力は端子２３０／Ｍ（第１１ａ図にも示さ
れている）へ供給される。

Ｍカウンタのパルスは、２つのトランジスタ２３２と２
３４を含む回路により整形され増幅される。

抵抗器２３６は端子２３０／Ｍとトランジスタ２３２の
ベースの間に接続されており、池の抵抗器２３８はベー
スと正の電源線２２６の間に接続されている。

フィルタ抵抗器２４０は正の電源線２２６と正の電源端
子２４２の間に接続されている。

フィルタコンデンサ２４４は電源線２２６とアースの間
に接続される。

ダイオード２４６はトランジスタ２３２のコレクタとベ
ースの間に接続されている。

トランジスタ２３２のエミッタは正の電源線２２６に接
続されている。

抵抗器２４８とコンデンサ２５０はトランジスタ２３２
のコレクタとトランジスタ２３４のベースの間に並列に
接続されている。

抵抗器２５２はベースとアースされたエミッタの間に設
けである。

負荷抵抗器２５４はトランジスタ２３４のコレクタと正
の電源線２２６の間に接続されている。

ダイオード２５６はスパイク阻止パルスをゲートへ供給
するためにトランジスタ２３４のコレクタ（！：ＦＥＴ
２１８のゲートの間に接続されている。

抵抗器２５８はｌ”ＥＴ２１８のゲートとソースの間に
接続される。

第１０ｂ図から明らかなように、ＦＥＴ２２゜のソース
電極からの信号は低域通過フィルタ１３２へ供給され、
このフィルタ１３２はパルス状信号の高調波成分を除去
し、ｓｉｎ（ｗｔ＋θ）に対応する正弦波である基本周
波数成分を出力する。

この場合フィルタ１３２は、演算増幅器２６０（例えば
「５Ｃ９３９４ＧＨ１型）を用いた能動形のものである
。

このような能動形フィルタの構成は当業者に周知である
。

フィルタ回路網２６０はＦＥＴ２２０のソース電極と増
幅器２６０の非反転入力の間に接続されている。

このようなフィルタ回路網は、カップリング コンデン
サ２６４．３つの直列抵抗器２６６．２６８および２７
０、並列抵抗器２７２、互に並列の２つのコンデンサ２
７４と２７６、相互に並列の２つのコンデンサ２７８と
２８０、を第１０ｂ図に示すように含む。

線２８２は増幅器２６０の出力と反転入力の間に接続さ
れている。

３つのコンデンサ２８４，２８６および２８８は反転入
力と非反転入力の間に並列に接続されている。

フィルタ１３２は更に第１０ｂ図に示すようにカップリ
ング コンデンサ２９０、負電源フィルタ抵抗器２９２
、関連したフィルタコンデンサ２９４、を含た。

増幅器２６０からの正弦波状出力はカップリング コン
デンサ２９８と直列抵抗器３００を介して線２９６へ転
送される。

線２９６は第１０ｂ図と第１０ａ図に伸びている。

更に正の電源線２２６は第１０ｂ図から第１０ａ図へ伸
びている。

負の電源線３０２は抵抗器２９６とコンデンサ２９４の
接続点に接続されており、第１０ｂ図と第１０ａ図に伸
びている。

第１０ａ図に示されているように、５ｉｎ（ｙ−、ｉ＋
θ）を表わすサイン波形信号は零交差検出器１３４へ供
給され、こね検出器はサイン波形信号の正移行雰交差に
対応するスパイク状パルスを発生する。

零交差検出器１３４は演算増幅器３０４を含む高利得増
幅器から成る。

信号線２９６は増幅器３０４の反転入力に接続されてい
る。

抵抗器３０６は反転入力と非反転入力の間に接続されて
いる。

コンデンサ３１０と並列の抵抗器３０８は非反転入力と
アースの間に接続されている。

増幅器３０４はフィードバック抵抗器３１２と、抵抗器
３１６と並列のカップリング コンデンサ３１４と、コ
ンデンサ３１８は第１０ａ図に示すように接続して含む
。

増幅器３０４により示される形式の集積回路の詳細は第
１３図に示されている。

増幅器３０４からの出力信号はアースに関してバランス
の取れたほぼ方形波であって、その零交差はサイン波形
信号の零交差に対応している。

直流成分はバランスの取れた方形波をアースに対してバ
ランスのとれていない方形波に変換するのに使用され得
る。

このために、抵抗器３２０とダイオード３２２は増幅器
３０４の出力に接続される。

それにより正方向に偏極した方形波がダイオード３２２
の端子間に発生される。

この場合、ダイオード３２２に現われるバランスしてい
ない方形波は例えば図示のＮＡＮＤゲート３２４により
反転される。

更に好適にはこの信号はバッファとして機能する別のＮ
ＡＮＤゲート３２６により反転される。

ＮＡＮＤゲート３２４および３２６は「ＳＭＨ５４ＬＯ
ＯＴＪ型の如き標準集積回路により構成される。

スパイク状パルスを発生するために、ゲート３２６の出
力の方形波は抵抗器３３０と直列のコンデンサ３２８に
より微分される。

スパイク状パルスはトランジスタ３３２のベースへ供給
され、このトランジスタは正のパルスを増幅し負のパル
スを切断する。

負荷抵抗器３３４は正電源線３３６とトランジスタ３３
２のコレクタの間に接続されており、そのエミッタはア
ースされている。

スパイク状のパルスはサイン波形信号ｓｉｎ（ｗｔ十〇
）の正移行零交差を表わしている。

上述したように、これら零交差パルスは第５図の最後の
波形としてまた第６図のいくつかの波形として示されて
いる。

零交差パルスはバッファとして作用するＮＡＮＤゲート
３３８を介して次の回路へ送られる。

零交差パルスは位相比較器１３６へ供給され、この比較
器は第１図においてはディジタル位相感知ロジック回路
として示しである。

上述したように、位相比較器１３６は零交差パルスの位
相角度をヒステレジス出力あるいは同期パルスによって
与えられる時間基準と比較する。

この処理動作は第６図および第１９図に関してすでに述
べた。

ヒステレシス出力パルスの発生については以下において
述べる。

第１０ａ図において、ヒステレシス出力パルスは端子３
４０／ＨＯへ供給される。

上述したようにヒステレシス出力パルスは零交差パルス
の繰返し速度の４倍の繰返し周波数を有する。

位相比較器１３６は、各零交差パルスと次に現われるヒ
ステレシス パルスの間の時間間隔に対応した幅を有す
る可変幅の出力パルスを発生する。

このような次に現われるパルスは微記憶レジスタ回路１
４０を作動させるのに用いられる。

位相比較器１３６は好適には双安定装置を使用し、その
双安定装置は各零交差パルスにより新しい状態ヘセット
され、次に現われるヒステレシスパルスにより元の状態
ヘリセットされる。

第１０ａ図の構成においては、双安定装置は２つのＮＡ
ＮＤゲート３４２と３４４から構成されており、これら
ゲートは双安定動作を与えるように再生的に接続されて
いる。

ＮＡＮＤゲ゛−１−３３８の出力はゲ゛−）３４２の１
つの入力に接続されている。

ゲート３４２の池の入力はゲ’−） ３４４の出力に接
続されている。

ゲ゛−ト３４２の出力はゲ゛−４３４４の一方の入力に
接続されている。

ゲート３４４の能力の入力は次に生じるヒステレシス
パルスを選択する装置からヒステレシス出力パルスを受
取るように構成されている。

第１０ａ図に示されているように、このような選択装置
はワンショット装置３４６から成り、例えば「５ＮＨ５
４１２’ｌＳＪ型集積回路が用いられる。

その詳細は第１２図に示されている。このワンショット
３４６は２つの励振入力Ａ１ｃ！＝Ａ２を有する。

ヒステレシス出力端子３４０／ＨＯは第１の励振入力Ａ
１に接続されている。

第２の励振入力Ａ２にはゲート３４４の出力からの別の
ＮＡＮＤゲート３４８を介して信号が供給される。

ゲート３３８の出力においては各零交差パルスは負移行
である。

このようなパルスはゲート３４２を１状態へ駆動する。

したがってゲート３４４の出力はｒＯＪ状態へ１駆動さ
れる。

この０パルスはゲート３４２の第２人力へ供給され、ゲ
ート３４２の出力が１状態のとき双安定回路をセットし
、ゲ−）３４４の出力がＯ状態のとき鎖錠する。

ゲート３４８は反転を行ない出力状態「１」を発生し、
この状態はワンショット３４６の第２励振入力へ供給さ
れる。

このようにしてワンショット３４６は次のヒステレシス
パルスにより駆動される。

明うかな如く、ワンショット３４６のＱ出力はゲート３
４４の第２人力に接続されている。

最初Ｑ出力は１状態にある。

次のヒステレシス パルルがワンショット３４６を励振
するとＱ出力は０になり、ゲ゛−）３４４の出力を１に
する。

したがってゲ゛−）３４２の出力はＯにされる。

したがつて、ヒステレシス出力パルスによりワンショッ
ト３４６が励振されるとゲート３４２と３４４は元の状
態ヘリセットされる。

ゲ゛−ｔ−３４４の出力における１によりゲート３４８
はワンショット３４６の第２励振入力をＯにする。

このＯ入力によりワンショット３４６は禁止され、次の
零交差パルスが生じるまで、引続くヒステレシス出力パ
ルスによっては１駆動されない。

幅の変化する位相比較器出力パルスはゲート３４２の出
力に現われる。

この場合、池のＮＡＮＤゲ゛−ｔ−３５２はゲ゛−１−
３４２の出力に接続されており、ゲート３５２の出力に
はり変幅の反転した出力パルスが得られる。

このような出力は第１０ａ図と第１０ｂ図に伸びた線３
５４に与えられる。

第１０ａ図から明らかなように、抵抗器３５６とコンデ
ンサ３５８がワンショット３４６に接続されている。

各零交差パルスの後の次に現われるパルスである選択し
たヒステｉ／シス パルスはワンショット３４６のＱお
よびＱ出力に現われる。

Ｑ出力は第１１ｂ図にも示されている端子３６０／ＳＤ
に接続されている。

この端子における正移行パルスは「微」記憶回路１４０
を１駆動するのに使用される。

ワンショット３４６のＱ出力は第１１ａ図にも示しであ
る端子３６２／ＳＩ）に接続されている。

この端子におけるパルスは最終出力記憶駆動回路１５０
をトリガするのに使用される。

ワンショット３４６のＱ出力はＮＡＮＤ／７’−ト３６
４の入力に接続されており、このゲート３６４は反転出
力を発生するものであり第１１ａ図にも示されている端
子３５６／ＣＤに接続されている。

この端子におけるパルスは粗ホトセル２８のためのチョ
ッパ３６を１駆動する回路を作動するのに用いられる。

第１０ａ図の位相比較器１３６からの可変幅出力パルス
は第１０１）図に示されている積分器１４２へ供給され
る。

この場合、積分器１４２は演算増幅器３７０を用いた能
動低域通過フィルタから成り、例えば「ＳＯ２３９３Ｌ
ＨＪ型巣積回路で作られる。

その詳細は第１６図に示されている。この低域通過フィ
ルタ回路にはトランジスタ３７２も用いられている。

抵抗器３７４は信号線３５４とトランジスタ３７２のベ
ースの間に接続されている。

別の抵抗器３７６はベースと正電源線３７８の間に接続
されている。

フィルタ抵抗器３８０は線３７８とＬＬ電源端子３８２
の間に接続される。

フィルタコンデンサ３８４は電源線３７８とアースの間
に接続される。

トランジスタ３７２のエミッタは正電源線３７８に接続
され、コレクタは負荷抵抗器３８６を介してアースに接
続されている。

フィルタ抵抗器３８８と３９０はコレクタと増幅器３７
０の反転入力の間に接続されている。

フィルタコンデンサ３９２は抵抗器３８８と３９０の接
続点からアースに接続される。

増幅器３７０の入力における初期の中性あるいはバラン
スは、正電源線３７８と増幅器３７０の非反転入力の間
に直列接続の抵抗器３９４と３９６を含む一連の抵抗器
によりもたらされる。

池の抵抗器３９８は非反転入力とアースの間に接続され
ている。

抵抗器３９４と３９６の値は所望のバランス状態を与え
るように調整される。

能動低域通過フィルタあるいは積分器１４２はフィード
バック回路網４００を含み、この回路網は増隅器３７０
の出力と反転入力の間に接続されている。

図示した回路網４００は、出力と反転入力の間に接続さ
れたコンデンサ４０２と、抵抗４０４と４０６およびコ
ンデンサ４０８から成る「Ｔ−」部分とを第１０Ｃ図に
示すように接続して含む。

能動低域通過フィルタ１４２はカップリングコンデンサ
４１０、抵抗器４１４に直列の池のカップリング コン
デンサ４１２、電源フィルタ用抵抗器４７６、関連した
フィルタ コンデンサ４７８、を第１０ｂ図に示すよう
に接続して含む。

コンデンサ４８２に直列の抵抗器４８０を含む池の低域
通過フィルタ部分は増幅器３７０の出力に接続されてい
る。

第２図に示したような形のアナログ傾斜信号は、エンコ
ーダのシャフトが回転すると、コンデンサ４８２の端子
間に現われる。

この傾斜信号はバッファ増幅器１４４へ供給され、この
増幅器は出力端子１４６に最終アナログ出力信号を発生
する。

バッファ増幅器１４４は演算増幅器４８４を利用した電
圧ホロワの形をしており、例えは丁５Ｃ９３９３ＬＨＪ
型集積回路で構成される。

傾斜信号は増幅器４８４の非反転入力へ供給される。

フィードバック線４８６は増幅器４８４の出力と反転入
力の間に接続される。

増幅器４８４は第１． Ｏｂ図に示されているように補
償コンデンサ４８８と、抵抗器４９２に直列の別のカッ
プリング コンデンサ４９０を用いている。

抵抗器４９４は増幅器４８４の出力と出力端子１４６の
間に接続される。

第１０ａ図に関して上述したように端子３６６／ＣＤは
第１０ａ図および第１１ａ図に示されている。

第１１ａ図から明らかなように、「粗」ホトセル駆動回
路を制御するパルスは端子３６６／ＣＤから粗チョッパ
駆動回路１５２へ転送される。

この回路１５２はトランジスタ４９８と数個のＮ Ａ
Ｎ、Ｄゲート５００，５０２，５０４および５０６を含
む。

トランジスタ４９８へ供給されるパルスの幅は、抵抗器
５１０をトランジスタ４９８のベースと正電源端子５１
２の間に接続した端子３６０／ＣＤとトランジスタ４９
８のベースの間にコンデンサ５０８を設けることにより
調整される。

負荷抵抗器５１４は電源端子５１２とトランジスタ４９
８のコレクタの間に接続され、そのエミッタはアースさ
れている。

トランジスタ４９８のコレクタにおける出力パルスはイ
ンバータとして働くゲート５００へ供給される。

ゲート５００の出力はゲ゛−）５０２ 。５０４および
５０６の入力に接続されている、ゲ゛−ト５０２，５０
４および５０６の出力は第１１ａ図および第８図に示し
であるチョッパ端子５６／ＣＰＩ、５６／ＣＰ２および
５５／ＣＰ３に接続されている、これら端子におけるパ
ルスは第８図に関して上述したように「粗」ホトセルチ
ョッパ２６へ供給される。

第１１ａ図には更に、微ホトセル チョッピングパルス
、ヒステレシス即ち同期出力パルス、および最終記憶パ
ルスを発生するための回路が示されている。

第１図に関して説明したように、各種タイミング パル
スの信号源は発振器１２２であり、それにより発生され
る信号の周波数を安定化するために圧電水晶５１０を使
用している、図示した発振器１２２は、例えばｌ−８Ｃ
９３９４ＧＨＪ型集積回路の形の演算増幅器５１２を含
む。

水晶５１０は増幅器５１２の出力と非反転入力の間に接
続されている。

発振器１２２は第１１ａ図に示されているように、２つ
の入力に接続された入力抵抗器５１４および５１６と、
水晶５１０に並列の小さなコンデンサ５１８と、フィー
ドバック抵抗器５２０と、コンデンサ５２２と、正およ
び負の電源フィルタ抵抗器５２４と５２６と、関連した
フィルタ コンデンサ５２８と５３０と、を含む。

発振器１２２にはトランジスタ５３４を用いた増幅器５
３２が後続しており、そのトランジスタのベースは抵抗
器５３６を介して増幅器５１２の出力に接続されている
。

別の抵抗器５３８がベースとアースされたエミッタとの
間に接続されている。

抵抗器５４０は正電源端子５４２とトランジスタ５３４
のコレクタの間に接続されている。

明らかな如くトランジスタ５３４は発振器出力の正の半
サイクルを増幅しクリッピングを行なうと共に負の半サ
イクルをクリップする。

増幅器５３２からのパルス状発振器出力信号はカウンタ
５４４へ供給され、このカウンタはこのパルスの周波数
を１／２にし、発振器周波数の半分の周波数の方形波出
力パルスを発生する。

カウンタ５４４はＪ−に型フリップフロップから成り、
例えばｌ−８ＮＨ５４Ｌ７３ＴＪ型集積回路で作られる
。

カウンタ５４４は第１図で述べたように「微」カウンタ
回路１２８の第１ステージを構成している。

第１１ａ図に示されているように、カウンタ回路１２８
は上述したＭ、Ｌおよびにカウンタパルスを発生する３
つのカウンタ５４６Ｍ、５４６Ｌおよび５４６Ｋを含む
。

図示の如く、カウンタ５４６Ｍ、５４６Ｌおよび５４６
にの夫々はＪＫフリップフロップであり、例えばＪＳＮ
Ｈ，５４Ｌ７３Ｔｊ型集積回路で構成される。

カウンタ５４４の出力はカウンタ５４６Ｍのクロック人
力に接続される。

ゲート群がカウンタ５４６Ｍ。５４６Ｌ、５４６にの間
に設けられる。

すなわち、カウンタ５４６のＱＭ出力はＮＡＮＤゲ゛−
ト５４８の１つの入力に接続されている。

ゲート５４８の池の入力にはカウンタ５４４の出力から
得られるパルス（引続＜ＮＡＮＤゲ゛−ト５５０および
５５２を介して送られてくるパルス）が供給される。

ゲート５５０はインバータとして働くが、ゲート５５２
は反転機能を有すると共に駆動手段として働く。

池のＮＡＮＤゲート５５４はゲート５４８の出力とカウ
ンタ５４６Ｌのクロック入力の間に接続されている。

ゲート５３４はインバータとして働く。

第１１ａ図に示すように、カウンタ５４６ＬのＱ Ｔ、
出力はＮＡＮＤゲ゛−ト５５６の入力の１つに接続され
ている。

別のＮＡＮＤゲート５５８はゲート５５６の出力とカウ
ンタ５４６にのクロック入力の間に接続されている。

ゲート５５８は反転動作を行なう。

ゲート５５６の第２人力はカウンタ５４６ＭのＱＭ副出
力接続されている。

図示の如く、ゲート５５６の第３人力はゲート５５２の
出力に接続されている。

第６図および第１９図に関して説明したように、ヒステ
レシス回路１３８に供給される同期パルスはＭパルスと
同じ繰返し速度を和する。

第１１ａ図において、これら同期パルスはカウンタ５４
６ＭのＱＭ副出力ＮＡＮＤゲ′−ト５６０の１つの入力
に接続することにより発生される。

このゲート５６０は反転動作を行なうと共に駆動手段と
して働く。

ゲート５６０の出力は微分器５６２へ供給される。

この微分器は正の電源端子５６８に接続した抵抗器５６
６に直列のコンデンサ５６４を含む。

コンデンサ５６４と抵抗器５６６の間の接続点はトラン
ジスタ５７０のベースに接続されている。

負荷抵抗器５７２は好適にはトランジスタ５７０のコレ
クタと電源端子５６８の間に接続され、エミッタはアー
スされている。

スパイク状同期パルスは、トランジスタ５７０のコレク
タに接続した線５７４へ供給される。

この線５７４は第１１ａ図と第１１ｂ図に示されている
。

ヒステレシス回路１３８における同期パルスの処理は第
１１ｂ図に関して説明する。

第１図に関して上述したように、「微」カウンタ回路１
２８からのパルスは「微」チョッパ駆動回路１２６を作
動するのに用いられるものであり、その詳細は第１１ａ
図に示されている。

第１０ａ図に関して述べたように、チョッパ１駆動端子
は第１０ａ図および第１１ａ図に示されており１６２／
Ｙ、１６２／Ｙ、１６２／におよび１６２／にで示され
ている。

カウンタ５４６にのＱＫ出力はゲート５８０の入力に接
続されており、その出力は端子１６２／Ｋに接続されて
いる。

ゲート５８０は反転動作を行なうと共にバッファとして
働く。

同様に、カウンタ５４６にのＱＫ出力はゲート５８２の
入力に接続されており、その出力は端子１６２／Ｋに接
続されている。

したがって、端子１６２／におよび１６２／Ｋにおける
信号はＫおよびにカウンタパルスに対応した方形波であ
る。

ＹおよびＹ信号は一連のロジック装置で発生されるもの
であり、その内のＮＡＮＤゲート５８４の人力は、カウ
ンタ５４６ＬのＱＬ出力とカウンタ５４６ＭのＱＭ副出
力接続されている。

ゲート５８４の出力は反転機能を有するＮＡＮＤゲート
５８６の入力へ供給される。

ゲ゛−ト５８６の出力はＮＡＮＤゲート５８８の１つの
入力に接続されており、他の人力はカウンタ５４６にの
ＱＫ出カに接続されている。

ゲ゛−）５８８の出力はＮＡ、ＮＤアゲート９０の１つ
の入力に接続されている。

ゲート５９０の池の入力はＮＡＮＤゲ゛−ト５９２の出
力に接続されており、その１つの入力はゲ゛−ト５８４
の出力に接続されている。

ゲ゛−ト５９２の池の入力はカウンタ５４６にのＱＫ出
カに接続されている。

ゲート５９０の出力は記憶レジスタ５９４の入力に接続
される。

レジスタ５９４は図示の如くフリップフロップであって
、例えばｒＳＮＨ５４Ｌ７４Ｌ−１型進積回路で構成さ
れる。

レジスタ５９４のクロック人力はゲ゛−）５５０の出力
に接続され第１カウンタ５４４のＱＮ出力に対応する反
転したパルスを発生する。

これらクロックパルスはＮパルスと称される。

レジスタ５９４のＱおよびＱ出力はインバータおよびバ
ッファとして働くゲート５９６と５９８の入力に夫々接
続される。

ＮＡＮＤゲート５９６の出力は端子１６２／Ｙに接続さ
れ、ゲート５９８の出力は端子１６２／Ｙに接続される
。

Ｙ、Ｙ。Ｋおよびにパルスの一般的波形は第５図に示さ
れている。

第１図に関して説明した最終出力記憶駆動回路１５０の
詳細は第１１ａ図および第１１ｂ図に示されている。

駆動回路１５０に対する記憶駆動人力パルスは第１０ａ
図に関して説明した端子３６２／ＳＤから得られる。

第１１ａ図に示されているように、これら記憶駆動パル
スはインバータおよびバッファとして作用するＮＡＮＤ
ゲート６０２の入力に供給される。

これらパルスはゲート６０２の出力に接続されている回
路によりわずかに遅延される。

この回路は正の電源端子５４２に接続した抵抗器６０６
と直列のコゲンサ６０４を含む。

トランジスタ６０Ｂのベースはコンデンサ６０４と抵抗
器６０６の間の接続点に接続されている。

図示の如く負荷抵抗器６１０はトランジスタ６０８ル修
正回路４４へ送るものであり、それによりディジタル
トラック５〜１４の最終出力値はトラック１５および１
６により同期化される。

トラック１６と１５に対する値は例えばフリップフロッ
プから成る最終記憶レジスタ６４４と６４６に記憶され
る。

フリップフロップ６４４と６４６の入力はレジスタ６４
０と６４２のＱ出力に接続されており、トラック１６お
よび１５に対するディジタル値が供給される。

レジスタ６４４と６４６のクロック入力は、「微」記憶
回路１４０と修正回路４４の機能を完了させるのに十分
な時間を与えるべくわずかに遅延された最終記憶１駆動
パルスを受取るように、記憶駆動端子１２０’／８１に
接続されている。

レジスタ６４４と６４６のＱ出力はインバータおよびバ
ッファとして作用するゲート６４８と６５０の入力に接
続されている。

ゲート６４８と６５０の出力は二進トラック１６と１５
の最終出力端子６５２／１６と６５２／１５に接続され
ている。

これら端子は第１図にも示されている。

第１１ｂ図は第１図および第１９図に関して説明したヒ
ステレシス回路１３８の詳細を示している。

Ｍカウンタ パルスの繰返し速度を有する同期パルスは
第１１ａ図のトランジスタ５７０から線５７４に与えら
れる。

「奇」および「偶」パルスは２つのＮＡＮＤゲート６５
６と６５８を含むロジック回路６５４により分離される
。

これらゲートの夫々の一方の入力は線５７４に接続され
ており、第１９図においてヒステレシス回路人力パルス
と称する同期パルスを受取る。

ゲート６５６と６５８の他の入力はカウンタ５４６Ｌの
ＱＬおよびＱＬ出力に接続されている。

Ｌの値が１であればゲート６５６が開き、第１９図に示
すようにＬが１であるときの「奇」パルスを通過させる
。

Ｌが０であればゲート６５８が開き、第１９図から明ら
かなようにＬがＯのとき生じる「偶」パルスを通過させ
る。

別のＮＡＮＤゲート６６０と６６２はゲ゛−）６５６と
６５８の出力に接続されインバータとして作用する。

ヒステレシス回路１３８は、ヒステレシス効果を生じさ
せるために「奇」および「偶」パルスを遅延させるべき
かどうかを決定する別の論理回路６６４を含む。

回路６６４はＮＡＮＤゲー トロ６６と６６８を含み、
夫々はゲート６６０から「奇」パルスを受取る。

ゲート６６２の出力の［−偶」パルスはＮＡＮＤゲート
６７０と６７２へ供給される。

ゲート６６６．６６８，６７０および６７２に対する励
振信号はトラック１６の「微」記憶レジスフ６４０のＱ
およびＱ出力から得られる。

すなわちＱ出力はゲ゛−）６６６と６７２の入力に、Ｑ
出力はゲート６６８と６７０の励振人力に夫々接続され
ている。

トラック１６の二進値が１であれば、Ｑは１でありゲー
ト６６６と６７２は開く。

トラック１６の＝二進値がＯであればＱが１であり、ゲ
ート６６８と６７０が開きゲート６６゛６と６７２は閉
じる。

ヒステレシス回路１３８の論理回路６６４は更に、遅延
および非遅延チャンネル６１６と６７８を含む。

遅延を有するチャンネル６７６はＮＡＮＤゲート６８０
を含み、その入力はゲート６６６と６７０の出力に接続
されている。

遅延はゲート６８０の出力とアースの間に接続されてい
るコンデンサ６８２により発生される。

別のＮＡＮＤゲート６８４はインバータおよびバッファ
として作用するようにゲート６８０の出力に接続されて
いる。

遅延のないチャンネル６７８はＮＡＮＤゲート６８６を
含み、その入力はゲート６６８と６７２の出力に接続さ
れている。

池のＮＡＮＤゲ゛−トロ８８はインバータおよびバッフ
ァとして作用するようにゲ゛−）６８６の出力に接続さ
れている。

チャンネル６７６と６７８の出力はＮＡＮＤゲート６９
０により結合される。

ゲート６９０の入力はゲ゛−トロ８４と６８８の出力に
接続されている。

別のＮＡＮＤゲート６９２はバッファとして作用し、ゲ
ート６９０の出力とヒステレシス出力端子３４０／ＨＯ
の間に接続されている。

各「奇」パルスはゲート６５６と６６０を介してゲート
６６６と６６８へ送られる。

トラック１６の二進値が１であれば「奇」パルスがゲー
ト６６６を通過し、したがって、「奇」パルスは遅延チ
ャンネル６７６のゲート６８０と６９２およびゲート６
９０と６９２を通って出力端子３４０／ＨＯへ送られる
。

すなわち「奇」パルスはトラック１６の値が１であれば
遅延される。

トラック１６の値が０であれば、「奇」パルスはゲート
６６８．６８６，６８８，６９０および６９２を通り遅
延しない。

各「偶」パルスはゲート６５８および６６２を介してゲ
ート６７０および６７２へ送られる。

トラック１６の値が１であれば「偶」パルスがゲート６
７２を介して非遅延チャンネル６７８のゲート６８６と
６８８へ送られるので、「偶−」パルスは遅延されない
。

トラック１６の値がＯであれば、ゲート６７０が「偶」
パルスを遅延チャンネル６７６のゲート６８０と６８４
へ送るので、「偶」パルスは遅延される。

いずれの場合でも「−偶」パルスはゲート６９０と６９
２によりヒステレシス出力端子３４０／ＨＯへ送られる
。

第１図および第１０ａ図において示した位相感知ロジッ
ク回路すなわち比較器１３６の説明から明らかなように
、この回路１３６は次に生じるヒステレシス出力パルス
を選択して、ｓｌｎ （ｗｔ＋＆）の位相を表わす零交
差パルスの１つにより開始した可変幅位相比較器出力パ
ルスを終了させる。

この動作は第６図および第１９図に示されている。

選択されたパルスは記憶パルスとして利用され、このパ
ルスは「微」言訳レジスク６４０および６４２を更新さ
せてそれにより、カウンタ■、およびＫのその時存在す
る値を記憶させる。

これら値はトラック１６および１５に対する二進値とし
て使用される。

ヒステレシス回路１３８の動作により、位相感知回路す
なわち比較器１３６により選択され記憶パルスとして作
用する上記法に生じるパルスは（例えば偶数番目の同期
パルス）は常に遅延したパルスであり、その手前に生じ
るヒステレシス パルス（例えば奇数番目の同期パルス
）は常に遅延しないパルスである。

エンコーダ・シャフトの回転により位相角度θが変化す
ると、零交差ハルスハ上記次に生じるヒステレシスパル
ス（これはそのとき遅延パルスである）に接近する。

しかしながら零交差パルスがこのようなヒステレシス
パルスを追い越すと、それは非遅延パルスとなり、変動
やノイズの如き小さな「じよう乱」では零交差パルスは
ヒステレシス パルスの手前に容易に戻らない。

したがって、変動（振動）やノイズにより生じるであろ
う不明確さはほぼ完全に除去される。

可変位相零交差パルスが上記法に生じるヒステレシス
パルスを追い越すと常に、新しい次に生じるパルスが位
相比較器１３６により選択され新しく選択された記憶パ
ルスとなり、トラック１６の「微」記憶レジスタ６４０
をトリガするのに使用される。

このような新しく選択された記憶パルスは前に選択され
た記憶パルスから約９００位相が異なる。

したがって、新しく選択された言醜パルスは常にトラッ
ク１６の二進値を変化させる。

この二進値の変化によりヒステレシス回路１３８はわず
かだけ引続く記憶パルス（例えば偶数番目の同期パルス
）を遅延させると共に前に選択した記憶パルス（例えば
奇数番目の同期パルス）に与えた遅延を終らせる。

上記説明において次に生じるパルスおよび記憶パルスを
「単数」で扱ったが、これは説明を簡単にするためであ
って、実際には時間基準に対して特定の位相関係にある
一群の繰返しパルスを示すものである。

零交差パルスの位相の変化により新しい一群のヒステレ
シス パルスが次に生じる一群のパルスとして選択され
ると、このような群の第１パルスは遅延されず、トラッ
ク１６の二進値を変更し、それによりその群のパルスの
すべての引続くパルスはヒステレシス回路１３８により
遅延される。

特定のヒステレシス パルス群がもはや選択されないと
、この群は遅延群から非遅延群に変わり、それと共にト
ラック１６の二進値が変化する。

したがってこの選択した群のパルスは第１パルスの後で
は遅延され、前に選択した群のパルスはその第１パルス
の後では遅延されない。

チョッパ駆動信号に、に、ＹおよびＹ（第５図）のどれ
かが二進「Ｏ」状態にあれば、関連したチョッパ トラ
ンジスタ１７８は短絡されず、関連したホトセル信号は
「微」増幅器信号に寄与することになる。

これら変調信号の各１／４周期毎に、４つのホトセル信
号内の２つが「微」増幅器入力寄与する。

使用したフィルタ１３２は、「排除した出力」信号の基
本周波数成分を選択すると共に、１３５゜の位相シフト
をもたらす。

本発明のエンコーダは回路的にもいくつかの利点を有す
る。

すなわち、アナログ信号の傾斜すなわち任意の角度位置
における大きさは、ランプ電圧の変動および使用時間に
応じて変化するであろう光の強度に左右されない。

この点は、光の強さに大きく左右される簡単な光に依存
するホトセル信号を用いただけの装置と極めて対照的づ
ある。

アナログ信号におけ、る急激な変化はディジタル出力ド
ラック１６の信号の遷移と位相に関して正確に一致して
おり、したがって、アナログおよびディジタル出力を発
生するために位相可変信号とヒステレシス信号を用いて
いる結果ディジタルコードとも一致する。

この利点は。例えば簡単な直流増幅したホトセル信号を
アナログ傾斜信号として使用するとき完全な光学的構成
を必要とするので、一般には得られないものである。

アナログ信号の中性点は電源電圧およびランプの光の強
度に左右されない。

アナログ信号が積分演算処理で発生されるので、ランダ
ムなノイズは平均化され、アナログ信号は極めてノイズ
の少ない信号となる。

【図面の簡単な説明】

第１図は本発明実施例のエンコーダのブロック図、第２
図はエンコーダのアナログおよびディジタル出力信号の
波形図、第３図はエンコーダの多少の変戻により得られ
る別の形式のアナログ出力信号の波形図、第４ａ図はエ
ンコーダに用いるコード部材および光学読取手段の概略
断面図、第４ｂ図はアナログ出力信号とディジタル出力
を発生するために用いるコード部材上のコサインおよび
サイン トラックの概略図、第５図はクロック周波数で
可変位相信号を発生するときの各種波形図、第６図は可
変位相信号から可変長パルスを発生するときの各種波形
図、第７図はアナログ回路からの信号を参照して二進コ
ード信号を修正する方法を示す一連の波形図、第８図は
エンコーダの基本二進コード信号を発生する部分の回路
図、第９図はエンコーダにおける二進コード信号を処理
しアナログ信号の精度に一致するようにそれを修正する
部分の回路図、第１０ａ図および第１０ｂ図はエンコー
ダのアナログ出力信号発生部の回路図、第１１ａ図およ
び第１１ｂ図はエンコーダにおける発振器すなわちクロ
ック装置とヒステレシス信号等各種タイミング信号を発
生する部分の回路図、第１２図乃至第１６図は第８図乃
至第１１図にわたって示したエンコーダの各種集積回路
を示す回路図、第１７図はサインおよびコサイン・シャ
フト角度信号とアナログ出力信号と下位２つのトラック
に関する二進出力信号の波形図、第１８図は可変長パル
スおよび出力傾斜信号を発生を示す波形図、第１９図は
ヒステレシス信号の発生を示す波形図、を夫々示す。 第１図と第４ａ図において、２２は回転シャフト、２４
はコード円板、２６は透明および不透明部分、２８はホ
トセル、３０は光源、３２ハｒａｔホトセル、３８は「
粗」増幅器、４０は「粗」ワンショット、４２はグレー
・直線変換器、４４は１加２算ロジック回路、１１４は
最終出力記憶回路、１２４はチョッパ、１２６は「微」
チョッパ駆動兼排除ロジック回路、１２８は「微」カウ
ンタ、１３０は「微」増幅器、１３２はフィルタ、１３
４は「微」零交差検出器、１３６はディジタル位相感知
ロバシック回路、１３８はヒステレシス回路、１４０は
「微」記憶回路、１４２は低減通過積分回路、１４４は
バッファ、１５０は最終出カフ３ｅｈＴｌ駆動回路、１
５２は「粗」チョッパ駆動回路、１２２は発振器、を夫
々示す。

Claims (1)

1. 【特許請求の範囲】 １ イ）サイン光学式コード・トラックおよびコサイン
   光学式コード・トラック３４ａ−３４ｄと、−組の二進
   コード・トラック２６−５〜２６−１５を有する可動の
   光学式コード部材２４、 口）光源３０と、前記コード部材の動きに伴い前記サイ
   ン・コード・トラックおよびコサイン・コード・トラッ
   クの位置の変化に対応するサイン・ホセル信号およびコ
   サイン・ホトセル信号を発生する第１群のホトセル３２
   ａ−３２ｄと、前記−組の二進コード・トラックに対応
   する一組の二進コード信号を発生する第２群のホトセル
   ２８−５〜２８−１５とを含む光学穴読取装置、 ノ→高周波信号を発生する発振器１２２、二）前記高周
   波信号により１駆動されて、サイン変調周波数信号およ
   びコサイン変調周波数信号を発生するカウンタ装置１２
   ８，１２６、 ホ）前記サインおよびコサインの変調同波数信号を前記
   サインおよびコサインのホトセル信号で変調することに
   より、変調周波数を有しかつ前記コード部材の位置に従
   って変化する位相を有する可変位相信号を発生する変調
   器１２４、・＼）前記可変位相信号を対応する可変位相
   パルスに変換する装置１３４、 ト）前記変調同波数信号に関連する周波数で同期パルス
   を発生ずる同期パルス発生器５６２、チ）前記可変位相
   パルスと同期パルスを比較して可変位相パルスの可変位
   相に対応する幅を有する可変幅パルスを発生する位相比
   較器１３６、す）前記可変幅パルスを積分することによ
   り前記コード部材の位置に従って変化する値を有するア
   ナログ・ランプ出力信号を発生する積分器１４２、 ヌ）最下位の二進信号を含む追加の二進コード信号であ
   ってその転移が前記アナログ・ランプ出力信号の転移と
   一致している追加の二、進コード信号を発生する二進コ
   ード発生器１４０、ル）前記−組の二進コード信号と前
   記追加θ）二進コード信号の１つとを受けるように接続
   された一連のゲーＮＯ６，１０８を含んでおり、該１つ
   の追加二進コード信号をこれと対応した桁の前記−組の
   二進コード信号の１つと比較し、これら比較される２つ
   の二進コード信号の二進状態が一致しないとき前記−組
   の二進コード信号のその次に高い桁のコード信号に二進
   １を加算し、それによって前記−組の二進コード信号の
   前記転移と前記追加二進コード信号の前記転移とを一致
   させる修正ロジック回路４４、から戊る光学式エンコー
   ダ。 ２ 前記位相比較器１３６は前記各可変位相パルスで各
   可変幅パルスを開始させる手段を含み、＠記位相比較器
   は各可変位相パルスの後の次に生じる同期パルスを選択
   しこの次に生じる同期パルスにより対応する可変幅パル
   スを終了させる手段を含み、 前記カウンタ装置は前記同期パルスの周波数と関連する
   周波数を有するカウンタパルスを発生する手段を含み、 前記二進コード発生器は前記追加の二進コード信号を発
   生するため、前記位相比較器により選択される前記次に
   生じる同期パルス３６０／ＳＯによって動作して、その
   時点における前記カウンタパルスの値を記憶する記憶装
   置１４０を含む、ことを特徴とする特許請求の範囲第１
   項記載の光学式エンコーダ。 ３ 前記位相比較器１３６は前記各可変位相パルスで各
   可変幅パルスを開始させる手段を含み、前記位相比較器
   は各可変位相パルスの後の次に生じる同期パルスを選択
   し、この次に生じる同期パルスにより対応する可変幅パ
   ルス終了させる手段を含み、 前記カウンタ装置は前記同期パルスの周波数と関連する
   周波数を有するカウンタパルスを発生する手段を含み、 前記二進コード発生器は前記追加の二進コード信号を発
   生するため、前記位相比較器により選択される前記次に
   生じる同期パルス３６０／Ｓ ｏによって動作して、そ
   の時点における前記カウンタパルスの値を記憶する記憶
   装置を含み、 更に、前記同期パルスと前記カウンタ装置から前記カウ
   ンタパルスとおよび前記二進コード発生器からの前記最
   下位二進コード信号とを受けるように接続された一連の
   ゲー）６５６−６８６を含んでおり、前記カウンタパル
   スに応答して前記同期パルスを奇数番目の同期パルスと
   偶数番目の同期パルスとに分け、前記最下位二進コード
   信号の二進状態に衣り前記奇数番目の同期パルスまたは
   前記偶数番目の同期パルスの１方にわずかな遅延を与え
   、それによって前記位相比較器により選択される各前記
   次に生じる同期パルスにわずかな遅延を与えかつ各前記
   次に生じる同期パルスに先行する前記同期パルスに遅延
   を与えないようにするためのヒステレシス回路１３８を
   含む、 ことを特徴とする特許請求の範囲第１項記載の光学式エ
   ンコーダ。