JPS5834669A - デイジタル交換機に於けるスリツプ試験方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 不先明はディジタル交換機に於けるスリップ試験方法に
関する。

ディジタル交換−間をディジタル伝送路を使用して父快
接続する場合の従来の例を第１図を参照して説明する。

今、Ａ局及びｂｗＩは独立同期方式にて運用さ扛ている
ものとし、図に於いて、１００はＡ局ディジタル５ｅ換
機、１０１はＡ局側法送路インターフェース、１０２は
Ａ局りロック供給装置、１０３はＡｗＪ−基準周波数発
生装置、１０４は局間ディジタル伝送路）１０５はｌｊ
Ｊｉ６ｍ伝送路づンターフェース、１０６はＢ局ディジ
タル父侠−一　１０７は５局クロック供給装置、１０８
はＢ局−基準周波数発生装置でめる。

Ａ局側交換機１００より送出さｎた音戸情号等のディジ
タル信号はＡＪ側側基ジクロツク合わせて伝送路インタ
ーフェース１０１及び局間ディジタル伝送路１０４を総
出してＢ局に送らｎる。

５局伝送路インターフェース１０５の受信側には、伝送
路１０４よりの信号情報をＢ局Ｍ候愼の基準クロックに
合わせて父侠機１０６内部に取り込ませるための位相調
巌回路１１１が設けら扛ており、こｎによ０体送路の信
号クロックと父侠機の基準クロックの位相関係を調姫出
来るようをてなっているため、Ａ局よりの信号情報が正
しく８局側に受は取らｔＬ坦信が正電に行なわ１しる。

ここでＡ局側基準周波数先生装置１０３で発生した基準
クロック周波数ｆＡ　とＢ局側基準周波数％生装置１０
８で発生した基準クロック周波数ｆＢがｆＡ＞ｆＢ　と
なった場合はＢ局交換機側（取り込む基準クロックに、
伝送路の信号クロックが退い越す事となり前記位相調整
回路Ｉｌｌにおいて同期状態を保持するためスリップを
起こす。Ｘ４＜ｆＢとなった場合は前記条件とは逆にＢ
局交換機の基準クロックが伝送路の信号クロックを追い
越す事となり同様にスリップを起こす事になる。

以上の説明のようにスリップが発生する条件を来現出来
る。第１図の構成においては、Ａ局側又は８局側の基準
周波数発生装置の発生する周波数を変化させｎばスリッ
プ機能の試験は出来る。

しかし、実際に運用する際は前述のように試験のために
交換機間でどちらかの基準周波数を変化させる事は出来
ない、又、伝送路と接続する前の父侠愼自体の試験をす
る際に於いては疑似対局装置等を用意し交換機自体の基
準周波数と疑似対局装置の基準周波数を前記のように少
しづらす堪に工り試ｍを行なう等の処置が必要となり簡
単に試験を行なう事は出来なかった、７ 本発明は、従来の方法のこのような欠点を除太し交換機
の伝送路インターフェースに遅延量が連続可変可能な信
号遅延装置を設け、この遅延ｉ’ｉ増減する事により伝
送路のクロック周波数が変化する効果を出させ、交換機
本体の基準クロック周波数を変化させる事なく疑似的に
スリップ先生条件を作り出し、交換機の伝送路インター
フェースのスリップ機能の試験が簡単に出来るようにし
たものでおる。

不発明によるとディジタル伝送路との伝送路インターフ
ェースに遅延量が連続可変可能な信号遅延装置會有し、
該信号遅延装置の信号遅延量を増減する事により疑似的
にスリップ先生条件を拝り田して交換機の伝送路インタ
ーフェースのスリップ機能を試験する事を特徴とするデ
ィジタル父侯様に於けるスリップ試験方法が得らｉＬる
。

以下１本発明の実施例につき図面を参照して説明する。

第２図は本発明の一実施例のブロック図で標準１’にＭ
−２４肖１方式のディジタル伝送路を局ＩＭＪ伝送路と
して使用した場合である。第２図に於いて３００は局１
’ｉ、’１伝送路、３０１はＡ局側デマルチプレクサ、
３０２はＡ局典タイミング調整回路、３０３はＡ局側伝
送路信号変換器、３０４はＢ局側伝送路信号変換器、３
０５ｉ１：Ｂ局側マルチプレクサ、３０６ＵＡ局側マル
チプレクサ、３０７１−ｒ。

Ｌｉ］′変Ｍ延回路、３０８は遅延制御回路、３０９ｉ
まＢ局側タイミング調整回路、３１ＯはＢ局側デマルチ
プレクサである。

５局よｔ）Ａ局への信号情報はまず８局伝送路インター
フェースのマルチプレクサ３０５により。

周期信号ａ、音Ｐ信号り１選択信号（’Ｊ　カＰ　ＣＭ
２４ＣＨ方式の規格に合わせて合成さｒＬ、伝送路信号
変換器３０４に送出さｊＬる。伝送路信号変換器３０４
”１’Ｕマルチプレクサ３０５よりのＴＴＩ、（トラン
ジスタ、トランジスタロジック）レベルの信号を伝送路
３００のパルス規格に合った形に変換し、伝送路３００
をツ［シてＡ局に伝送する。Ａ局側伝送路インターフェ
ースの伝送路信号変換器３０３ではＢ局よりの信号情報
をＴ　Ｔ　Ｌレベルに変換し１位相調整回路３０２に送
出する。

位相調整回路３０２により交換機側クロックに同期調整
された信号情報はデマルチプレクサ３０１ニ入力さｎデ
マルチプレクサ３０１により同期イｇ号ａ、音声信号す
１選択信号Ｃ等に分離さｊＬ父換機本体に送ら扛る。

以上Ｂ局よｔ）Ａ局との情報伝送過程と全く同様にＡ局
よりＢ局への情報伝送も行なわ扛る。

ここで本実施例においてはＡ局側マルチプレクサ３０６
と伝送路信号変換器３０３の間に可変遅延回路３０７及
び遅延制御回路３０８？設け、Ｂ局世ｄのスリップ機能
試験全行なう事とし、その詳細ケ述べる。可変遅延回路
３０７は遅に制御回路３０８より出力さｒしる電圧値に
エリ信号の遅延時間が変化するもので、その可変遅延量
は本例の場合はフレーム単位でスリップ機能こすものと
するとｌフレーム分（１２５μ・５ＥＣ）　以上あｔｌ
ば８局では伝送路と交換機の両グロックの追いつきが発
生しスリップ゛を行なう条件が出来る。

合には、遅延制御回路３０８の出力゛電圧をしたいに遅
延が多くなるように変化させてゆくと、Ｂ局父換績タロ
ツクが伝送路側クロックに追いつきスリップが発生する
。又伝送路側クロックを速くする場せには、遅延制御回
路３０８の出力電圧１最大遅延から次第に遅延が少なく
なるように変化させてゆくと％伝送路側クロックが交換
機典タロッ遅延装置を伝送路インターフェースに設ける
事により、他の伝送路に関係なくスリップ機能？簡単に
行なう事が出来る。

面木実施例では信号情報の送信働に可変遅延装置を設け
たか受信側の伝送路信号変換器とタイミング調整用回路
の間に訛可変遅延装置を設＆ｊても又、対局と接続する
前の交換機内部の試験についても伝送路インターフェー
スの送信側を受信側へ折り返す事により、同様の機能試
験を行なう事が出来る。

本発明は以上説明したように遅延量が連続可変可能な遅
延装置を伝送路インターフェースに設ける墨により、他
の伝送路に影響を与える事なく簡単にスリップ機能の試
験を竹なう事が出来る。

４．１向の量率な説明 第１図は従来のディジタル交換機部の信号伝送を示すブ
ロック図、第２図は本発明の一実施例のブロック図でる
る。

１００・・・°°°Ａ局ティジタル交換機、　　１０１
・・・・・・Ａ局側伝送路インターフェースＴｈ１０２
・・・・・・Ａ局クロック供給装置Ｓ　１０３・・・−
・・Ａ局側基準周波数児生装置、１０４・・・・・・局
間ディジタル伝迷路。

１０−５・・・・・・ａ局側伝送路インターフェース、
　１０６・・・・・・Ｂ局ティジタル交換惨、１０７・
・・・・・８局クロック供給装置、１（Ｊ８・・・・・
・Ｂ８側基準周波数発生装置、１１０・・・・・・Ａ局
側タイミング調整用回路。

１１１・・・・・・Ｂ局側タイミング調整用回路、３０
０・・・・・・局間伝送路、３ｏ１・・・・・・ＡＪｉ
ｌＪＯ１ｌｌデマルテブレタサ、３０２・・・・・・Ａ
局側タイミングＡ整回路。

３０３・・・・・・Ａ局側伝送路信号変換器、３ｏ４・
・・・・・Ｂ局側伝送路信号変換器、３０５・・・・・
・Ｂ局側マルチプレクサ、３０６・・・・・・Ａ局側マ
ルチプレクサ。

３０７°゛°・“・可変遅延回路、３０８・・・・・・
遅延制御回路、３０９・・・・・・Ｂ局側タイミング調
整回路、　３１０・・・・・・Ｂ局側デマルチプレクサ
。

Claims (1)

1. 【特許請求の範囲】 ディジタル伝送路との伝送路インターフェースに遅延量
   が連続可変可能な信号遅延装置を有し。 該値号ｉＡ延装置の信号遅延量を増減するφにより疑似
   的にスリップ９Ｉ５庄条件を作り出して又侠愼の伝送路
   インターフェースのスリップ機能を試験する争を脣徴と
   するディジタル交換機に於けるスリップに駅方伝。