JPS5834669A - デイジタル交換機に於けるスリツプ試験方法 - Google Patents
デイジタル交換機に於けるスリツプ試験方法Info
- Publication number
- JPS5834669A JPS5834669A JP13225781A JP13225781A JPS5834669A JP S5834669 A JPS5834669 A JP S5834669A JP 13225781 A JP13225781 A JP 13225781A JP 13225781 A JP13225781 A JP 13225781A JP S5834669 A JPS5834669 A JP S5834669A
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- station
- delay
- clock
- slip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
- H04M3/24—Arrangements for supervision, monitoring or testing with provision for checking the normal operation
- H04M3/244—Arrangements for supervision, monitoring or testing with provision for checking the normal operation for multiplex systems
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Monitoring And Testing Of Exchanges (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
不先明はディジタル交換機に於けるスリップ試験方法に
関する。
関する。
ディジタル交換−間をディジタル伝送路を使用して父快
接続する場合の従来の例を第1図を参照して説明する。
接続する場合の従来の例を第1図を参照して説明する。
今、A局及びbwIは独立同期方式にて運用さ扛ている
ものとし、図に於いて、100はA局ディジタル5e換
機、101はA局側法送路インターフェース、102は
A局りロック供給装置、103はAwJ−基準周波数発
生装置、104は局間ディジタル伝送路)105はlj
Ji6m伝送路づンターフェース、106はB局ディジ
タル父侠−一 107は5局クロック供給装置、108
はB局−基準周波数発生装置でめる。
ものとし、図に於いて、100はA局ディジタル5e換
機、101はA局側法送路インターフェース、102は
A局りロック供給装置、103はAwJ−基準周波数発
生装置、104は局間ディジタル伝送路)105はlj
Ji6m伝送路づンターフェース、106はB局ディジ
タル父侠−一 107は5局クロック供給装置、108
はB局−基準周波数発生装置でめる。
A局側交換機100より送出さnた音戸情号等のディジ
タル信号はAJ側側基ジクロツク合わせて伝送路インタ
ーフェース101及び局間ディジタル伝送路104を総
出してB局に送らnる。
タル信号はAJ側側基ジクロツク合わせて伝送路インタ
ーフェース101及び局間ディジタル伝送路104を総
出してB局に送らnる。
5局伝送路インターフェース105の受信側には、伝送
路104よりの信号情報をB局M候愼の基準クロックに
合わせて父侠機106内部に取り込ませるための位相調
巌回路111が設けら扛ており、こnによ0体送路の信
号クロックと父侠機の基準クロックの位相関係を調姫出
来るようをてなっているため、A局よりの信号情報が正
しく8局側に受は取らtL坦信が正電に行なわ1しる。
路104よりの信号情報をB局M候愼の基準クロックに
合わせて父侠機106内部に取り込ませるための位相調
巌回路111が設けら扛ており、こnによ0体送路の信
号クロックと父侠機の基準クロックの位相関係を調姫出
来るようをてなっているため、A局よりの信号情報が正
しく8局側に受は取らtL坦信が正電に行なわ1しる。
ここでA局側基準周波数先生装置103で発生した基準
クロック周波数fA とB局側基準周波数%生装置10
8で発生した基準クロック周波数fBがfA>fB と
なった場合はB局交換機側(取り込む基準クロックに、
伝送路の信号クロックが退い越す事となり前記位相調整
回路Illにおいて同期状態を保持するためスリップを
起こす。X4<fBとなった場合は前記条件とは逆にB
局交換機の基準クロックが伝送路の信号クロックを追い
越す事となり同様にスリップを起こす事になる。
クロック周波数fA とB局側基準周波数%生装置10
8で発生した基準クロック周波数fBがfA>fB と
なった場合はB局交換機側(取り込む基準クロックに、
伝送路の信号クロックが退い越す事となり前記位相調整
回路Illにおいて同期状態を保持するためスリップを
起こす。X4<fBとなった場合は前記条件とは逆にB
局交換機の基準クロックが伝送路の信号クロックを追い
越す事となり同様にスリップを起こす事になる。
以上の説明のようにスリップが発生する条件を来現出来
る。第1図の構成においては、A局側又は8局側の基準
周波数発生装置の発生する周波数を変化させnばスリッ
プ機能の試験は出来る。
る。第1図の構成においては、A局側又は8局側の基準
周波数発生装置の発生する周波数を変化させnばスリッ
プ機能の試験は出来る。
しかし、実際に運用する際は前述のように試験のために
交換機間でどちらかの基準周波数を変化させる事は出来
ない、又、伝送路と接続する前の父侠愼自体の試験をす
る際に於いては疑似対局装置等を用意し交換機自体の基
準周波数と疑似対局装置の基準周波数を前記のように少
しづらす堪に工り試mを行なう等の処置が必要となり簡
単に試験を行なう事は出来なかった、7 本発明は、従来の方法のこのような欠点を除太し交換機
の伝送路インターフェースに遅延量が連続可変可能な信
号遅延装置を設け、この遅延i’i増減する事により伝
送路のクロック周波数が変化する効果を出させ、交換機
本体の基準クロック周波数を変化させる事なく疑似的に
スリップ先生条件を作り出し、交換機の伝送路インター
フェースのスリップ機能の試験が簡単に出来るようにし
たものでおる。
交換機間でどちらかの基準周波数を変化させる事は出来
ない、又、伝送路と接続する前の父侠愼自体の試験をす
る際に於いては疑似対局装置等を用意し交換機自体の基
準周波数と疑似対局装置の基準周波数を前記のように少
しづらす堪に工り試mを行なう等の処置が必要となり簡
単に試験を行なう事は出来なかった、7 本発明は、従来の方法のこのような欠点を除太し交換機
の伝送路インターフェースに遅延量が連続可変可能な信
号遅延装置を設け、この遅延i’i増減する事により伝
送路のクロック周波数が変化する効果を出させ、交換機
本体の基準クロック周波数を変化させる事なく疑似的に
スリップ先生条件を作り出し、交換機の伝送路インター
フェースのスリップ機能の試験が簡単に出来るようにし
たものでおる。
不発明によるとディジタル伝送路との伝送路インターフ
ェースに遅延量が連続可変可能な信号遅延装置會有し、
該信号遅延装置の信号遅延量を増減する事により疑似的
にスリップ先生条件を拝り田して交換機の伝送路インタ
ーフェースのスリップ機能を試験する事を特徴とするデ
ィジタル父侯様に於けるスリップ試験方法が得らiLる
。
ェースに遅延量が連続可変可能な信号遅延装置會有し、
該信号遅延装置の信号遅延量を増減する事により疑似的
にスリップ先生条件を拝り田して交換機の伝送路インタ
ーフェースのスリップ機能を試験する事を特徴とするデ
ィジタル父侯様に於けるスリップ試験方法が得らiLる
。
以下1本発明の実施例につき図面を参照して説明する。
第2図は本発明の一実施例のブロック図で標準1’にM
−24肖1方式のディジタル伝送路を局IMJ伝送路と
して使用した場合である。第2図に於いて300は局1
’i、’1伝送路、301はA局側デマルチプレクサ、
302はA局典タイミング調整回路、303はA局側伝
送路信号変換器、304はB局側伝送路信号変換器、3
05i1:B局側マルチプレクサ、306UA局側マル
チプレクサ、3071−r。
−24肖1方式のディジタル伝送路を局IMJ伝送路と
して使用した場合である。第2図に於いて300は局1
’i、’1伝送路、301はA局側デマルチプレクサ、
302はA局典タイミング調整回路、303はA局側伝
送路信号変換器、304はB局側伝送路信号変換器、3
05i1:B局側マルチプレクサ、306UA局側マル
チプレクサ、3071−r。
Li]′変M延回路、308は遅延制御回路、309i
まB局側タイミング調整回路、31OはB局側デマルチ
プレクサである。
まB局側タイミング調整回路、31OはB局側デマルチ
プレクサである。
5局よt)A局への信号情報はまず8局伝送路インター
フェースのマルチプレクサ305により。
フェースのマルチプレクサ305により。
周期信号a、音P信号り1選択信号(’J カP CM
24CH方式の規格に合わせて合成さrL、伝送路信号
変換器304に送出さjLる。伝送路信号変換器304
”1’Uマルチプレクサ305よりのTTI、(トラン
ジスタ、トランジスタロジック)レベルの信号を伝送路
300のパルス規格に合った形に変換し、伝送路300
をツ[シてA局に伝送する。A局側伝送路インターフェ
ースの伝送路信号変換器303ではB局よりの信号情報
をT T Lレベルに変換し1位相調整回路302に送
出する。
24CH方式の規格に合わせて合成さrL、伝送路信号
変換器304に送出さjLる。伝送路信号変換器304
”1’Uマルチプレクサ305よりのTTI、(トラン
ジスタ、トランジスタロジック)レベルの信号を伝送路
300のパルス規格に合った形に変換し、伝送路300
をツ[シてA局に伝送する。A局側伝送路インターフェ
ースの伝送路信号変換器303ではB局よりの信号情報
をT T Lレベルに変換し1位相調整回路302に送
出する。
位相調整回路302により交換機側クロックに同期調整
された信号情報はデマルチプレクサ301ニ入力さnデ
マルチプレクサ301により同期イg号a、音声信号す
1選択信号C等に分離さjL父換機本体に送ら扛る。
された信号情報はデマルチプレクサ301ニ入力さnデ
マルチプレクサ301により同期イg号a、音声信号す
1選択信号C等に分離さjL父換機本体に送ら扛る。
以上B局よt)A局との情報伝送過程と全く同様にA局
よりB局への情報伝送も行なわ扛る。
よりB局への情報伝送も行なわ扛る。
ここで本実施例においてはA局側マルチプレクサ306
と伝送路信号変換器303の間に可変遅延回路307及
び遅延制御回路308?設け、B局世dのスリップ機能
試験全行なう事とし、その詳細ケ述べる。可変遅延回路
307は遅に制御回路308より出力さrしる電圧値に
エリ信号の遅延時間が変化するもので、その可変遅延量
は本例の場合はフレーム単位でスリップ機能こすものと
するとlフレーム分(125μ・5EC) 以上あtl
ば8局では伝送路と交換機の両グロックの追いつきが発
生しスリップ゛を行なう条件が出来る。
と伝送路信号変換器303の間に可変遅延回路307及
び遅延制御回路308?設け、B局世dのスリップ機能
試験全行なう事とし、その詳細ケ述べる。可変遅延回路
307は遅に制御回路308より出力さrしる電圧値に
エリ信号の遅延時間が変化するもので、その可変遅延量
は本例の場合はフレーム単位でスリップ機能こすものと
するとlフレーム分(125μ・5EC) 以上あtl
ば8局では伝送路と交換機の両グロックの追いつきが発
生しスリップ゛を行なう条件が出来る。
合には、遅延制御回路308の出力゛電圧をしたいに遅
延が多くなるように変化させてゆくと、B局父換績タロ
ツクが伝送路側クロックに追いつきスリップが発生する
。又伝送路側クロックを速くする場せには、遅延制御回
路308の出力電圧1最大遅延から次第に遅延が少なく
なるように変化させてゆくと%伝送路側クロックが交換
機典タロッ遅延装置を伝送路インターフェースに設ける
事により、他の伝送路に関係なくスリップ機能?簡単に
行なう事が出来る。
延が多くなるように変化させてゆくと、B局父換績タロ
ツクが伝送路側クロックに追いつきスリップが発生する
。又伝送路側クロックを速くする場せには、遅延制御回
路308の出力電圧1最大遅延から次第に遅延が少なく
なるように変化させてゆくと%伝送路側クロックが交換
機典タロッ遅延装置を伝送路インターフェースに設ける
事により、他の伝送路に関係なくスリップ機能?簡単に
行なう事が出来る。
面木実施例では信号情報の送信働に可変遅延装置を設け
たか受信側の伝送路信号変換器とタイミング調整用回路
の間に訛可変遅延装置を設&jても又、対局と接続する
前の交換機内部の試験についても伝送路インターフェー
スの送信側を受信側へ折り返す事により、同様の機能試
験を行なう事が出来る。
たか受信側の伝送路信号変換器とタイミング調整用回路
の間に訛可変遅延装置を設&jても又、対局と接続する
前の交換機内部の試験についても伝送路インターフェー
スの送信側を受信側へ折り返す事により、同様の機能試
験を行なう事が出来る。
本発明は以上説明したように遅延量が連続可変可能な遅
延装置を伝送路インターフェースに設ける墨により、他
の伝送路に影響を与える事なく簡単にスリップ機能の試
験を竹なう事が出来る。
延装置を伝送路インターフェースに設ける墨により、他
の伝送路に影響を与える事なく簡単にスリップ機能の試
験を竹なう事が出来る。
4.1向の量率な説明
第1図は従来のディジタル交換機部の信号伝送を示すブ
ロック図、第2図は本発明の一実施例のブロック図でる
る。
ロック図、第2図は本発明の一実施例のブロック図でる
る。
100・・・°°°A局ティジタル交換機、 101
・・・・・・A局側伝送路インターフェースTh102
・・・・・・A局クロック供給装置S 103・・・−
・・A局側基準周波数児生装置、104・・・・・・局
間ディジタル伝迷路。
・・・・・・A局側伝送路インターフェースTh102
・・・・・・A局クロック供給装置S 103・・・−
・・A局側基準周波数児生装置、104・・・・・・局
間ディジタル伝迷路。
10−5・・・・・・a局側伝送路インターフェース、
106・・・・・・B局ティジタル交換惨、107・
・・・・・8局クロック供給装置、1(J8・・・・・
・B8側基準周波数発生装置、110・・・・・・A局
側タイミング調整用回路。
106・・・・・・B局ティジタル交換惨、107・
・・・・・8局クロック供給装置、1(J8・・・・・
・B8側基準周波数発生装置、110・・・・・・A局
側タイミング調整用回路。
111・・・・・・B局側タイミング調整用回路、30
0・・・・・・局間伝送路、3o1・・・・・・AJi
lJO1llデマルテブレタサ、302・・・・・・A
局側タイミングA整回路。
0・・・・・・局間伝送路、3o1・・・・・・AJi
lJO1llデマルテブレタサ、302・・・・・・A
局側タイミングA整回路。
303・・・・・・A局側伝送路信号変換器、3o4・
・・・・・B局側伝送路信号変換器、305・・・・・
・B局側マルチプレクサ、306・・・・・・A局側マ
ルチプレクサ。
・・・・・B局側伝送路信号変換器、305・・・・・
・B局側マルチプレクサ、306・・・・・・A局側マ
ルチプレクサ。
307°゛°・“・可変遅延回路、308・・・・・・
遅延制御回路、309・・・・・・B局側タイミング調
整回路、 310・・・・・・B局側デマルチプレクサ
。
遅延制御回路、309・・・・・・B局側タイミング調
整回路、 310・・・・・・B局側デマルチプレクサ
。
Claims (1)
- 【特許請求の範囲】 ディジタル伝送路との伝送路インターフェースに遅延量
が連続可変可能な信号遅延装置を有し。 該値号iA延装置の信号遅延量を増減するφにより疑似
的にスリップ9I5庄条件を作り出して又侠愼の伝送路
インターフェースのスリップ機能を試験する争を脣徴と
するディジタル交換機に於けるスリップに駅方伝。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13225781A JPS5834669A (ja) | 1981-08-24 | 1981-08-24 | デイジタル交換機に於けるスリツプ試験方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP13225781A JPS5834669A (ja) | 1981-08-24 | 1981-08-24 | デイジタル交換機に於けるスリツプ試験方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5834669A true JPS5834669A (ja) | 1983-03-01 |
Family
ID=15077039
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP13225781A Pending JPS5834669A (ja) | 1981-08-24 | 1981-08-24 | デイジタル交換機に於けるスリツプ試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5834669A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58162503A (ja) * | 1982-03-09 | 1983-09-27 | バイエル・アクチエンゲゼルシヤフト | 注ぎかけ殺虫剤組成物類 |
-
1981
- 1981-08-24 JP JP13225781A patent/JPS5834669A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58162503A (ja) * | 1982-03-09 | 1983-09-27 | バイエル・アクチエンゲゼルシヤフト | 注ぎかけ殺虫剤組成物類 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0073043A1 (en) | Time domain multiplexer | |
JPH0279532A (ja) | 高効率多重化方式 | |
JPS60208136A (ja) | 時分割通信ネツトワ−クにおける同期方式 | |
JPH0851451A (ja) | 同期方法および同期装置、端末、交換装置 | |
JPS5834669A (ja) | デイジタル交換機に於けるスリツプ試験方法 | |
JP3409739B2 (ja) | 自動スキュー調整装置 | |
RU2237373C1 (ru) | Способ организации системы тактирования передачи цифрового сигнала в сетевом узле связи | |
JP2512004B2 (ja) | 符号誤り率測定装置 | |
JPS601952A (ja) | 周波数同期方式 | |
KR950014624B1 (ko) | 피씨엠 음성신호 교환장치 | |
JPH0548536A (ja) | 並列光伝送装置 | |
JP3082793B2 (ja) | 並列光伝送装置のタイミング調整方法 | |
JP3005997B2 (ja) | 同期多重方式 | |
JP3773219B2 (ja) | デジタル同期網における時刻同期方法およびシステム | |
JPH1138086A (ja) | 半導体試験装置 | |
JPH07322344A (ja) | デジタルコードレスシステムの位相同期方式 | |
JP3427769B2 (ja) | ワンダー吸収回路 | |
JP2748840B2 (ja) | 無瞬断切換方法およびその装置 | |
KR20030032642A (ko) | Imt-2000시스템용 기지국의 동기신호 제공장치 | |
KR100211333B1 (ko) | 디지탈 음성신호의 동기 조절장치 | |
JP2626487B2 (ja) | 伝送装置 | |
KR20030032643A (ko) | Imt-2000시스템용 기지국의 동기신호 제공장치 | |
JPS60137198A (ja) | 時分割光交換機の同期通信方式 | |
JPH04318732A (ja) | 回線インタフェース装置 | |
KR20030032639A (ko) | Imt-2000시스템용 기지국의 동기신호 제공장치 |