JPS60208136A - 時分割通信ネツトワ−クにおける同期方式 - Google Patents

時分割通信ネツトワ−クにおける同期方式

Info

Publication number
JPS60208136A
JPS60208136A JP59266574A JP26657484A JPS60208136A JP S60208136 A JPS60208136 A JP S60208136A JP 59266574 A JP59266574 A JP 59266574A JP 26657484 A JP26657484 A JP 26657484A JP S60208136 A JPS60208136 A JP S60208136A
Authority
JP
Japan
Prior art keywords
station
data
network
clock
register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP59266574A
Other languages
English (en)
Other versions
JPH0317422B2 (ja
Inventor
ジヨセフ・マーバーグ・ベンサドン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS60208136A publication Critical patent/JPS60208136A/ja
Publication of JPH0317422B2 publication Critical patent/JPH0317422B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J3/00Time-division multiplex systems
    • H04J3/02Details
    • H04J3/06Synchronising arrangements
    • H04J3/062Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
    • H04J3/0626Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators
    • H04J3/0629Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators in a network, e.g. in combination with switching or multiplexing, slip buffers
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B7/00Radio transmission systems, i.e. using radiation field
    • H04B7/14Relay systems
    • H04B7/15Active relay systems
    • H04B7/204Multiple access
    • H04B7/212Time-division multiple access [TDMA]
    • H04B7/2125Synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Hardware Design (AREA)
  • Radio Relay Systems (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は多重化ディジタル通信に係り、更に詳細に説明
すれば時分割多元接続(TDMA)式通信ネットワーク
の同期方式に係る。
[従来技術] 一般に、高速のデータ通信ネットワークは、送(ij端
で多重化を行い且つ受信端で逆多重化を行うために、正
確なタイミングを必要とする。処で、時分割多重化デー
タ通信ネットワークでは、全二〇で式の通信リンクを設
けて、その端部で送信及び受信動作を同時的に行わせよ
うとすると、成る問題が惹起する。すなわち、全二重モ
ードにおける通信ネットワークの効率を最大にするため
には、特定のメンバに対する送信及び受信メツセージの
双方を1ii−の交換動作で伝えることが必要であり、
従って、これらの送(3及び受信メツセージを送信及び
受信サイトで同期的に発生しなければならないのである
。この点に関連して、衛星通信ネットワーク(以下り1
に「衛星ネットワーク」という)はその内部では同期を
維持しているとしても、地上通信ネットワーク(以下単
に「地上ネットワーク」という)と必ずしも同期してい
ないという問題がある。従って、地」ニネットワークと
衛星リンクとの間のインタフェースに到着するメツセー
ジについて、データ・トラヒックの過不足状況を補償す
る手段が必要となる。そうすると、衛星リングの反対側
の端部で同様の補償ステップを行うことが可能となるの
で、地4−ネットワークの送信部のタイミング環境を該
ネットワークの受信部で正確に生成することができるよ
うになる。
米国特許第4320504号には、本発明を適Jll 
iT能なI’ D M A式衛星ネットワークの例が開
示されている。衛星ネットワークを地上ネツトワ−りへ
接続するための通信プロトコルとして、たとえば、国際
電信電話諮問委員会(CCITT)によって規定された
X、24インタフエース些使用することができる。衛星
ネッi・ワークの特性を地上ネットワークのユーザに対
し透明(トランスペアレント)にするためには、このよ
うなX、24インタフエースの特性を、衛星ネットワー
クの入口点から出口点へかけて記述できることが望まし
い。
[発明が解決しようとする問題点コ 従って、本発明が解決せんとする基本的な問題点は、地
上ネットワーク中のデータ経路に衛星通(8リンクを挿
入するあたり、地」ニネットワークの送信部と受(8部
の間のタイミング及び制御(q tF、のやりとりに支
障を与えないようにすることであり。
更に詳細に説明すれば、衛星ネットワークの特性を地−
1ニネツトワークのユーザに対し透明にすることである
[問題点を解決するための手段] この問題は本明細書に開示した機構によって解決される
。この機構は、たとえばTDMA式通信ネットワークに
おける送信及び受信ノード間のトラヒック・メツセージ
を同期させることができる。
送信ノートに設けられた送信クロック機構は、連続的な
送信インターバルの間にスリップ・カウント値を累積す
るためのスリップ・カウンタを含む。
このスリップ・カウント値は、トラヒック・メツセージ
とともに通イ8リンクを介して受信ノートへ送信される
。受信ノードに設けられたスリップ・カラン1−検出機
構は、スリップ・カラン1〜値を受取り、これに応答し
て、受信ノートに設けられた受信クロックを調整する。
かくて、送信ノードで行われたタイミング・スリップの
調整と対応して、受信ノートでもこれと同様のタイミン
グ・スリップの調整が行われるので、TDMAfl信セ
ツションの間に送信及び受信ステーション間の適正な同
期を維持することができる。
〔実施例〕
地」ニリンク及び衛星リンクから成るデータ通信ネット
ワークを実現する場合、衛星ネットワークをユーザに対
し実質的に透明にするためには(但し、衛星経路に固有
の遅延を除く)、衛星ネットワークの入口点と出口点の
ディジタル・インタフェースについて伝送フォーマット
を同じに維持することがしばしば必要となる。本発明は
、たとえば米国特許第4320504号に開示されてい
るようしこ、衛星通信コントローラ(SCC)を採用し
た衛星ネットワークで使用することができる。
本発明の適用例として、X、24インタフエースの特性
を衛星ネットワークの入「1点から、′11部点へかけ
て完全に記述することができる。このようにして、衛星
ネットワークはユーザに対し完全に透明となる。本発明
は任意のディジタル・インタフェースにも適用可能であ
る。
第1図を参照するに、衛星ネットワーク15は地上ネッ
トワーク13及び17へそれぞれ接続されている。ステ
ーション1は衛星通信コントローラ(SCC)12を有
し、これはX、24インタフエースを介して地上ネット
ワーク17の多重化データ送信装置(r)TE)] 6
へ接続される。ステーション2は衛星通信コン1〜ロー
ラ(SCC)10を有し、これはX、24インタフエー
スを介して地上ネットワーク13のデータ通信装置(D
CE)14へ接続される。DCE 14は地上回線によ
って他の1)CE18へ接続さ扛、また後とは地1−ネ
ツ+−ワ−り13の他の多重化DTE19へ接続される
。本発明が解決せんとする問題は、ステーション1のr
)TE 16へ接続されたX、24インタフエースのタ
イミング特性及びフォーマツ1〜特性を、ステーション
2のDCE 14へ接続されたx、24インタフエース
のそれと同じように維持しうよというものである。この
目的を達成するため、本発明は第1図のステーション2
において地−Lネットワークと衛星ネットワークとの間
のタイミング・スリップを除去することを意図している
。また、本発明はステーション2からステーション1ヘ
クロツク情報を送信することにより、ステーション1の
クロックSをステーション2のクロックSと同期させる
ことができる。
さらに、本発明はバイト境界で切換ねるようなフレーミ
ング文字(Fビット)を発生することができる。ステー
ション1においてこの7レ一ミング文字(Fビット)は
データに対し所定のピッ1−関係で発生されるが、これ
はステーション2においてフレーミング文字(Fビット
)が衛星ネットワークに入る場合のそれと同じである。
こうすることにより、ステーションlからステーション
2へ送(rfされるデータをフレーミング文字(1・゛
ピッ(・)に関し同期させることができる。さらに、本
発明は制御ビットC又は指示ビットIを、ステーション
2からステーション1へ送信中のデータ・スI〜リー1
1に関し実時間的に送信することができる(第1図参照
)。
以下では、ステーション2のncI4 1/Iから衛星
ネットワーク】5を介してステーション1のDi’E 
16ヘデイジタル情報を送(Aする際に、タイミング・
スリップをどのようにして除去するかを説明する。通イ
8リンクの地に部分にあるD CE 18は、ステーシ
ョン2のDCE]4へ特定周波数のデータを送信する。
ステーション2の1’)CE 14はr)CE 18か
ら加わる入力データのクロック特性を、線Sを介してス
テーション2のSCC10へ送信する。SCC10はD
C1’:14へ接続されたボートからのデータを読取る
ためにそれ自体のクロックを使用するから。
SCC10のボートへ加えられているデータの速度と5
CCIOから衛星リンクを介してステーション1へ送信
されているデータの速度との間で、タイミンク・スリッ
プが生ずることになる。
ここて、SC(”、10のデータ・ボートに設けられた
送信論理を示す第2図を参照するに、前述のタイミング
・スリップは送信RAM 20、読取ポインタ24及び
書込ポインタ26の間で生ずる。「スリップ」は、SC
C10のデータ・ポー1−へ到来するデータと衛星ネッ
トワーク15へ送信されるデータとの間の同期の喪失と
定義する。
本発明では、タイミング・スリップが生ずる場合、この
タイミング・スリップが正又は負のいずれであるかを指
示するコード・ワードをステーション2からステーショ
ン1へ送信するようにしている。
たとえば、SCC]Oのデータ・ボートに加わるSクロ
ック入力とSCC]Oから衛星リンクへ送信されるデー
タのタイミングとの間に8ビット時間のスリップが生ず
る場合、このスリップが正又は負のいずれであるかを指
示するコード・ワードは、SCCクロックから与えられ
る250マイクロ秒のクロック時間にレジスタ・ファイ
ル22のワードOにロードされる。第2図はレジスタ・
ファイル22を備えたデータ・ボートの送信論理を示し
、本明細書の末尾近くに記載した表−1はステーション
1に対しスリップの種類を指示するために使用される複
数のコード・ワードを示す。
第;3図は本発明に従った制御チャネルのタイミングを
示す。米国特許第4320504号に詳述されている5
CC1Oは複数のデータ・ボートを有し、これらのデー
タ・ボートは32KbpsのN倍の速度で選択される。
15ミリ秒の1フレームあたり60回の走査が行われ、
そして1走査あたりN回の選択が行われる。第3図に示
すように、SCC10の各データ・ボートは1フレ−l
2あたり1つの(32Kbpsの)追加チャネルを与え
るような速度で選択される。因に、この追加チャネルは
スリップの程度を指示する制御情報を送信するために使
用されるものである。かくて、SCCIoにある204
8Kbps(7)各ボートは(2048Kbps+32
Kbps)の帯域幅を必要とする。第3図から明らかな
ように、走査1のCO選択時間には、適当なコード・ワ
ードがSCC10中のディジタル・スイッチ(米国特許
第4320504号参照)へ送信される。また、制御情
報を転送するために、1走査あたり1つの追加的選択、
すなわちco選択がデータ・ボー1−に割当てられる。
この追加的選択は、データ及び制御情報を選択的に送信
するために1つのチャネル・スペース容量がデータ・ボ
ー1〜へ追加されることを表わす。
もしタイミング・スリップが正であれば(すなわち、外
部クロックがボート・クロックより高速であるために、
SCC10から衛星リンクへ送信されているデータより
も多いデータがDCE14からSCC10に受信される
場合)、第3図の次のCO選択(走査2のCo)は第2
図の送信RAM20から1バイトのデータを読取らせる
この1バイトのデータはレジスタ・ファイル22のワー
ド0にロードされ、これに応じて読取ポインタ24が歩
進する。ここで注意すべきは、CO選択は通常はデータ
を送信するために使用されないので、これは32Kbp
sの余分の帯域幅を予備として保留するのに等価である
ということである。CO選択が情報を送信するのに使用
されない場合、スペース容量を消費する必要はなく、従
ってこの不用のスペース容量を省略するのにS CC】
Oのデータ活動圧縮(DAC)機構を使用することがで
きる。
これとは別に、もしタイミング・スリップが負であれば
(すなわち、外部クロックがボート・クロックより低速
であるために、SCC10から衛星リンクへ送信されて
いるデータよりも少ないチー タカD CE ]、 4
 ;/+1 ラS CC10ニ受信されている場合)、
送信RAM 20からはデータが読取られないのであり
、従って読取ポインタ24も歩進されない。この結果、
送信RAM 20の読取速度を実質的に低下させ、これ
を書込速度と一致させることができる。表−1から明ら
かなように、走査1のCO選択は負のスリップを表わす
コー1−・ワードを送信する。
次に、第4八図ないし第4C図を参照して、本発明の受
信論理を説明する。この受信論理はステーション1を構
成する受信SCC12のデータ・ボートに設けられる。
この受信論理は、5CC12のディジタル・スイッチ(
米国特許第4320504号参照)から受信されるCO
バイトの状態を定常的に監視する。もしステーション2
の5CCIOからステーション1の5CC1,2へ00
チヤンネルを介して情報が送信されなかったならば、受
信論理はいかなる動作をも行わない。
もし正スリップの指示が受信されたならば、第4Δ図の
受信RAM 30へデータがロードされ、これに応じて
第4B図の書込ポインタ32が歩進される。
一方、受信論理によって負スリップの指示が受信された
ならば、次のデータ選択(第3図の受信用走査1のデー
タ選択2)の時点で、受信RAM30にはいかなるデー
タも書込まれず、従って1瞥込ポインタ32が歩進され
ることもない。
このように受信RAM 30に関連する書込ポインタ3
2はステーション1におけるボート・クロックの速度よ
りも高い速度(正スリップの場合)又は低い速度(負ス
リップの場合)で歩進されているから、受信RAM 3
0中のタイミング・スリップ条件が生じないように、読
取ポインタ34を駆動するクロックを調整しなければな
らない。
ここで、第3図の複数の走査はこの説明をN jl”−
にするように参照番号を付されていることに注意された
い。しかしながら、タイミング・スリップはフレーム同
期パルスに関し任意の走査で生じうるものである。
次に1本発明のクロック特性化機能を説明する。
第2図の送信論理を参照するに、ステーション2のDC
E 14からSCC10によって受信されるSタロツク
は、IKヘルツのパルスSNを生じるように第2図のカ
ウンタNで分周される。また、内部クロックも基準値を
生ずるようにカウンタN′で分周される。かくて、SN
パルスが生ずるたびに、カウンタN′の値はレジスタ・
スタック42のにレジスタに記憶される。
SNパルスの出現に続く250マイクロ秒のクロック時
間に、1つのコード・ワードがレジスタ・ファイル22
のワードOに記憶され、これによりSNパルスの遷移が
生じたことを指示する。また、Kレジスタ中の値と基準
レジスタ50中の値の差が算術論理ユニット<AT、t
J)46で計算され。
その結果かにレジスタに戻される。基準レジスタ50は
250マイクロ秒ごとにカウンタN′の値で更新される
ことに注意されたい。この更新を行うため、250マイ
クロ秒のクロックが使用される。カウンタN′はカウン
タNと同じモジュロを有し、これを駆動する内部クロッ
クは外部グロックSと同じ公称周波数を有する。しかし
ながら、カウンタN′を駆動するクロックは、SCC1
0のネットワーク・クロックと同期しており、従って2
50マイクロ秒のクロックとも同期している。
後続のCO選択(第3図の走査2)の際、レジスタ・フ
ァイル22のワードOの内容がSCC】0のディジタル
・スイッチによって読取られ、この情報が衛星リンクを
介してステーション1のSCC]2へ送信される。これ
に続く250マイクロ秒のクロック時間には、Kレジス
タの内容がレジスタ・ファイル22のワードOヘロード
される。
後続のCO選択(第3図の走査3)の際、該ワード0の
内容が送信論理中のディジタル・スイッチによって再び
読取られ、この値が衛星リンクを介してステーション」
の行先SCC12へ送信される。この値は、SNパルス
の発生時間を250マイクロ秒のクロックの発生時間と
関係づける。
ここまで実効的に行われたことは、SNパルスの発生に
続く250マイクロ秒のクロック境界に関し、カウンタ
NとカウンタN′の値の差を決定することである。SN
パルスは、スペース容量を接約するため、IKヘルツの
パルスであるように選ばれた。これより高い周波数のS
Nパルスを使用することもできるが、その場合には一層
広い帯域幅が必要となる。
第4八図ないし第4C図の受信論理を再び参照するに、
R′基準カウンタ60の内容は250マイクロ秒ごとに
R′基準レジスタ62ヘロードされる。R’基準カウン
タ60は内部クロックによ−)で歩進される。この内部
クロックはステーション2の送信論理(第2図参照)に
設けられた内部クロックと同じ周波数を有するが、これ
は衛星ネットワークが同期式のものであるという理11
0こよる。さらに、■<′j!準カウンタ60のモジュ
ロイ直は、送信論理に設けられたN′カウンタのモジュ
ロ値と等しい。衛星ネットワークは同期式のものである
から、受信SCC12に設けられた250マイクロ秒の
クロックは送信scc ioに設けられた250マイク
ロ秒のクロックと同じ周波数を有する。従って、第3図
に示すように、送信フレームの走査2で送信されるコー
ト・ワードは。
受信フレームの走査2の対応するCOスロットでステー
ション】に受信される。
ステーション1で受信される最初のコード・ワードは、
SNパルスの発生を指示し、これに応してR′基憎レジ
スタ62中の値がレジスタ・スタック64のにレジスタ
に記憶される。
次のCO選択(第3図参照)は!1lll整差を含み、
これは第4B図の調整レジスタ66へロートされる。次
いで、この調整差はレジスタ・スタック64のにレジス
タに置かれた値から減算される。この結果は目(zl−
アドレスであり、レジスタ・スタック64のIくレジス
タに戻される。
1<′基市カウンタ60の値がレジスタ・スタック64
のにレジスタに記憶されている目標アドレスと等しい場
合、この比較動作に続くビット時間にSCパルスが線6
8に生ぜられる。SCパルスは、第2図の送信論理によ
って発生されるSNパルスと同と周波数を有する。
第5図は本発明の動作を図式的に表わす。特に、19i
星ネツトワークの如き同期式ネットワークにおいて、S
Nパルスの出現頻度を受信ステーション1ては複製でき
ることが示されている。−■−側のグラフは、第2図の
カウンタN′が一定の速度で歩進され、これにより傾斜
aを生ずることを表わす。
1−側のグラフに−)いては、下記の式が成立する。
y : a + Ao−11tl Δ、 ” 2 a i、6 A、−Δ。=、l (2to−tt) A2=aL2 A3:F’)aLa A3A、= a (5to l:z) f =tz tl” 1 / a (Δ2−八〇)+1
 (’z tt) ”Az A。
下側のグラフは、受(iステーション1のR′基準カウ
ンタ60(第4B図参照)を表オ)す。このR′基ベロ
カウンタ60は送信ステーション2のカウンタN’ (
第2図参照)と同し速度で歩進されるが、前者のカウン
タは衛星ネットワークに固有の一定の遅延Cだけオフセ
ットされている。
下記のグラフについては、下記の式が成\7する。
y’=at+C B、=2ato+C−[a(2ta t、、):1’=
 2 a t a + C2a t a 十a t l
= a t、、+ C n、= 5 a tQ+ C[a (5to tz) 
]= 5 a t o+ C−5a t 。+ a t
 。
=at、+C B、−B0=a (+2−t、) 、°、B、−Bo=Az−Δ。
第5図から明らかなように、SCパルスの周期はSNパ
ルスの周期に等しい。
第4八図ないし第4C図の受信論理で発生されるSCパ
ルスは、通常の位相ロック・ループを制御するために使
用される。因に、この位相ロック・ループは、DCE]
4からステーション2のSCC]Oへ加えられるSクロ
ックと同じ公称周波数を有するものである。この機構は
、受信ステーション1に設けられた5CC12の出力ポ
ートでテイジタル情報のタイミング・スリップを防止す
る。ネツ1〜ワークにはいかなるジッタも導入されない
のであり、しかもかかるネツ1〜ワークではその特徴と
して高精度のクロックが維持されるから、SCC中のタ
イミング・ジッダは最小化されることになる。
次に、フレーミング文字を送信する技法について説明す
る。多くのデータ通信プロトコルでは、フレーミング文
字を使用して受信機を同期させるとともに、複数の受信
ユニット間で多1R化す八き複数の情報単位を輪郭づけ
るようにしている。第1図のステーション1にあるr)
CE]4は、線Fを介してSCC10ヘフレ一ミング文
字、すなオ)ちFビットを送信する。5CCIOが1・
゛ビットの遷移を検出する場合、次の事象シーケンスが
生ずる。
第2図の送信論理を参照するに、Fビットが生ずる場合
、書込ポインタ26中の値(データを−11)込むへき
送信RAM 20のアトIノス)がレジスタ・スタック
42のFレジスタへ記憶される。このア1−レスは、ド
ビットの遷移時に存在するアドレスである。
次いで、バイト・カウンタ70がリセットされ、かくて
送信RAM 20に記憶されたデータがバイ]・境界で
直列化される。ここで、X、24インタフエースの如き
通常のデータ通イdプロトコルでは、Fビットの遷移が
バイ1−境界で生ずるものと仮定する。
250マイクロ秒のクロック時間(この時間は19i 
)1−ネツトワークにおいて普遍的である)しこは、第
6図に示したサイクル1はレジスタ・ファイル22のワ
ード1に1つのコート・ワードを記憶させ、これにより
[Sビットの遷移が生じたことを指示する。また、読取
ポインタ24の値とレジスタ・スタック42のr7レジ
スタに記憶された値との差が算術論理ユニツ1〜(AL
LY)46で計算され、その差がFレジスタに戻される
第6図のサイクル1のC1選択時間には、レジスタ・フ
ァイル22のワード1に置かれたコード・ワードがステ
ーション2のSCC10に設けられたディジタル・スイ
ッチによって読取られ、衛星リンクを介してステーショ
ンlの行先5CC12に送信される。
第6図に示した250マイクロ秒のサイクル2には、レ
ジスタ・スタック42のFレジスタに誼かれた値がレジ
スタ・ファイル22のワード1に記憶される(これは以
前にAI、U46によって計ヤされた差の値である。) 第6図におけるサイクル2のC1選択時間には、レジス
タ・スタック42のFレジスタに青かれた値がSCC1
0のディジタル・スイッチによって読取られ、行先SC
C12へ送信される。ここで注意すべきは、第2図の送
信論理は、読取ポインタ24に関しどの250マイクロ
秒の時間でr−″ビットの遷移が生したかを決定すると
いう点である。
次に、Fビットを受信する場合の本発明の詳細な説明す
る。第1図から明らかなように、受(R8CC12はC
1選択スロットごとにそのディジタル・スイッチ(米国
特許第4320504号参照)から受信されるバイトの
状態を観視し、衛星ネットワークからコード・ワードを
受信する場合は、1・゛ビットの遷移が生じたことを指
示する。
第4八図ないし第4C図の受信論理では、250マイク
ロ秒のタロツク時間ごとに書込ポインタ32の値が書込
ポインタ基準レジスタ72に記憶される。基準レジスタ
72に置かれたこの9込ポインタ32の値は、目標バイ
ト(SCC10のソース・ボートでFビットが切換わっ
たデータ・ハイ1〜)をat算するために使用される。
この値は、1ノジスタ・スタック64のFレジスタヘロ
ードされる。
第6図に示すような後続のC】選択スロットでは、SC
C12のディジタル・スイッチから受信されるデータ・
バイトが調整レジスタ66に記憶され、そしてレジスタ
・スタック64のFレジスタにある値へ加算される。こ
のH1算値は、目標バイトのアドレスを指示する。次い
で、この目標ハイドはレジスタ・スタック64のFレジ
スタへ再びロードされる。
C1選択に続いて、受信SCC12におけるボートのデ
ータ選択中(米国特許第4320504号参照)、1]
標バイトは第4B図の読取ポインタ34に置かれた値と
比較される。W術論理ユニット(ΔL(J)74で行オ
〕れるこの比較動作に応して、5CC12からステーシ
ョン1のDTE16に至る線が1クロツク・サイクルの
間オンに留まる。
本発明によれば、ステーション1のSCC12からステ
ーション2のACCIO八全■ユへモードでiφ送信さ
れる多重化データを整列させるため、ドビツ1へを5C
C1,2からSCC10へ以下のようにしてエコー・バ
ックすることができる。かくて、I〕TE 16はSC
C1−2へ送(,1する多重化データを17ビツトの境
界で整列させることができる。 。
5CC12は、前述のようにして抽出されたl・゛ビッ
トを、衛星リンクを介して5CCIOへ送信する。SC
C30で抽出されたFビットは。
ステーション]からステーション2へ逆送信されるデー
タと同期して、SCC]Oの発信ボー1〜へ有効にエコ
ー・バックされる。
通常のデータ通(nプロl−コルは全二重モードの通信
を可能とするが、このような全二重モートでは、送信デ
ータ・ストリーム中のFピッ1−が受信データ・ストリ
ーム中のFビットと同時に生ずるのが普通である。すな
わち、1・゛ビットは両方向で同時に生ずるのである。
以下では、衛星リンクを介し−C全二重通信を行う際、
Fビットの遷移が両ノJ向で同期的に生するのを保証す
るため、本発明がどのように動作するかを説明する。先
行技術でこのことか困難であったのは、衛星ネットワー
クがノr同期的タイミングを必要としており、しかも#
lfl木星ネットワーク中範な信号伝播遅延があったた
めである。
もちろん、SCC10及び5CCIOの各々は、同一の
回路を有するものとする。たとえば、5CCIOはその
データ・ボートに第4八図ないし第4C図の受信論理を
備え、また第2図の送信論理も備えているものとする。
さらしこ、全二重モードの通信を説明する際、ステーシ
ョン1の5CC12から復帰情報流を受信するSCC]
0を中心に説明を行うものとする。
前述のように、SCC1,0に設けられた第4八図ない
し第4C図の受信論理は目標バイトを計算し、この値を
第4B図のレジスタ・スタック64にあるl” Dレジ
スタに記憶する。次いで、有効ピッ1−がオンに切換え
られ、これによりDCE14からSCC10へ送信され
るFビットとの同期が必要であることを指示する。
DCE 14からSCC10へ送信されるl=”ビット
がステーション2のインタフェースでオンに切換わる場
合、第4B図の読取ポインタ34に置かれた値が、レジ
スタ・スタック64のFDレジリスに置かれた目標アド
レスから減算され、その差がFr)レジスタに戻される
。目標アドレスは前述のようにして計算されたものであ
る。目標バイトは、衛星ネットワークからのエコー化F
ビットが生じた場所を指示する。レジスタ・スタック6
4のFl)レジスタに現に記憶されている値は、衛星ネ
ットワークからのエコー化Fビットと地上ネットワーク
のDCE 1.4からのl?ビットとの間のオフセット
を表わす。
従って、この段階での目的は、地上ネットワークからの
次のFビットが生ずる場合、読取ポインタを目標アドレ
スへ移動することである。このようにして、エコー化ト
°ビットに関連するデータは、地上ネットワークからの
Fビットに関連するデータと一致することになる。
1) CI・: 14からSCC]、Oへ送信されるF
ビットが再びオンに切換ねる場合、レジスタ・スタック
64 (第413図参照)のFDレジリスに記憶されて
いる差が、読取ポインタ34中の値と算術論理ユニット
74で加算される。かくて、第41’1図の読取ポイン
タ34は、r)CE 1.4からSCC10へ送(6さ
れるFビットがオンに切換わる時++uに、目標バイト
をポイントする。このようにして、ステーション1のD
TE 16で発信されたデータは、ステーション2のD
CE 14で1・゛ビットと整列されることになる。
この目的バイトの出現頻度は、Fビットの出現頻度と同
じであることに注意されたい。これらは、地」ニネツ]
−ワークのフレーム構成に従って、NバイI・ごとに生
ずる。目標バイトが地上ネットワークからのト′ビット
に対し一旦同期されると、SCにクロックと地上クロッ
クとの間のタイミング・スリップのために1以」二のバ
イトが失われない限り、この同期がそのまま維持される
。前述のタイミング・スリップ補償方法は1本発明に従
ってこのような不測の事態が生ずることを防止する。
かくして、この衛星ネットワークは地上ネットワークに
対し透明であることが理解されよう。衛星リンクを介し
て通信する地上ネットワーク相互間のタイミング・スリ
ップも防止され、従って全二重モードの送信データ・ス
トリーム及び受信データ・ストリームは通常の地上デー
タ通信プロトフルについて必要とされるように同期され
ることになる。
X、27Iプロ1〜コル及び他のプロトコルでは。
追加の制御ビットを送信しなければならない、たとえば
、X、24インタフエースに存在する制御(0ヒツト)
又は指示(Iビット)の送信は、0ビットのエコー送信
が不要であることを除くと、ドビットについて既に説明
した方法と同じである。
さらに、Cビットは必ずしもバイト境界で切換オ〕らな
いから、パイ1〜中のどこでCピッ1〜が切換オ)るか
を指示する追加の3ビツト・フィールドを送(N t、
なければならない。この情報は、第3図に示すようなC
O選択とともに最初の制御バイトで送イ、1される。第
4八図ないし第4C図の受信論理でこの最初のCCバイ
トが復号される場合、この3ビツト・フィールドはCビ
ット・レジスタ78にi′かれる。バイト・カウンタ7
6の値がCビット・レジスタ78中の値と等しくなると
き、Cピッ1〜が切換えられる。Fビットについて既に
説明したように、このことが生ずるのは読取ポインタ3
4が11標のCバイトに到達した後である。目標のCバ
イ1へは、既に説明したF目標の計算と同じようにして
計算される。次いで、0ビツト情報が送信されるが、こ
のことが行われるのはステーション2のx、24インタ
フエースでビットの状態変化が存在する場合だけである
。かくて、帯域幅の要(IIを緩和することが可能とな
り、また前述のようにCOチャンネルをスリップ情報の
送信と共有することができる。以下の表−1は、制御バ
イトのコーディングを示す。
表−1制御コート ビット1 制御T D ] ビット2 制御TD 2 ビツト3 Cピッ1〜・アドレス 0 ビツト4 Cピッ1−・アドレス 1 ビツト5 0ピツ1〜・アドレス 2 ピッ1−6 不使用 ビット7 不使用 制!!ツーh::2−po 坏] IQ、−2000活
動なし 0 0 1 Cピッ1〜変化 0 1 0 Fビット変化 0 1 1 Kクロック +01 +スリップ 1 1 0 −スリップ 1 0 0 Cビット変化及び+ スリップ 111cピツ1〜変化及び− スリップ 1);1記した本発明の概念は、SCC10の第1ポー
トに第1の送信論理及び第1の受信論理を設けHつ5C
CIOの第2ポートに第2の送信論理及び第2の受信論
理を設けるように、拡張することができろ。これに対応
して、5CC12の第3ボートに第3の送信論理及び第
3の受信論理を設は且つSCC]2の第4ボートに第4
の送信論理及び第4の受信論理を設けることができる。
そうすると、SCC】0では、第1の地−1−トランク
回線を第1の特性タイミングを有する第1ボー1−へ接
続することができるので、第】ポー1〜は衛星ネットワ
ークを介して第3ボートと通信することができる。第3
ボートは同し特性タイミングを有するステーション】の
第3トランクへ接続される。第2トランクはステーショ
ン2の第2ポー1−へ接続することができるが、その特
性タイミングはステーション2の第Jポー1−へ接続さ
れた第1トランクの特性タイミングとは異なる。第4ト
ランジスタはステーション1の第4ポートへ接続するこ
とができ、その特性タイミングはステーション2の第2
1へランクと回しであるが、ステーション1の第3トラ
ンクのそれとは異なる。このよ−)にして、2つの非同
期式通信1〜ランクを同じ衛星通信ネットワークによっ
てサポートすることができる。
[発明の効果] 以上詳述したように、本発明によれば、地1.ネットワ
ークのユーザに対し透明なT D MΔ式通イdネッ1
−ワークを提供することができる。また、このT r)
 MΔ式通信ネットワークにおける送イ8ステーション
と受信ステーションの間の同期を容易に維持することが
できる。
【図面の簡単な説明】
第1図は衛星通信ネットワークにおける2つのステーシ
ョンを示すブロック図、第2図は衛星通信ネットワーク
における1ステーシコンの送信論理を示すブロック図、
第ご3図は制御チャンネルのタイミングを示す図、第4
図は第4八図ないし第4C図の結合様式を示す図、第4
/−図ないし第4C図は衛星通信ネットワークにおける
]ステーシヨンの受信論理を示すブロック図、第5図は
本発明の動作を示すグラフ図、第6図はデータ・チャン
ネルのタイミングを示す図である。 出願人 インターナショナル・ビジネス・マシーンズ・
コーポレーション 代理人 弁理士 頓 宮 孝 − (外1名) ティ・〉タルス不、テ0ゝb 才4B目 才4C日 →□−−T−−−− y“ )!′ 5 図

Claims (1)

  1. 【特許請求の範囲】 1つのネットワーク・クロックを備え、送信ノートと受
    信ノートの間でフレーミング文字を含むメツセージを交
    換するように編成された時分開通(ilネットワークに
    おいて: 前記送信ノートに設けられ、前記ネットワーク・タロツ
    クと連続的な送信インターバルの間に所与の送信源から
    受信される第1のフレーミング文字との間の差を表わす
    値を測定するとともに、この値を1へラヒツク・メツセ
    ージと一緒に通(dリンクを介して前記受信ノードへ送
    信するための測定手段と7 1);i記受信ノードに設けられ、前記差を表わす値を
    受信し且つこの値に応答して前記受信ノードに;:9け
    ら才した受(+:tクロックを調整するための調整手段
    と; 前記受信ノードに設けられ、前記調’Ju1丁段に応答
    して前記第1のフレーミング文字と同期するように調整
    された第2のフレーミング文字を含むメツセージを前記
    送イ8ノードへ送信するための送信手段とを備えたこと
    を特徴とする、時分開通(8ネツトワークにおける同期
    方式。
JP59266574A 1984-03-29 1984-12-19 時分割通信ネツトワ−クにおける同期方式 Granted JPS60208136A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US594656 1984-03-29
US06/594,656 US4592050A (en) 1984-03-29 1984-03-29 Apparatus and method for providing a transparent interface across a satellite communications link

Publications (2)

Publication Number Publication Date
JPS60208136A true JPS60208136A (ja) 1985-10-19
JPH0317422B2 JPH0317422B2 (ja) 1991-03-08

Family

ID=24379821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59266574A Granted JPS60208136A (ja) 1984-03-29 1984-12-19 時分割通信ネツトワ−クにおける同期方式

Country Status (5)

Country Link
US (1) US4592050A (ja)
EP (1) EP0156213B1 (ja)
JP (1) JPS60208136A (ja)
CA (1) CA1218773A (ja)
DE (1) DE3573696D1 (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3410188C2 (de) * 1984-03-20 1986-10-23 Philips Patentverwaltung Gmbh, 2000 Hamburg Verfahren und Schaltungsanordnung zur Taktkorrektur in einer digitalen Datenübertragungseinrichtung
SE452231B (sv) * 1986-03-07 1987-11-16 Philips Norden Ab Forfarande for synkronisering av klockor ingaende i ett lokalt netverk av busstyp
US4737971A (en) * 1986-04-07 1988-04-12 American Telephone And Telegraph Company Synchronization detection circuit
US4780896A (en) * 1987-02-09 1988-10-25 Siemens Transmission Systems, Inc. High speed digital counter slip control circuit
US4815109A (en) * 1987-06-25 1989-03-21 Racal Data Communications Inc. Sampling clock synchronization
US4901368A (en) * 1987-10-19 1990-02-13 American Telephone And Telegraph Company Frequency translation correction scheme for satellite communication system
US4850032A (en) * 1987-11-18 1989-07-18 Motorola, Inc. Simulcast data communications system
US5255291A (en) * 1988-11-14 1993-10-19 Stratacom, Inc. Microprocessor based packet isochronous clocking transmission system and method
US5124980A (en) * 1989-03-20 1992-06-23 Maki Gerald G Synchronous multiport digital 2-way communications network using T1 PCM on a CATV cable
US5204882A (en) * 1990-12-14 1993-04-20 Bell Communications Research, Inc. Service clock recovery for variable bit rate services
GB2271251B (en) * 1992-10-01 1996-08-14 Digital Equipment Int Timer synchronisation system
US5991280A (en) * 1995-12-13 1999-11-23 Nec Corporation Method and system for controlling TDMA timing in satellite communication network
GB2321827B (en) 1997-01-31 2001-06-13 Ericsson Telefon Ab L M Telecommunications system
US5933468A (en) * 1997-03-06 1999-08-03 Telefonaktiebolaget L M Ericsson (Publ) Continuous synchronization adjustment in a telecommunications system
EP1052793B8 (en) * 1999-05-11 2009-04-01 Canon Kabushiki Kaisha Method and device for synchronisation between two networks
FR2828979A1 (fr) * 2001-08-23 2003-02-28 Cit Alcatel Compresseur, decompresseur, bloc de donnees et procede de gestion de ressources

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1285720A (en) * 1968-12-18 1972-08-16 Post Office Improvements in or relating to digital communication systems
US4005266A (en) * 1975-07-14 1977-01-25 The Singer Company Method and apparatus for synchronizing master and local time base systems
GB1577331A (en) * 1976-06-19 1980-10-22 Plessey Co Ltd Synchronisation arrangements for digital switching centres
US4144414A (en) * 1978-01-23 1979-03-13 Rockwell International Corporation Network synchronization apparatus
DE3170469D1 (en) * 1980-02-29 1985-06-20 Ibm Method and apparatus for multiplexing data of a plurality of data ports in ground stations of a tdma satellite communication system
US4494211A (en) * 1982-11-24 1985-01-15 The United States Of America As Represented By The Secretary Of The Navy Balanced system for ranging and synchronization between satellite pairs

Also Published As

Publication number Publication date
EP0156213A3 (en) 1987-10-21
JPH0317422B2 (ja) 1991-03-08
DE3573696D1 (en) 1989-11-16
CA1218773A (en) 1987-03-03
EP0156213A2 (en) 1985-10-02
EP0156213B1 (en) 1989-10-11
US4592050A (en) 1986-05-27

Similar Documents

Publication Publication Date Title
KR100291244B1 (ko) 등시링크프로토콜
US6278718B1 (en) Distributed network synchronization system
USRE39216E1 (en) Asynchronous processor access to a switch table in a network with isochronous capability
US6058109A (en) Combined uniform rate and burst rate transmission system
JPS60208136A (ja) 時分割通信ネツトワ−クにおける同期方式
US5054020A (en) Apparatus for high speed data communication with asynchronous/synchronous and synchronous/asynchronous data conversion
US5208809A (en) Communication network node
US6064670A (en) Matrix for switching between two multiplex groups
JPH06197130A (ja) 高速パケット交換装置およびデータパケットの経路指定方法
JP2004147348A (ja) スイッチング機構における等時性データのローカルループバック
KR20000016241A (ko) 기준 클록 신호를 가지는 네트워크로 데이터를 동기적으로 전송하기 위한 방법 및 시스템
KR100342566B1 (ko) 티디엠 버스 동기화 신호 콘센트레이터와 데이터 전송시스템 및 그 방법
MXPA04004402A (es) Transmision concurrente de trafico a partir de interfases de comunicacion multiples.
JPH0851451A (ja) 同期方法および同期装置、端末、交換装置
US6937613B1 (en) Method and apparatus for synchronization of high-bit-rate digital subscriber line signals
US6515962B1 (en) Hit-less switching pointer aligner apparatus and method
WO1999020009A1 (en) Rate control of channels on a time division multiplex bus
US5524107A (en) Multiport multidrop digital system
US7058090B1 (en) System and method for paralleling digital wrapper data streams
US6317442B1 (en) Data switching system with cross bar transmission
US5243334A (en) Partitioned switch with distributed clocks
US7408959B2 (en) Method and apparatus for ensuring cell ordering in large capacity switching systems and for synchronizing the arrival time of cells to a switch fabric
EP1500233B1 (en) Synchronising cell transmission for packet switching
JP2001119362A (ja) コントロールタイムスロット中継回路
JP2002305559A (ja) バルク転送装置およびバルク転送方法