JPS5833871A - Ｍｏｓ型半導体装置 - Google Patents
Ｍｏｓ型半導体装置Info
- Publication number
- JPS5833871A JPS5833871A JP13234181A JP13234181A JPS5833871A JP S5833871 A JPS5833871 A JP S5833871A JP 13234181 A JP13234181 A JP 13234181A JP 13234181 A JP13234181 A JP 13234181A JP S5833871 A JPS5833871 A JP S5833871A
- Authority
- JP
- Japan
- Prior art keywords
- film
- dielectric film
- single crystal
- dielectric
- silicon film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 10
- 239000013078 crystal Substances 0.000 claims abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 238000009792 diffusion process Methods 0.000 claims description 4
- 210000001015 abdomen Anatomy 0.000 claims 1
- 238000005224 laser annealing Methods 0.000 abstract description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はＭＯ８Ｏ８型体導体装置構造する。
従来、ＭＯ８ｍ半導体装置はシリコン単結晶半導体基板
表面にゲート誘電体膜、ゲート電極およびソース、ドレ
イン拡散領域を形成して構成される。
表面にゲート誘電体膜、ゲート電極およびソース、ドレ
イン拡散領域を形成して構成される。
しかし、前記従来技術によるＭＯ８型半導体装置ではソ
ース、ドレイン拡散領域のＰ−Ｎ接合部の電気容量が下
なため高速スイッチング特性が得られないという欠点が
ある。
ース、ドレイン拡散領域のＰ−Ｎ接合部の電気容量が下
なため高速スイッチング特性が得られないという欠点が
ある。
本発明はかかる従来技術の欠点をなくシ、高速スイッチ
ング特性を有するＭＯｆｇ型牛導体装置を提供すること
を目的とする。
ング特性を有するＭＯｆｇ型牛導体装置を提供すること
を目的とする。
上記目的を達成するための本発明の基本的構成は、シリ
コン単結晶半導体基体表面には部分的に誘電体膜が形成
され、該部分的に誘電体膜が形成された基板表面にはシ
リコン膜が形成され、前記誘電体膜の窓上のシリコン膜
とそれに連らなりた誘電体膜上のシリコン膜の一部が単
結晶シリコン膜で形成され、前記単結晶シリコン膜上に
は少なくともゲート誘電体膜とその上に形成されたゲー
ト電極および前記誘電体膜上の単結晶シリコン膜部には
ドレイン部あるいはソース部となる拡散層よりなるＰ−
’ｊｌ接合部が形成されて成るＭＯ８形半導体装置であ
ることを特徴とする。
コン単結晶半導体基体表面には部分的に誘電体膜が形成
され、該部分的に誘電体膜が形成された基板表面にはシ
リコン膜が形成され、前記誘電体膜の窓上のシリコン膜
とそれに連らなりた誘電体膜上のシリコン膜の一部が単
結晶シリコン膜で形成され、前記単結晶シリコン膜上に
は少なくともゲート誘電体膜とその上に形成されたゲー
ト電極および前記誘電体膜上の単結晶シリコン膜部には
ドレイン部あるいはソース部となる拡散層よりなるＰ−
’ｊｌ接合部が形成されて成るＭＯ８形半導体装置であ
ることを特徴とする。
以下、実施例を用いて本発明を具体的に説明する。
第１図は本発明の一実施例を示すＭＯ５型半導体装置の
断面図である。
断面図である。
１はシリコン単結晶半導体基板、２は誘電体膜、３は誘
電体膜２に開けられた窓部であり、４は単結晶シリ；ン
膜、５は誘電体膜２上に形成された単結晶シリコン膜、
６は単結晶シリコン膜５に形成された誘電体膜２上のＰ
−Ｎ接合部、７は誘電体膜２上の単結晶シリコン膜５と
連らなって形成された多結晶シリコン膜、８はゲート誘
電体膜、９は多結晶シリコンよりなるゲート電極である
シリコン基板１上の誘電体膜２と窓部３上に形成した多
結晶シリコン膜をレーザー、アニールすることにより、
単結晶シリコン膜４と５が形成される。
電体膜２に開けられた窓部であり、４は単結晶シリ；ン
膜、５は誘電体膜２上に形成された単結晶シリコン膜、
６は単結晶シリコン膜５に形成された誘電体膜２上のＰ
−Ｎ接合部、７は誘電体膜２上の単結晶シリコン膜５と
連らなって形成された多結晶シリコン膜、８はゲート誘
電体膜、９は多結晶シリコンよりなるゲート電極である
シリコン基板１上の誘電体膜２と窓部３上に形成した多
結晶シリコン膜をレーザー、アニールすることにより、
単結晶シリコン膜４と５が形成される。
この様にＰ−Ｎ接合部６を誘電体膜２上に形成すること
により、Ｐ−Ｎ接合部の接合容量が小さくなり、高速ス
イッチングが可能なＭＯａ型半導体装置が得られる効果
がある。
により、Ｐ−Ｎ接合部の接合容量が小さくなり、高速ス
イッチングが可能なＭＯａ型半導体装置が得られる効果
がある。
第１図は本発明の一実施例を示すＭＯＢ型半導体装置の
断面図である。 １・・・・・・シリコン単結晶半導体基板２・・・・・
・誘電体膜 ３・・・・・・誘電体膜窓部 ４・・・・・・単結晶シリコン膜 ５・・・・・・誘電体膜上単結晶シリコン膜６・・・・
・・Ｐ−Ｎ接合部 ７・・・・・・誘電体膜上多結晶シリコン膜８・・・・
・・ゲート誘電体膜 ９・・・・・・ゲート電極 以上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務
断面図である。 １・・・・・・シリコン単結晶半導体基板２・・・・・
・誘電体膜 ３・・・・・・誘電体膜窓部 ４・・・・・・単結晶シリコン膜 ５・・・・・・誘電体膜上単結晶シリコン膜６・・・・
・・Ｐ−Ｎ接合部 ７・・・・・・誘電体膜上多結晶シリコン膜８・・・・
・・ゲート誘電体膜 ９・・・・・・ゲート電極 以上 出願人 株式会社諏訪精工舎 代理人 弁理士 最上 務
Claims (1)
- シリコン単結晶半導体基体表面には部分的に誘電体膜が
形成され、該部分的に誘電体膜が形成された基板表面に
はシリコン膜が形成され、前記誘電体膜の窓部上のシリ
コン膜とそれに連らなった誘電体膜上のシリコン膜の一
部が単結晶シリコン膜で形成され、誘電体膜上シリコン
膜の他の部分が多結晶シリコン膜で形成され、前記単結
晶シリコン膜上には少なくともゲート誘電体膜とその上
に形成されたゲート電極および前記誘電体膜上の単結晶
シリコン腹部にはドレイン部あるいはソース部となる拡
散層よりなるＰ−Ｎ接合部が形成されて成る事を特徴と
するＭＯ＋９型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13234181A JPS5833871A (ja) | 1981-08-24 | 1981-08-24 | Ｍｏｓ型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13234181A JPS5833871A (ja) | 1981-08-24 | 1981-08-24 | Ｍｏｓ型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5833871A true JPS5833871A (ja) | 1983-02-28 |
Family
ID=15079067
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13234181A Pending JPS5833871A (ja) | 1981-08-24 | 1981-08-24 | Ｍｏｓ型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5833871A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5672530A (en) * | 1993-03-22 | 1997-09-30 | Sharp Microelectronics Technology, Inc. | Method of making MOS transistor with controlled shallow source/drain junction |
| US5726459A (en) * | 1993-04-19 | 1998-03-10 | Sharp Microelectronics Technology, Inc. | GE-SI SOI MOS transistor and method of fabricating same |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5623781A (en) * | 1979-08-02 | 1981-03-06 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semiconductor device |
-
1981
- 1981-08-24 JP JP13234181A patent/JPS5833871A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5623781A (en) * | 1979-08-02 | 1981-03-06 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Semiconductor device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5672530A (en) * | 1993-03-22 | 1997-09-30 | Sharp Microelectronics Technology, Inc. | Method of making MOS transistor with controlled shallow source/drain junction |
| US5932913A (en) * | 1993-03-22 | 1999-08-03 | Sharp Microelectronics Technology, Inc. | MOS transistor with controlled shallow source/drain junction, source/drain strap portions, and source/drain electrodes on field insulation layers |
| US5726459A (en) * | 1993-04-19 | 1998-03-10 | Sharp Microelectronics Technology, Inc. | GE-SI SOI MOS transistor and method of fabricating same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4052229A (en) | Process for preparing a substrate for mos devices of different thresholds | |
| JPS62104173A (ja) | 半導体装置 | |
| FR2433833A1 (fr) | Semi-conducteur comportant des regions de silicium en forme de projections a profil particulier et son procede de fabrication | |
| US4316203A (en) | Insulated gate field effect transistor | |
| JPS6410644A (en) | Manufacture of semiconductor device | |
| JPS5833871A (ja) | Ｍｏｓ型半導体装置 | |
| KR930018754A (ko) | 반도체 장치 | |
| JPS5643754A (en) | Manufacture of semiconductor device | |
| JPS5710268A (en) | Semiconductor device | |
| US4772568A (en) | Method of making integrated circuit with pair of MOS field effect transistors sharing a common source/drain region | |
| JPS6185868A (ja) | 薄膜トランジスタ | |
| KR870002666A (ko) | 반도체장치의 제조방법 | |
| JPS5694673A (en) | Semiconductor junction capacity device and manufacture thereof | |
| JPS6292360A (ja) | 相補型半導体装置 | |
| JPS5856460A (ja) | 半導体装置の製造方法 | |
| JPS6016466A (ja) | 半導体装置 | |
| JPH03169080A (ja) | 電界効果型トランジスタ | |
| JPS566464A (en) | Semiconductor device and manufacture thereof | |
| JPS5498581A (en) | Manufacture of field effect transistor | |
| JPS62193170A (ja) | 電界効果半導体装置の製造方法 | |
| JPS6431459A (en) | Semiconductor integrated circuit device | |
| JPS5612777A (en) | Vertical type field effect semiconductor device and manufacture therefor | |
| JPH01297852A (ja) | 半導体装置 | |
| JPS55130138A (en) | Semiconductor device and its manufacturing method | |
| JPS55143068A (en) | Insulated gate semiconductor device |