JPS5832298A - メモリ保護方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は処理の継続に必要なデータを記憶する記憶装
置（以下、固定メモリという。）を処理装置の暴走によ
る記憶内容破壊から保護する方法に関するものである。

一般に、ＭＰＵ、（マイクロプロセッサ）又ｕ　ＣＰＵ
（中央処理装置）などの処理装置を用いるコンピュータ
システムにおいて最近大きな問題となってきたのけ、固
−メモリの素子の破壊による永久障害よりもＪ近年激増
してきたアマチュア−線通信の電波その他の妨害電波等
の間欠障害により処理装置が暴走して、メモリ内容を破
壊したり、プログラムシーケンスが復旧しなくなったり
して、処理の継続が不可能になるといった形で永久障害
が生じることである。

これに対処する一つの方法上して、コンピュータシステ
ムを遠隔多重化することが知られているが、この方法に
おいては、ある系において上記間欠障害により処理装置
が暴走したときはコンピュータシステムの機能は維持さ
れるが、当該系のメモリ内容が破Ｉａすれることを防止
することができないから、破壊されたデ、−夕の修復が
非常に困難で、かつ、一時間がかかり面倒でこの発明は
上記の点に鑑み、シ、ステムを多重化する・しないに拘
らず、処理装置（ＭＰＵ　、　ＣＰＵ　）′　を用いる
−・つのシステム内において、固定メモリを多重化する
とともに、各々の固定メモリに対して及び固定メ％　Ｉ
Ｊ全全体対して所要の制御を施すことにより、第１に、
ある時点で間欠障害が発生しても記憶内容の破壊はその
時処理中の固定メモリのみに限り、他の固定メモリに影
響を与えないようにし、第２に、正常なデータを有する
他の固定メモリを用いて、前記破壊された固定メモリの
データの修復が行なえ、従って、第３に、システムは処
理の継続ができ、記憶内容破壊による永久障害を生じな
いようにした、メモリ保護方琺を提供することを、目的
とする。

上記各々の固定メモリに対する所要の制御と当てること
、及び各タイムスロットにおいて当初に割込みをかけて
プログラムを起動させ関連回路等をイニシャライズする
ことであり、また、固定メモリ全体に対する所要の制御
とは、各固定メモリを用いて行なわれる各タイムスロッ
トにおける処理結果について多数決をとること、多数決
の結果に基いて正常データを格納している固定メモリと
異常データを格納している固定メモリとを記憶すること
、及び多数決処理の次定メモリに書込みつる）イムスロ
ットにおいて該固定メモリー’ｗ他の固定メモリの正常
データを複写することである。

この発明では、上記目的を達成するため、第１図に示す
ように、−１処理サイクルを例えば４つのタイムスロッ
ト’　ＴＳ、〜ＴＳ４（細かく分割された時間帯）に分
割するとともに、各タイムスロットに対応して固定メモ
リを設けて各タイムスロットにおける処理時には当該タ
イムスロットに対応する固定メモリのみを書込み可能と
し、また、各タイムスロットにおけるプログラム実行の
当初にスロット割込み１１〜１４をかけ、前記４つのタ
イムスロットのうち前部の３つのタイムスロッ）ＴＳ、
〜Ｔ８３においては各々いずれも同一内容の処理（入力
・、処理・出力）を行ない、最後のタイムスロットＴ８
４においては前記３つのタイムスロットにおいて書込み
処理された固定メモリの内容について多数決をとるとと
もに、不一致が検出されたときは異常データを有する固
定メモリと正常データを有する固定メ羊りを記憶してお
き、次の処理サイクルにおける、異常データを有する固
定メモリに対応するタイムスロットの処理時に、他の固
定メモリの正常データを当該固定メモリに複写するよう
にしたものである。

次に、第２図に基いてこの発明の一実施例を説明する。

同図において■はマイクロプロセッサ、２は摘常メモリ
でありマイクロプロ七′ツサによる処理の途中で一時的
に使用されるデータを記憶する。３〜６はこめ発明に従
って設けられた固定メモリであり、記憶内容を゛破壊さ
れるとプログラム実行を継続できなくなるような、定数
等の情報を格納しておくもので、不揮発メモリで構成さ
れている。一定メモリ３〜６はあらかじめ番号が定めて
あり、マイクロプロセッサｌがアドレス□バス７に固定
メモリアドレス″信号を出力すると、デコーダ８により
当該アドレスに対応す□゛る１つの固定メモリが選択さ
れるようになっている。固定メモリ３〜６及びデコーダ
８は実際には１−７ツブメモリ２Ａを４つの記憶エリア
に分割し、各記憶エリアを固定メモ“す、又はデコーダ
として用いる。各固定メモリ３〜６にはマイクロプロセ
ッサのデータバス９が接続されているが、図面の複雑化
を防ぐためデータバスの固定メモリとの接続状態の′図
示は省略されている。　　　　□ １０はマイクロプロセッサにタイムスロット割込みをか
け、かつカウンタ１１を歩進させる発振器であり、力ヴ
ンタ１１は計数値′をマイクロプロセッサから前記アド
レスバス７に固定メモリを選択するために出力きれる信
号と同一構成の信号、例えば２進数で出力し、これをマ
イクロプロセッサ１及び一致回路１２に入力する。

一致回路１２にはまた、前記アドレスバス７からのスロ
ット番号が入力されるようになっている。

なお、マイクロプロセッサによって実行されるプログラ
ムは図外のリードオンリメモリに記憶されている。

上記構成による動作を説明する。マイクロプロセッサ１
がプログラム実行を開始すると、第１図の一処理サイク
ルにおける第１タイムスロットＴ８．ないし第３タイム
スロツト’Ｉ’Ｓ３までは、第３図に示すような同一内
容の処理を行なう。

すなわち、リセット時はカウンタ１１の値は２進数の７
ｎ″になっており、発振器１・０からの出力がタイムス
ロット割込み゛としてマイクロプロセッサに入力される
とプログラム実行が起動され、ハードウェアのイニシャ
ライズを行なってハードウェアに生じているかもしれ含
い誤動作をリセットする。また、タイムスロット割込み
が１同人ると、′カウンタ１１の値が２進数の００”　
になることによりマイクロプロセッサはアドレスバス７
の２本の導線にＯＯ”のスロット番号を出力する。デコ
ーダ８けアドレスバスを経て与えられたスロット番号を
味読して固定メモリ３を選択し、第１タイムスロットＴ
Ｓ、におけるマイクロプロセッサによるアクセスをこの
固定メモリ３に対してのみ可能とする。一方、カウンタ
ｌｌの値とアドレスバス７のスロット番号は一致回路１
２で比較されており、タイムスロット割込みに、より設
定されるタイムスロットと選択された固定メモリとが対
応したときは一致回路１２が出力して、ゲート１３を開
くため、マイクロプロセッサ、、１がも与えられていた
書込み信号目が・そのゲＪＪｉｓを経て各固定メモリ３
〜６に与えられる。こうして、第１タイムスロットＴＳ
、においては、スロット番号により選択された固定メモ
リ３にのみ、データバ−夕を修復する。

上記間欠障害によりプログラム暴走を生じて異常なデー
タを書込まれた（記憶内容が破壊された）固定メモリに
、他の固定メモリの正常なデータをコピーする方法とし
ては、第４タイムスロツトにおいて固定メモリ６に異常
固定メモリのアドレスと正常固定メモリの正゛常データ
とを記憶しておき、次処理サイクル時に固定メモリから
アドレスと正常データを読出して黒常固定メモリに書込
む方法と、固定メモリ６には異１固定メモリのアドレス
のみを記憶しておき、次処理サイクルにおいて固定メモ
リ６のアドレスと他の正常固定メモリから正常データを
読出して当該異常固定メモリに書込む方法とのいずれか
を使用することができる。

なお、上記７本発明を実施する場合、タイムスロット割
込みの時間間隔は１、妨害電波、ノイズ等の間欠障害め
持続時間と各タイムスロットにおける処理時間を加えた
時間以上をとる必要がある。このようにすれば、間欠障
害が発生しても、それによりメモリ内容が破壊される固
定メモリ、ないしメモリエリアは１タイムス、ロットに
対応するものに止めることができる。

上記実施例では、各タイムスロットにおける入力・処理
−出力をいずれのタイムスロットにおいても同一内容の
入力がある場合を前提としたが、時間の経過とともに各
タイムスロットでの入力データが変動するような場合で
あっても、ある時点でのデータを第４タイムスロツトの
固定メモリ６に入力しておき、他のタイムスロットでの
処理時にその固定メモリ９データを読出して使用すれば
、第′工ないし第３のりずれのタイムスロットでも同一
内容の出力が可能であるから、この門明方法を使用して
システム全体のメモリ内容の保全を行なうことが可能で
ある。

また、上述されたように一１各固定メモリ３〜６は、各
々対応贅るタイムスロットにおいてしか、書換えができ
ない。従って、各固定メモリのハードウェアとしての機
能自体が正常であるかどうかのテストを行なう場合は、
第１図に示しであるように、各タイムスロットにおいて
処理後にメモリテスト、すなわち、書込み処理後に当該
固定メモリを読出しその内容と書込み処理時に書込もう
とした内容との照合、を行なうこととなろう。最後のタ
イムスロットで使用される固定メモリは上述のように、
多数決、不一致の場合の記憶、入力、及び出力などの命
令を記憶している。このマイクロプロセッサ自体の機能
のテストを行なう場合も、最後のタイムスロットの当初
に、命令テストを行なうことになろう。

上述のように、この発明によれば、第１に、１処理サイ
クルを複数のタイムスロットに分割するとともに、各タ
イムスロットに対応して処理の継続に必要なデータを記
憶するメモリを設けて、各タイムスロットの当初にかけ
られるタイムスロット割込みにより順次書込み可能とさ
れる前記メモリを用いて書込み処理をするから。

ある時点で間欠障害が発生しても記憶内容の破壊はその
時処理中のタイムスロットのメモリのみに限られるため
、他のメモリに影響が及ばないので、当該他のメモリを
用いて処理を続行することができる。

第２に、複数のタイムスロットのうち最後のタイムスロ
ットを除くほかのタイムスロットにおいては同一内容の
処理をさせ、最後、のタイムスロットにおいては、他の
タイムスロットにおいて書込み処理されたメモリの内容
について多数決をとり、、かつ、゛不一致を検出したと
きは異常データを書込んだメモリと正常データを書込ん
だメモリを記憶し、次処理サイクルにおいて異常メモリ
に正常デ′−夕のコピーをするから、メモリの間欠障害
の検出及び同門が可能であり、従ッて、コンピュータシ
ステムは処理の継続ができ、記憶内縁破壊による永久障
害を生じない。

妨害電波等による間欠障害に限らず、命令の誤動作等に
よるマイクロプロセッサの暴走によって生じる記憶内容
の破壊の検出及び修復も可能である。

第３に、各タイみスロットの当初に割込みを

【図面の簡単な説明】

１゛°°マイクロプロセツサ　　１ドヵウ、り２川通常
メモリ１２・・・一致回路 ３ゞ６°°゛固定メモリ　　　　１３・・・ケート８°
°°デコーダ　　　　　　１４・・・書込み信号１０・
・・発振器 １ 特許ｔＢ願入　　日本信号株式会社 特開昭５８−３２２！Ｊ８　（５＞ 、・１１ １ 、＄４Ｍ１ Ｊ″３＃ −６′ｌ

Claims (1)

【特許請求の範囲】
1. １処理サイクルを複数のタイムスロットに分割するとと
   もに、各タイムスロットに対応して処理の継続に必要な
   データを記憶するメモリを設けて、各タイムスロットの
   当初にタイムスロット割込みをかけてプログラムを起動
   させて最後のタイムスロットを除く他の各タイムスロッ
   トにおいて、は前記タイムスロット割込みにより順次書
   込み可、能とされる前記メモリを用いて、同一内容の処
   理をさせ、前記最後のタイムスロットにおいては前記能
   のタイムスロットのメモリの内容について多数決をとり
   、不一致を検出したときは異常メモリと正常メモリとを
   記憶し、次の処理サイクルにおいて当該異常メモリを用
   いるタイムスロットにおける処理の始めに、前記正常メ
   モ゛すの内容を前記異常メモリにコピーすることを特徴
   とするメモリ保護方法。