JPS5829614Y2 - ミユ−テイング回路 - Google Patents
ミユ−テイング回路Info
- Publication number
- JPS5829614Y2 JPS5829614Y2 JP14115077U JP14115077U JPS5829614Y2 JP S5829614 Y2 JPS5829614 Y2 JP S5829614Y2 JP 14115077 U JP14115077 U JP 14115077U JP 14115077 U JP14115077 U JP 14115077U JP S5829614 Y2 JPS5829614 Y2 JP S5829614Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistor
- collector
- diode
- muting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Amplifiers (AREA)
Description
【考案の詳細な説明】
本考案はテープレコーダ等のミューティング回路に関す
る。
る。
従来のミューティング回路は、第１図に示すように構成
されている。
されている。
１，２は電源投入後ミューティングを解除するまでの時
間を決定する時定数回路を構成する抵抗とコンデンサ、
３はコンデンサ２の放電経路となるダイオード、４，５
は電流増幅用トランジスタ６のベースへ信号を供給する
抵抗、Ｔはトランジスタ６のコレクタ抵抗、８は直流電
源の正側とコレクタ抵抗１を電源開放後直離するダイオ
ード、９は電源開放後一定時間電荷を蓄えるコンデンサ
、１０は波形整形用ツェナーダイオード、１１は信号ラ
イン１３にコレクタを接続しミューティングをかげるト
ランジスタ１２のベース抵抗である。
間を決定する時定数回路を構成する抵抗とコンデンサ、
３はコンデンサ２の放電経路となるダイオード、４，５
は電流増幅用トランジスタ６のベースへ信号を供給する
抵抗、Ｔはトランジスタ６のコレクタ抵抗、８は直流電
源の正側とコレクタ抵抗１を電源開放後直離するダイオ
ード、９は電源開放後一定時間電荷を蓄えるコンデンサ
、１０は波形整形用ツェナーダイオード、１１は信号ラ
イン１３にコレクタを接続しミューティングをかげるト
ランジスタ１２のベース抵抗である。
上記回路において、電源が投入されると、コンデンサ９
はダイオード８を通して急速に充電される。
はダイオード８を通して急速に充電される。
しかし、トランジスタ６のベース電圧は抵抗１、コンデ
ンサ２０時定数によってゆるやかに上昇する。
ンサ２０時定数によってゆるやかに上昇する。
したがって、トランジスタ６は電源投入後前記時定数に
よって決められた時間だけしゃ断状態であるため、トラ
ンジスタ１２のベースへトランジスタ６のコレクタ抵抗
１、波形整形用ツェナーダイオード１０および抵抗１１
を通してベース電流が供給され、ミューティングトラン
ジスタ１２は導電となり、信号ライン１３は低インピー
ダンスによって接地されることとなりミューティングが
かかる、また、電源開放時には、コンデンサ２はダイオ
ード３を通して放電されるので、トランジスタ６は電源
開放後直ちにベース電圧の低下によりしゃ断状態となる
。
よって決められた時間だけしゃ断状態であるため、トラ
ンジスタ１２のベースへトランジスタ６のコレクタ抵抗
１、波形整形用ツェナーダイオード１０および抵抗１１
を通してベース電流が供給され、ミューティングトラン
ジスタ１２は導電となり、信号ライン１３は低インピー
ダンスによって接地されることとなりミューティングが
かかる、また、電源開放時には、コンデンサ２はダイオ
ード３を通して放電されるので、トランジスタ６は電源
開放後直ちにベース電圧の低下によりしゃ断状態となる
。
コンデンサ９は電源開放後はダイオード８によって直流
電源の正側と絶縁されているため直流電源を通しては放
電されず、トランジスタ６の、コレクタ抵抗１と、ツェ
ナーダイオード１０と抵抗１１を通してトランジスタ１
２０ベース電流として放電されることになる。
電源の正側と絶縁されているため直流電源を通しては放
電されず、トランジスタ６の、コレクタ抵抗１と、ツェ
ナーダイオード１０と抵抗１１を通してトランジスタ１
２０ベース電流として放電されることになる。
したがってトランジスタ１２は電源開放後直ちに導通状
態となり、信号ライン１３を低インピーダンスによって
接地することになりミューティングがかかる。
態となり、信号ライン１３を低インピーダンスによって
接地することになりミューティングがかかる。
しかしながら、実際には、ツェナーダイオードによって
波形は完全には整形しきれていないため ミューティン
グの解除の変化はなだらかであり、解除しきれるまでの
間、信号はリミッタがかかったような状態となり、もし
、その時点において信号があれば、その信号はかなり歪
んで出力されるものである。
波形は完全には整形しきれていないため ミューティン
グの解除の変化はなだらかであり、解除しきれるまでの
間、信号はリミッタがかかったような状態となり、もし
、その時点において信号があれば、その信号はかなり歪
んで出力されるものである。
本考案は上記のような欠点のないものをえようとするも
のである。
のである。
本考案は、そのため、第２図に示すように構成する。
第２図において、１〜１３は第１図におけると同一ない
し相当の部品であり、１４，１５はトランジスタ６のコ
レクタ電圧を分割する抵抗、１６は抵抗１４，１５によ
る分割電圧がベースに供給されるトランジスタ、１７は
トランジスタ１６のコレクタ抵抗である。
し相当の部品であり、１４，１５はトランジスタ６のコ
レクタ電圧を分割する抵抗、１６は抵抗１４，１５によ
る分割電圧がベースに供給されるトランジスタ、１７は
トランジスタ１６のコレクタ抵抗である。
第２図の回路において電源が投入されると、コンデンサ
９はダイオード８を通して急速に充電される。
９はダイオード８を通して急速に充電される。
しかし、トランジスタ１６のエミッタ電圧は抵抗１とコ
ンデンサ２から成る時定数回路の時定数にしたがってゆ
るやかに上昇するので、トランジスタ１６は、電源投入
後、前記時定数によって決定される一定時間しゃ断状態
であり、トランジスタ６もしゃ断状態であって□ニーテ
ィングがかかることになる。
ンデンサ２から成る時定数回路の時定数にしたがってゆ
るやかに上昇するので、トランジスタ１６は、電源投入
後、前記時定数によって決定される一定時間しゃ断状態
であり、トランジスタ６もしゃ断状態であって□ニーテ
ィングがかかることになる。
そして、コンデンサ２の両端電圧がトランジスタ１６の
ベース・エミッタ間順電圧を越えた瞬間、トランジスタ
１６は導通となるのであるが、トランジスタ１６のベー
スにはトランジスタ６によってそのコレクタから正帰環
カかかるため、その変化は素早い、したがって、トラン
ジスタ６もしゃ断状態から導通状態に素早く変化し、こ
のため、信号ラインに発生する歪は非常に軽減される。
ベース・エミッタ間順電圧を越えた瞬間、トランジスタ
１６は導通となるのであるが、トランジスタ１６のベー
スにはトランジスタ６によってそのコレクタから正帰環
カかかるため、その変化は素早い、したがって、トラン
ジスタ６もしゃ断状態から導通状態に素早く変化し、こ
のため、信号ラインに発生する歪は非常に軽減される。
また、電源の開放時には、コンデンサ２は素早く放電し
、トランジスタ１６のエミッタ電圧が素早く下がること
により、トランジスタ１６とトランジスタ６は素早くし
ゃ断状態となり、直ちにミューティングがかかることに
なる。
、トランジスタ１６のエミッタ電圧が素早く下がること
により、トランジスタ１６とトランジスタ６は素早くし
ゃ断状態となり、直ちにミューティングがかかることに
なる。
以上のように、本考案は、ＰＮＰのトランジスタとＮＰ
Ｎのトランジスタを擬似サイリスタ構成にし互いに正帰
還をかけるようにしたことにより、立ち上り、立ち下が
りの変化をすばやく行わせ、その変化時に発生する信号
ラインへの歪を非常に軽減することができる効果がある
ものである。
Ｎのトランジスタを擬似サイリスタ構成にし互いに正帰
還をかけるようにしたことにより、立ち上り、立ち下が
りの変化をすばやく行わせ、その変化時に発生する信号
ラインへの歪を非常に軽減することができる効果がある
ものである。
第１図は従来のミューティング回路図、第２図は本考案
の一実施例の回路図である。 Ｌ４，５，７，１１，１４，１５，１７・・・・・・抵
抗、２，９・・・・・・コンデンサ、３，８・・・・・
・ダイオード、６，１２，１６・・・・・・トランジス
タ、１０・・・・・・ツェナーダイオード、１３・・・
・・・信号ライン。
の一実施例の回路図である。 Ｌ４，５，７，１１，１４，１５，１７・・・・・・抵
抗、２，９・・・・・・コンデンサ、３，８・・・・・
・ダイオード、６，１２，１６・・・・・・トランジス
タ、１０・・・・・・ツェナーダイオード、１３・・・
・・・信号ライン。
Claims (1)
- 直流電源の正側とアームの間に接続した抵抗とコンデン
サの第１の直列回路、同じく接続した直流電源の正側に
アノードを接続したダイオードとコンデンサの第２の直
列回路、直流電源の正側にカソードを接続した第１の直
列回路の抵抗と並列の第１のダイオード、第１のダイオ
ードのアノードにエミッタを接続し、ベースとコレクタ
をそれぞれの抵抗を介してアースしたＰＮＰ）ランジス
タ、ＰＮＰトランジスタのコレクタに抵抗を介しテヘー
スを接続し、ＰＮＰ ）ランジスタのベースに抵抗を介
してコレクタを接続し、エミッタをアースしたＮＰＮ）
ランジスタ、とのＮＰＮ）ランジスタのコレクタと第２
の直列回路のダイオードのカソードの間に接続した抵抗
、上記ＮＰＮトランジスタのコレクタに抵抗を介してベ
ースを接続されたミューティングトランジスタから成る
テープレコーダ等におけるミューティング回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14115077U JPS5829614Y2 (ja) | 1977-10-20 | 1977-10-20 | ミユ−テイング回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14115077U JPS5829614Y2 (ja) | 1977-10-20 | 1977-10-20 | ミユ−テイング回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5466749U JPS5466749U (ja) | 1979-05-11 |
| JPS5829614Y2 true JPS5829614Y2 (ja) | 1983-06-29 |
Family
ID=29116726
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14115077U Expired JPS5829614Y2 (ja) | 1977-10-20 | 1977-10-20 | ミユ−テイング回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5829614Y2 (ja) |
-
1977
- 1977-10-20 JP JP14115077U patent/JPS5829614Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5466749U (ja) | 1979-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3939399A (en) | Power circuit with shunt transistor | |
| US3898576A (en) | Direct-coupled amplifier provided with negative feedback | |
| JPS5829614Y2 (ja) | ミユ−テイング回路 | |
| US2968748A (en) | Monostable multivibrator and amplifier circuit | |
| JPS5837132Y2 (ja) | クリック防止回路 | |
| US4977340A (en) | Device for protecting an electrical circuit against interference pulses | |
| JPS5915124Y2 (ja) | 電力増幅回路 | |
| JPH0238509Y2 (ja) | ||
| JP2625892B2 (ja) | 電源投入時の誤動作防止回路 | |
| JPS5852727Y2 (ja) | クリック防止回路 | |
| JPH0132412Y2 (ja) | ||
| JPS5824514Y2 (ja) | 信号供給装置 | |
| JPS6130325Y2 (ja) | ||
| JPS623857Y2 (ja) | ||
| JPS5936035Y2 (ja) | サイリスタ発振回路 | |
| JPH0516725Y2 (ja) | ||
| JPH0537250Y2 (ja) | ||
| JPS5826850B2 (ja) | アステ−ブルマルチバイブレ−タ | |
| JPH0134556Y2 (ja) | ||
| JPS5925496B2 (ja) | オ−デイオ装置におけるミユ−テイング回路 | |
| JPS5822889U (ja) | 高圧安定化回路 | |
| JPH0154885B2 (ja) | ||
| JPS6122291Y2 (ja) | ||
| JPS5931045Y2 (ja) | 帰還増幅回路 | |
| JPS6329293Y2 (ja) |