JPS5828741B2 - 半導体装置の実装装置 - Google Patents

半導体装置の実装装置

Info

Publication number
JPS5828741B2
JPS5828741B2 JP56198705A JP19870581A JPS5828741B2 JP S5828741 B2 JPS5828741 B2 JP S5828741B2 JP 56198705 A JP56198705 A JP 56198705A JP 19870581 A JP19870581 A JP 19870581A JP S5828741 B2 JPS5828741 B2 JP S5828741B2
Authority
JP
Japan
Prior art keywords
printed circuit
circuit card
module
substrate
epoxy
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56198705A
Other languages
English (en)
Other versions
JPS57155751A (en
Inventor
マリオ・イー・エツカー
レオナード・テイ・オルソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS57155751A publication Critical patent/JPS57155751A/ja
Publication of JPS5828741B2 publication Critical patent/JPS5828741B2/ja
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486Via connections through the substrate with or without pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/52Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/361Assembling flexible printed circuits with other printed circuits
    • H05K3/363Assembling flexible printed circuits with other printed circuits by soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01019Potassium [K]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01057Lanthanum [La]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0201Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H05K1/0203Cooling of mounted components
    • H05K1/0204Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
    • H05K1/0206Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • H05K1/112Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113Via provided in pad; Pad over filled via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09372Pads and lands
    • H05K2201/09472Recessed pad for surface mounting; Recessed electrode of component
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09572Solder filled plated through-hole in the final product
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10659Different types of terminals for the same component, e.g. solder balls combined with leads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10666Plated through-hole for surface mounting on PCB
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10681Tape Carrier Package [TCP]; Flexible sheet connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10727Leadless chip carrier [LCC], e.g. chip-modules for cards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742Details of leads
    • H05K2201/1075Shape details
    • H05K2201/10878Means for retention of a lead in a hole
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2036Permanent spacer or stand-off in a printed circuit or printed circuit assembly
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/043Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • H05K3/308Adaptations of leads
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3447Lead-in-hole components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452Solder masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Description

【発明の詳細な説明】 〔本発明の分野〕 本発明は、適当な基板上に支えられた半導体装置即ちチ
ップを相補的な(complementary )印刷
回路カードに相互接続するための改良された手段に関す
る。
セラミック基板上に半導体装置を設け、そして基板中の
通し穴(via hole )により半導体装置と電気
的に接触する、基板の下側にとり付けられたピンを使用
して印刷回路カードへ上記装置を相互接続することは、
半導体分野では、良く知られている。
基板の下側のピンは、印刷回路カードに設けられたメッ
キされた通し穴と係合する。
現在の先行技術を用いては、面配列のピン・グループ(
area array pin groups )を有
するピン構造の実際の密度は、通常0.25crILと
考えられている。
一般に0.25cmよりもピン間隔を減少させる試みは
、結果として、厳しい製造の公差、高コスト並びにメッ
キされた通し穴の増加された密度により生じるり、C,
降下及び配線口子を補うための増加される積層レベルを
生じる。
基板の下側のピンの数を増加することは、関係する印刷
回路カードにおけるメッキされた通し穴の対応する増加
を必要とする。
ピンは通常、カート沖のメッキされた通し穴内で再流ハ
ンダ付げ(reflow 5older )される。
ピンの数の増加は、メッキされた通し穴から印刷回路カ
ード中の内部電力平面を通る熱伝導を向上させる。
これは結果として、印刷回路カードからピン留めされた
基板を除去するのに、所望の加熱よりもより高くなるこ
とを必要とする。
このより高く要求される基板除去温度の幾つかの2次的
影響は、次のようなものである。
即ち、含まれる物質の熱膨張係数の差によるピンとメッ
キされた通し穴の応力がより高くなると、印刷配線は電
気的に不連続になり、そしてメッキされた通し穴は″Z
u軸に沿ってひびが入ることになることである。
セラミック基板の下側におけるピンの数を増加させるこ
とは、通常基本的なピンの間隔を0.254のの間隔に
保ちながら達成される。
それで、これはより大きなセラミック基板、より高価な
項目及びマウントするためのより大きな印刷回路カード
の面積を必要とする。
ピン間隔を0.254cIrLから減少させる試みは、
通常、印刷回路カード内に配線チャンネルの妨害を生じ
ることになる。
配線チャンネルの妨害は、印刷回路カード中への内部配
線平面の数を増加させることにより補われるが、これは
また高価な解決である。
さらに、当分前におけるより高い性能の回路をめざす一
般的傾向を考えると、印刷回路カード中の内部配線平面
の数を増加させることは、微細ストリップ伝送ラインか
ら、A、C,基準平面として働くより多くの内部金属層
を結果としてさらに必要とすることになる3重金属板伝
送ラインの形状(tri −platetrans m
1ssion 1ine conf iguratio
n )への変化をおそらく必要とすることになるであろ
う。
最後に、3重金属板構造の使用は、必要とされる誘電体
物質(エポキシ−ガラス)の相対的な量を増加させ、そ
の結果印刷回路カードの厚さに対するメッキされた通し
穴の径のネガティブなアスペクト比(negative
aspect ratio )を生じ、またコストの
増加を結果として生じる。
〔先行技術〕
米国特許第3594619号公報は、チップ・キャリヤ
へフェイス・ボンディングするためのビーム・リード・
チップに関する。
その主要な特徴は、熱的な向上である。
即ち、チップにおけるビーム・リードの空いた領域内に
電気的にパッシブな(passive )接点を作り、
そしてセラミック・キャリヤ基板への接点のフェイス・
ボンディングを提供することにより、改良された熱的性
能を果すことである。
代わりに、さらにビーム・リードが、チップ及びセラミ
ック・キャリヤ基板の間の熱的パスとして使用され得る
このような装置は、電気的相互接続の必要が増加すると
、余分の熱的接触が減少しなげればならないという点で
、自己制限的である。
上記米国特許の発明は、配置の自由度もまた次のような
手順の適用の能力も有していないことを除けば、フェイ
ス・ボンドされたチップ上にダミー制御されたつぶれる
ハンダ接合(dummy controlled co
llapse 5older joints )を用い
て実施することにたとえられる。
本発明は、全チップ表面上に熱用のグリースを使用する
ので、主要な熱的パスはチップの背面から保護カバーま
でである。
これ故に、キャリヤの膜を通る熱の流れは、2次的であ
り且つ最小である。
米国特許第3614832号公報は、半導体ダイス(d
ie)からセラミック・キャリヤへ周辺に配置された電
気的なジャンパー(jumper )をボンドしそして
転送するための手段を述べている。
開示された転写印刷転送装置の絶縁成分は、溶剤の使用
により除去される。
絶縁物質の除去は、開示されているように多層配線の可
能性の選択を不可能にする。
米国特許第3624462号公報は、半導体及びそのキ
ャリヤ間のフェイス・ボンディング技術に依存する半導
体のフォト・アレイ構造に関する。
キャリヤQ東最小の混線乃至は全く混線無しに、光の明
確な束の転送を果たすための、短いファイバー光学成分
の融合された束を含む。
これは、本発明の柔軟な膜部材と関係しない、しっかり
とフェイス・ボンドされたマウンティング解決策である
米国特許第3662230号公報は、支持印刷回路カー
ドへの面接触を果すために、ピンが形成されたヘッダを
有するハーメチック・パッケージに関する。
半導体チップはヘッダへ゛バック・ダウン”ボンドされ
、半導体チップから適当なヘッダ・ピンの端部まで電気
的なパスを提供するために、半導体の上面側上で薄膜配
線システムが用いられる。
当該米国特許はさらに、ハーメチック・キャリヤを回路
カードへ接続するためにピンを使用するが、本発明の一
目的は、キャリヤと支持印刷回路カードとの間のピンの
必要を無くすことである。
米国特許第3780352号は、上記米国特許第366
2230号の分割したものである。
それ故に、米国特許第3662230号に適用され得る
議論が、また米国特許第3780352号にも当てはま
る。
米国特許第3868724号公報は、今日産業分野にお
いてテープ・オートメーション・ボンデインタとして一
般に知られている構造に関する。
この半導体相互接続構成は、基本的には、増加的に進め
るために(for incremental adva
nce )その縁部分に沿って設けられたスプロケット
・ホールを有する、リールにマウントされる連続テープ
を含む。
このテープは、半導体ダイスが、ボンドされ、運ばれ、
テストされ、焼成されそして結果的にカプセル化され(
encapsulated )、切り取られそして付着
される、又はキャリヤとして働(、テープの単一表面上
に印刷されたビーム・リードを有するように、特徴付け
られる。
この構造は、領域のアレイ相互接続にも、また半導体か
ら多重レベルの配線を免れるのにも適していないし、本
発明とは非常に異なっている。
I BM T D B、 Vol、21 、 A、2
、July78、p、569は、本発明の膜部材 (membrane )に幾らか類似性を有する膜の装
置を述べている。
しかし、TDBの装置は、各半導体が、最適の熱消散パ
スを果たすための金属製の保護カバーと密に接触して維
持され得るのだが、特にメモリ・システムにおいてセラ
ミック・キャリヤ上のピンを共有する目的を有する1組
の半導体ダイスに全体が構成されている。
TDBの膜部材は、本発明のようにキャリヤ・ピンを無
くしそして関係する回路カードにおいて向上がなされる
ことを志向するセラミック・キャリヤ上では使用されて
いない。
〔本発明の目的〕
本発明の第1目的は、完全に貫通するメッキされた通し
穴即ちメッキ貫通孔の必要を減らし、印刷回路カードの
性能特性を向上させることができる、新規な雄型の接続
手段を有する印刷回路カードを提供することである。
本発明の第2目的は、支持手段としてばかりでなく電気
的な接続手段及び熱伝導手段としても働く弾力性のバイ
アス手段により、半導体チップのキャリヤ若しくは基板
を印刷回路カード上にマウントする新規な手段を提供す
ることである。
本発明の第3目的は、半導体チップ・キャリヤの境界の
外側領域において半導体チップ・キャリヤを相補的な印
刷回路カードと相互接続する、柔軟で伸張性のある、多
重−レベルの配線膜部材を提供することである。
本発明の第4目的は、半導体チップ・キャリヤと印刷回
路カードとの間に改良された接続システムを提供するこ
とである。
本発明の第5目的は、接続の数が先行技術の装置に比べ
て非常に増加された、半導体チップ・キャリヤと印刷回
路カードとの間の接続手段を提供することである。
本発明の第6目的は、機械的及び熱的特性の重大な違い
を有する物質がそのような機械的及び熱的特性における
違いによる問題を生じることなく接続され得る、半導体
チップ・キャリヤと印刷回路カードとの間の接続を提供
することである。
本発明の第7目的は、電力の伝送能力を減少させること
になる、印刷回路カード中でのメッキ貫通孔の広範な使
用を含まない、半導体チップ・キャリヤと印刷回路カー
ドとの間の接続手段を提供することである。
本発明の第8目的は、通常のピン型の接続手段を使用す
ることなくキャリヤ上で非常に高い通し穴実装密度を達
成し得る、上記の印刷回路カードと、上記の弾力的にバ
イアスされた半導体チップ・キャリヤの支持アセンブリ
と、上記の柔軟で伸張性のある多重−レベルの配線膜部
材との新規な組合せを提供することである。
上記のように達成される高い通し穴実装密度は、キャリ
ヤのサイズの実質的な縮小を可能にし、例えば、通常の
ピン設計の35朋セラミツク・チップ・キャリヤは、サ
イズが251ft7rLまで縮小され得る。
そしてまた、35mmのピンどめされた構成よりも10
4に相当するピン数だけ多い300の相互接続能力を提
供する。
さらに、印刷回路カード上で必要な表面マウンド領域は
、ピンどめされたキャリア及び膜部材のキャリヤに対し
てはともに同じである。
本発明の第9目的は、上記の配線膜部材の末端に位置す
るくぼみ即ち接触パッド(contact pad)の
印刷回路カード上の突出部へのめくら位置合せ(bli
nd registration )を与えるように、
印刷回路カード中のくぼんだ凹所から印刷回路カード上
の実際の突出部へのめくらメッキされた(blindp
lated)通し穴の転換手段をもたらすことである。
本発明の第10目的は、信号ラインの並行をな(しそし
てこれ故に印刷回路カード内のどの印刷ライン間の信号
の混信を打ち消し、けれどもどの印刷ラインもめくらメ
ッキされた通し穴により接続され得るように、全ての平
面上のラインが互いに斜めに向げられている( ske
wed ) 、印刷回路カード内の印刷ラインの任意の
新しい方向付けを提供することである。
本発明の第11目的は、信号ラインが上記のように斜め
に向けられそしてどれもめくらメッキされた通し穴によ
りさえぎられている、印刷回路カード中の電力分配平面
の一方の側の上に全ての印刷信号平面を任意に配置する
ことを提供することである。
さらに、電力分配レベルに接続されるそれらのメッキ通
し穴のみが、印刷回路カード中で完全に貫通するメッキ
貫通孔である必要がある。
通常の印刷回路カードは、結果として受容できない信号
のレベルの結合を生じる直交する信号平面の組(ort
hogonal signal plane pair
s )に依存するので、このような構成は達成できない
17乃至34%の全配線能力の増加がまた、達成され得
る。
本発明の第12目的は、結果として印刷回路カードの配
線能力を向上させることになる、印刷回路カードの両表
面上に上記の膜部材を受は入れることが任意にできる印
刷回路カードを提供することである。
このような印刷回路カードの配線能力は、印刷回路カー
ドの構成が他に平行な平面配線を有しない微細ストリッ
プ伝送ラインを使用するような通常の印刷回路カードに
比べて、約2.6倍の増加を示し得る。
そのために最小の結合されたライン長を提供する。
〔本発明の特徴〕
通常のピンを用いる印刷回路カードに接続された典型的
な先行技術の半導体チップ・キャリヤ、即ち、ピンが半
導体チップ・キャリヤの本質的な部分であり、本発明の
ように半導体チップ・キャリヤとは無関係ではないもの
では、現在の先行技術を用いても、36關の半導体チッ
プ・キャリヤには196ピン程度を提供することがせい
ぜいである。
これとは対照的に、半導体チップ・キャリヤとは無関係
な半導体チャノ・キャリヤ/印刷回路カード接続手段、
即ち、本発明による柔軟で、伸張性があり、多重−レベ
ルの配線膜部材が使用される本発明では、例えば、36
mmの半導体チップ・キャリヤにおいて、127mmの
中心に729個の接続を提供し、0.635mmの中心
に2809個の接続を提供するように、接続の数を非常
に増加させることが可能である。
本発明の目的は、以下の個々の成分及び組合せにより達
成される。
即ち、柔軟で、伸張性があり、多重レベルの配線膜部材
に付着された半導体チップ・キャリヤ若しくは基板。
上記膜部材は、キャリア若しくは基板上に支えられた1
以上の半導体チップと電気的に接触し、上記キャリヤ若
しくは基板の周辺外側の上記膜部材の領域に接続手段が
提供されている。
印刷回路カードと接触する上記半導体チップ・キャリヤ
若しくは基板を支持する弾性バイアス手段。
この弾性バイアス手段は上記半導体チップ及び上記印刷
回路カードと電気的及び熱的に接触している。
上記柔軟で、伸張性があり、多重−レベルの配線膜部材
により及び上記基板により、上記半導体チップと電気的
に接触して上記印刷回路カードを配置するように適用さ
れた接続手段を含む印刷回路カード。
任意に、印刷回路カードは、接続手段及びめくらメッキ
された通し穴により相互接続され斜めに向けられた印刷
配線を含み得る。
さらに、印刷回路カードは、任意に、柔軟で、伸張性が
あり、多重−レベルの配線膜部材をマウントするために
、両露出表面上に接続手段を含み得る。
〔本発明の実施例〕
最初に第1図を参照するに、上からの透視図で示された
モジュール10(以後、特に示さなければ、”モジュー
ル″という言葉は、結局半導体チップがマウントされる
ことになるような半導体チップ・キャリヤを示すために
しばしば使用される。
)は、フォトレジスト層12で過剰被覆されたセラミッ
ク基板即ちキャリヤ11を含む。
以後、特に示さなければ、”半導体チップ・キャリヤ″
、”基板パ及び1キヤリヤ″という言葉は、互換的に使
用される。
基板11は正方形として示されているが、これは必須で
はない。
基板11の上部表面を示すために、フォトレジスト層1
2は破断透視図で示されている。
典型的にはコダックのKTFRのようなフォトレジスト
・ネガティブ・フォトレジストが用いられる。
そしてフォトレジスト層の目的は基板の表面を保護する
ことであるので、一般には約0.08 mmの厚さまで
被覆される例えば、フォトレジストは、2つの連続する
0、04間の厚さの被覆膜として適用され、各被覆膜は
30分間130℃で焼成される。
例示目的のために、貫通孔13が金属14で満されて示
されている。
貫通孔13中の金属14は、基板11の上部及び底部に
形成される通常の配線パターンと電気的に接合するよう
に働く。
簡略にするために、配線パターンは基板11の上部及び
底部には示されていない。
後に述べる半導体チップを印刷回路カードと接続するの
に、通常の配線パターンが使用されるとだけ言っておく
領域15は、後述する半導体チップがマウントされるこ
とになる領域なので、貫通孔がない。
当業者には理解されるであろうが、基板に示された貫通
孔の数は、例示のために非常に減少されている。
好ましい実施例では、はぼ0.381間の厚さの5關×
5rILrILのチップに対しては、720以上の貫通
孔が用いられ得る。
貫通孔の密度は先行技術におけるものよりもずっと大き
い。
領域15は典型的には約4.57 mmの直径を有する
第1図には例示目的のために、円形として示されている
他の形状も用いられ得る。基板11は、典型的にはアル
ミナのようなセラミックから形成される。
非常に高い貫通孔密度及びフォトレジスト層12の存在
を除くと、モジュール10は、本質的には当分野におげ
ろ通常のものであり、通常の手段により第1図に示され
ている形状を有するように形成され得る。
さて第2図を参照するに、第2図及び続く図面では、特
に示さなければ、モジュール10は簡略のため単に一般
的に示される。
しかしながら、それが第1図に示されている形状を有す
ること+3当業者の理解するところである。
第2図を参照するに、フォトレジスト層12を有する基
板11を含むモジュール10が、その上にエポキシ配給
手段21を有するプロセス・トレイ20中に置かれて示
されている。
今から説明されるように、プロセス・トレイ20がエポ
キシ配給手段21の真下を通過する前に、ある操作が起
きる。
フロセス・トレイ20は、エポキシ樹脂中ノ複数のモジ
ュール10の同時の包み込みを許すように、適当な長さ
の一時的な金属性のキャリヤである。
再利用可能なプロセス・トレイ20は、例えばテフロン
のような非常に平滑な物質23と整列された凹所領域2
2を有する。
当業者には理解されるように、他の物質も用いられ得る
気密プリナA (airtight plenum)
24は、プロセス・トレイ20の長さ方向のより大きな
部分に対して整列された凹所22の真下に設けられてい
る。
プリナム24は、予め決められた間隔で、小さな孔25
のグループにより整列された凹所22の底部に接続され
る。
プリナム24はまた、後で述べられるように、モジュー
ル装填、エポキシ供給及びエポキシの加熱硬化のために
、ライン26を通してポンプ(図示されず)に接続され
る。
孔25はまた、モジュール10がテフロン層23に対し
てしっかりと保持され、又はプリナム24に各々ネガテ
ィブ若しくはポジティブの圧力を適用してそこから排出
されるようにするために、テフロン層23を通過してい
る。
すべりピストン(図示されず)は、モジュール装填前に
整列された凹所22の下に提供される。
すべりピストンは、真空がプリナム24に適用されるよ
うに固定されそして孔25をカバーする。
適当に方向付ゆられそして位置付ゆられたモジュール1
0を有するプロセス・トレイ20を装填するために、プ
ロセス・トレイ20は、両方のすえ付凹所21に沿って
係合され、そして所望の速さで進められる。
前進移動により固定ピストン(図示されず)から離れる
ので、結果として整列された凹所22の底部に位置する
孔25のグループをカバーしなくなる。
モジュール10をピック・アップして露出した孔25の
所望のグループ上に置くために、例えば関節式アーム(
図示されず)のような適当な装填手段が使用され得る。
この連続する移動及び配置の操作は、必要な数のモジュ
ール10をプロセス・l・レイ20中へ完全に装填する
それで真空がプリナム24で引かれる時に、結果として
生じる圧力差が、所望の位置のプロセス・トレイ20中
に方向付けられたモジュール10を固着する。
所望ならば、手動による装填もまた用いられ得る。
プロセス・トレイ20は、それからモジュール装填領域
からエポキシ・カプセル化領域まで移動される。
モジュール10を支えるプロセス・トレイ20がエポキ
シ配給手段21の下を通るとき、第2図に番号2Bで示
されているようにモジュール10の側における領域へエ
ポキシ樹脂の連続する流れが導入される。
エポキシは、通常の配給手段を用いてライン29を通し
て導入される。
複数のモジュール10がプロセス・トレイ20中で支え
られそしてプロセス・トレイ中で所望の間隔だけ互いに
離されているので、モジュール10がエポキシ配給手段
21の真下を通過するときに、再び通常の配給手段が用
いられて、モジュール間の空所はまた間欠的に操作され
る供給ライン30を通してエポキシ樹脂で満される。
従ってエポキシ配給手段からの通過後、各モジュールは
水平な平面中で未硬化のエポキシ樹脂により囲まれる。
それからプロセス・トレイ20は、エポキシ配給手段の
下から移動し、そして典型的には、過剰のエポキシを除
去するためにエポキシ配給手段21の出口に適当に設け
られたレベリング・プレイド(1evel ing −
blade ) (図示されず)の真下を通過する。
それからプロセス・トレイ20は、エポキシの適当な硬
化を果たすために、例えば適当な炉のようなエポキシ硬
化領域(図示されず)へ続けて移動される。
例えば、約45分間加熱することにより約400℃で硬
化され得るDURALCO−700のような通常のエポ
キシ樹脂が用いられ得る。
多層配線膜部材の続く特徴づけにより、時々例えば40
0℃程度の高温にさらす必要があるので、耐高温特性が
必要とされる。
エポキシ樹脂以外の物質が用いられ得るし、また例示さ
れたもの以外のエポキシも用いられ得る。
しかしながら、そのような物質はいずれも均一性、硬化
の際クラックのない表面、及び上で説明したような特徴
づけの温度に耐え得る耐高温性を提供することが、非常
に好ましい。
従って、本発明は、カプセル化物質のようなエポキシ物
質に限定されない。
エポキシ硬化領域(図示されず)から出た後、エポキシ
28が複数のモジュール10を囲んで示された第3図に
示されているように、均一でクラックのない表面を有す
るようカプセル化されたモジュールの”棒材(5tic
k ) ”を排出するポジティブな圧力でプリナム24
は加圧される。
第3図中の番号31は、第2図に示されたライン30を
通して間欠的なエポキシ供給が起きるその領域を認識す
るために、使用されている。
エポキシ28の釣り合いは、第2図に示されている連続
的に流れるライン29によって導入される。
25間乃至35間の範囲(1辺につき)の大きさを有す
るモジュールについては、エポキシ28は典型的には3
7間乃至47耶の大きさXであり、エポキシ31は37
mm乃至4711LrILの大きさyである。
当業者が認識するように、カプセル化されたモジュール
10の”棒材″は、各々がエポキシ28及び領域31の
エポキシの半分で囲まれた水平な層中にカプセル化され
た個々のモジュール10へ切断され若しくはされ得る。
簡略のため、以下では、モジュール゛棒材″は個々のモ
ジュール10へ切断されてしまったと仮定し、そして以
下はこのような1つのエポキシ・カプセル化されたモジ
ュール10について議論される。
本発明の次のステップは、各モジュール10を柔軟で、
伸張性のある多重−レベル配線膜部材(以下、単に゛膜
部材″とする。
)と電気的接触を行なわせることである。
これは、モジュール10の底部の配線パターンを後で説
明されるモジュール10の縁部を越えて膜部材の縁部上
の適当な接点パッドに接触するために用いられることに
なる単−若しくは多重−レベルの配線パターンを提供す
る。
数多くの種々の物質が膜部材を形成するために用いられ
得るが、最も好ましい膜部材は、duPont Py
re −ML A5878のようなポリイミドである。
膜部材の厚さははなはだしく限定されることはない。
しかし、始めにも述べたような典型的なモジュールの大
きさについては、典型的には膜部材は0.051mm程
度の厚さを有するし、またモジュール100周辺を越え
て約6.4乃至7.6關伸びる。
もちろん、当業者の理解するところであるが、膜部材の
厚さもまたモジュール10を越える伸張の正確な度合も
いかなる実質的な形式においても限定されない。
また、例えばモジュール10が正方形で膜部材が矩形等
のように、膜部材が全ての辺においてモジュール10を
等しい距離越えて伸びることは、必ずしも必要でない。
他の膜部材物質は、例えばMon5antoからの5k
ybond703、doPont RC−5057等を
含み、そして本発明は、ポリイミドの使用に限定されな
い。
むしろポリイミドに類似する特性を示す他の重合体物質
も用いられ得る。
さて第4A図乃至第4Dの各国を参照して議論される実
施例においては、第3図に示されているような形に続い
て処理が行なわれ、そして典型的には1つのエポキシ・
カプセル化されたモジュールにし、もちろん、エポキシ
のなめらかでクラックのない層で囲まれたモジュール1
0の底部表面が、柔軟で、伸張性のある膜部材中で支え
られた薄い多重−レベルの配線パターンを得るための処
理を受ける。
そしてこの配線パターンは、モジュール10の底部上の
配線パターンを上で示したようにモジュール10の境界
を越える領域における接点パッドに接続することになる
第4A乃至第4Dの各図を参照するに、モジュール10
は、メッキ貫通孔13及びフォトレジスト12が提供さ
れて一般的に示されている。
即ち、説明を簡略にするために、モジュール10の他の
成分は、第4A乃至第4Dの各図には示されていない。
始めに述べたように形成されたエポキシ28は、また示
されている。
さて第4A図を参照するに、第4A図に示されているよ
うに、層40を形成するために、例えばポリアミド酸(
polyomic acid )のようなポリイミドの
前1駆物質で約10−12ミクロンの厚さまでスプレィ
被覆される。
示されていないが、メッキ貫通孔13の上の領域41a
及び41b並びにエポキシ28の上の領域41c及び4
1dで後にポリイミド層40が食刻される通常の方法で
、層40はマスクされ、露光されそして現像される。
さらに詳細には、KodakのKTFRのようなネガテ
ィブ・フォトレジストが、典型的には約5ミクロンの厚
さに被覆され、その後通常の方法でガラス・マスクを通
して紫外線にさらされる。
現像(食刻が導びかれる領域のフォトレジストの除去)
はまた、例えば、5olvesso 150を用いる通
常の方法で行なわれる。
上記の゛現像′″後、例えば、1分間50℃のカリウム
の水酸化物を用いて、前に示した領域においてポリイミ
ド層40を貫通して開口が食刻される。
その後、例えばKodakから入手できるレジスト除去
剤J−100を用いて、通常の方法でレジストは除去さ
れる。
そしてポリイミド層40は、例えば30分間360℃で
硬化される。
上記手順に続いて、第4B図を参照して説明されるよう
に、第1の配線パターンがポリイミド層40上に形成さ
れる。
配線パターンは、明らかになるように、モジュール10
の底部上の配線パターンを完成された膜部材の末端にお
ける後述する接点パッドに接続するように働くことにな
る。
簡略のために詳細には示されないが、配線パターンは、
3つの層、即ち、硬化されたポリイミド層40中へ及び
もちろん領域41a乃至41d中へも続けて蒸着される
クロム(800人)、銅(40000人)及びクロム(
800久)を含む。
例えば真空下400’Cにおけるような通常の方法で蒸
着は行なわれる。
上記手順に続いて、前記のようなネガティブ・フォトレ
ジストが最後に付着されたクロム層の全表向上に約11
ミクロンの厚さまで前記のようにスプレィ被覆される。
それから配線パターンを所望しない領域に最後に付着さ
れたクロム層を露出するために、ネガティブ・フォトレ
ジストはマスクされ、露光されそして現像される。
それから通常の方法によりそのような領域の配線層は食
刻除去される。
クロム層は典型的には40℃のChrome Etch
ant Type TFD中で食刻され、また銅層は、
鉄塩化物を用いて50°Cで食刻される。
上記手順に続いて、レジストが前に述べたように除去さ
れ、それから装置は第4B図に示された構造を有する。
この段階で、最初のポリイミド層40は、最終的に形成
される膜部材の縁部に所望の接点パッドを有する、モジ
ュール10の底部上の配線パターンと接触することにな
る、所望の配線パターン42を支える。
上記手順の後に、ポリイミドの前1駆物質の第2の被覆
が配線パターン42の上に適用され、そして第1のポリ
イミド層40を形成するために用いられる処理手順に類
似の方法で処理される。
その後、配線パターン42までそこにおいて下に食刻さ
れた開口43aを有する第2のポリイミド層43が例示
されている第4C図に示されているような構造を装置は
有する。
もし膜部材中に単一の配線パターンが提供されることに
なっているのなら、もはや処理は必要でない。
しかしながら、膜部材中に1以上の配線パターンが所望
されるなら、この場合には、第2配線パターンがその上
に形成され、さらに第3のポリイミド層がその上に形成
される。
そしてこの手順は、薄いポリイミド膜により互いに絶縁
された所望の数の配線パターンが得られるまで、くり返
され得る。
付加的配線パターンが所望されると仮定すると、第1の
配線パターン42に対して前記したような第2の配線パ
ターンの形成及び前記のような基本的な手順を用いる第
3のポリイミド膜の適用に続いて、第4D図に示されて
いるような、第2の配線パターン44が示され、そして
第3のポリイミド層45が膜部材50中に示されている
装置が結果として得られる。
さらに、接点パッド51及び貫通食刻された凹所52も
また示されている。
当業者により理解されるように、接点パッド(後に詳細
に述べられる)は所望の地点で膜部材の配線パターンと
接触する必要がある。
これは典型的には、先に述べたKodakのKTFRの
ようなネガティブ・フォトレジストを適用し、食刻除去
されるべき領域がマスクでふさがれるマスクを通してレ
ジストを露光することにより達成される。
それからフォトレジストは現像され、ポリイミドは食刻
され、フォトレジストは除去されそして接点バンド(基
本的には開口)が食刻される。
上記処理の間、連続する凹所52は、クロム、銅及びポ
リイミドを貫通食刻するために上記例示したような手順
を用いて、ポリイミド層及び存在する金属を貫通してエ
ポキシ28まで続げて食刻される。
この凹所は、エポキシの除去により、凹所52を越える
膜部材の縁部分がもちろんエポキシと共に除去されるこ
とになるので、膜部材50の最終的な物理的大きさを決
めることになる。
例えば、約39m1X約39間の大きさを有する膜部材
をその下に支えることになる約25關×約25間の大き
さを有するべきモジュールについては、出発時の”膜部
材″は最終的な所望の膜部材の太きさよりもわずかに大
きいことのみが必要なだけであり、そして凹所は単にそ
れらの縁部分に沿って食刻される。
上記の凹所食刻に続いて、保護フォトレジスト被覆膜1
2がJ−100を用いて除去され、それからエポキシ2
8がUresolveを用いて溶かされる。
上記手順に続いて、多重−レベル配線膜部材がモジュー
ル上の本来の場所に形成される。
しかしながら、このような膜部材はまた予め形成されそ
して以下の手順に従ってモジュールに付着され得る。
第5図を参照するに、第5図には、ターミナル・リブ6
2a及び62bもまた示されている互いがリブ62によ
り接合された複数の矩形フレーム部材61を含むプロセ
ス・フレーム60が示されている。
どのプロセス・フレーム60のフレーム部材61の数は
、もちろん、所望のユニットの数に依存することであり
、そして今、表わされている記載から当業者は認識する
ように、この数はどの形式においても限定されるもので
はない。
ターミナル・フレーム部材は、典型的には、従述する支
持部中の場所にそれを固定するために、各終端部にはリ
ブ62a及び62bが提供されている。
プロセス・フレーム60は、最も望ましくは、Ures
olveのような通常のエポキシ除去剤中で溶けない物
質から形成されると良い。
限定的ではないが、プロセス・フレーム60は通常、普
通のダイ・キャスティング手順により形成される。
個々のフレーム部材は、上部及び底部の面において開い
ていることに注意すべきだ。
プロセス・トレイ60は、以下のように変更して第2図
に示されたエポキシ配給手段を用いてエポキシ樹脂中で
包まれ得る。
即ち、個々のフレーム部材61の内側領域及び外側領域
はカプセル化されることになるので、第2図に示された
ライン29及び3o+3iつの連続する供給ラインに変
えられる。
第5図に示されたリブ62a及び62bは、第2図に番
号20で示されたようなプロセス・トレイ中へプロセス
・フレーム60を゛固定する( Lock in )
”するために用いられるので、第2図に示されたような
真空適用手段(成分24,25及び26)は、省略され
得る。
最後に、ライナー23はそこを貫通する開口を有しない
以下では、このようなものは、”変形(modifie
d )”支持部分20と呼ばれる。
その他の点では、手順は、第2及び第3の両図について
説明したのと基本的には同じであり、簡単な要約が以下
に与えられる。
実際の処理の間、プロセス・フレーム60は変形支持部
分20中に設けられる。
典型的には、プロセス・フレーム60は変形支持部分2
0中の凹所22中のライナー23に当てて設げられ、そ
してリブ62a及び62bに取り付けられた通常の留め
付は手段により固定される。
プロセス・フレーム60がエポキシ供給手段21の下を
通過するとき、エポキシ樹脂の流れが凹所22中へ導入
される。
それで個々のフレーム部材61は完全にエポキシ樹脂で
カプセル化される。
実際、以上から、各モジュール10が、その内側もまた
エポキシで満されるフレーム部材61に変わったことを
除けば、カプセル化されたプロセス・フレーム60は、
第3図に示されたカプセル化されたモジュールに全く類
似するように思われる。
プロセス・フレーム60がエポキシ配給手段の下から移
動するとき、過剰のエポキシを除去するためにエポキシ
配給手段の出口に適当に設けられているレベリング・ブ
レードの真下を典型的には通過する。
第2及び第3の両図について先に述べたように硬化に続
いて、もはやカプセル化されたプロセスフレーム60は
、支持部分から固定をとかれそして除去される。
この段階で、それは、第6図に示されているような均一
でクラックのない表面を有するようにカプセル化された
フレーム部材(及びリブ)の゛棒部材(5tick )
”を本質的に有する当業者には認識されるところであ
るが、カプセル化されたフレーム部材の゛棒部材″は、
個々のカプセル化されたフレーム部材へ切断され若しく
はされ得るように処理される。
エポキシのカプセル化は、モジュール領域の外側となる
領域において多重−レベルの配線膜部材の形成を容易に
するために、一時的な処理表面を提供する手段として使
用される。
エポキシのカプセル化は、マスクの位置合せを容易にし
、ゆがみのない多重−レベル配線膜部材の製造を提供す
るために、クラックはなくすべきである。
第6図は、硬化後に、エポキシでカプセル化された即ち
包まれたフレーム部材61の一部分の断面を示す。
第6図を参照するに、フレーム部材61の内側&Jその
外側周辺同様にエポキシ28で満たされていることが示
されている。
番号63は、変形支持部分20の凹所22中のライナー
23と接触し、硬化されたエポキシ樹脂の表面を表わす
リブ62もまた示されている。もちろん、モジュール1
0がフレーム61の内側のエポキシ28に変わったこと
を除くと、第4図に関して説明された基本的な手順に従
って、第6図に示されているエポキシ28の表面63上
に、多重−レベルの配線膜部材が形成され得る。
それから、エポキシ樹脂を溶解するために、通常の商業
的に人手できるエポキシ除去剤が用いられ得る。
エポキシ樹脂溶解後、そこに取り付けられる多層配線膜
部材50を有するフレーム部材61が、第7図に示され
ているように、概略的に表わされ得る。
所望の配列及び間隔でその底面上に設けられた通常の・
・ンダ合金64の島状部分を有するモジュール10が、
フレーム部材61中へ下げられ、そして島状部分64は
、それを膜部材50中の所望の相補的な接点に取り付け
るために通常の方法により炉中で再流される。
モジュール10と膜部材50の界面に残っているものを
洗って流出除去後、通常の低粘性粘着物がモジュール1
0と多重−レベル配線膜部材50との界面中に導入され
、通常の方法の加熱により硬化される。
上記の手順に続いて、フレーム部材61は、フレーム部
材の物質に対する溶剤を用いることにより溶解除去され
得るし、又は通常のリフト・オフ手順を使用して膜部材
50から除去され得る。
上記の手順に続いて、モジュール10は多重−レベル配
線膜部材50と電気的な接触をなすことになる。
その電気的な相互接続の機能に加えて、本発明の膜部材
50のさらに重要な機能は、モジュール10とモジュー
ル10が接続されることになっている印刷回路カード(
後述される)との間の熱膨張係数の差を無くすことであ
る。
典型的には、モジュール10は6 X 106in /
in / ℃程度の熱膨張率を有する。
一方印刷回路カードは19×106乃至23X 106
in/ in/’C程度の熱膨張率を有する。
従って、膜部材50は横方向に膨張若しくは伸張し得る
物質より成る。
これにより装置使用の間に生じる熱膨張率の差は相殺し
得る。
後に明らかとなるように、印刷回路カードは、モジュー
ル10の全膨張に比べてより大きな全膨張を有するので
、柔軟な膜部材50は、熱膨張係数におけるこの不適合
を補償するために印刷回路カードと共に膨張する。
さて第8図を参照するに、第8図には、通常の半導体チ
ップ70が、このようなチップのために取って置かれる
ように前に示されたスペース15に、通常の方法でマウ
ントされて示されている。
例示のために、少量の金属が充填された貫通孔13がま
た第8図には示されて、そして1つの代表的な配線パタ
ーン71がやはり例示のために示されている。
始めの議論から当業者には理解されるところであるが、
非常に複雑な配線パターン(特徴付け)が基板11の上
部(及び底部)上に存在するし、そして十分に大きな数
の貫通孔も存在する。
しかし、本発明の理解にはそれらの完全な例示は必ずし
も必要でない。
チップ70は、配線パターン71及び貫通孔13中の金
属により、基板11の底部(図示されず)上の配線パタ
ーン(特徴付け)に電気的に接続される。
第8図の膜部材50は、脚γ2a及び72bが示された
゛Z″形状を有して示されている。
“Z +1形状、即ち脚72a及び72bは、先に述べ
た熱膨張係数の不適合を補償するのを助ける。
接点パッド51もまた脚72bに示されている。
即ち当業者には理解されるように、脚γ2a及び72b
の水平部分は、それらの接点パッドの数回様、所望によ
り変えられ得る。
さて第9A図及び第9B図の両図を参照するに、第9A
図は、第8図の面AA/に沿って示され矢印の方向から
見た第8図の成分の詳細な断面図である。
第8図に使用されたのと同じ番号が同じ成分を示すため
に用いられている。
第9A図では、配線パターン71は、モジュール10の
底部上の配線パターン72へ、金属14で充填された貫
通孔13によって相互接続されて示されている。
この例では、2層ポリイミド膜部材50が上部ポリイミ
ド層50a及び下部ポリイミド層50bを含んで示され
ている。
両層は単一の配線パターン42を内包している。
第9A図に詳細に示されているように、上部ポリイミド
層50a及び下部ポリイミド層50b中に内包されてい
る配線パターン42は、適当な空所に、後で説明される
ように、印刷回路ボードとの接触を与える金属接点パッ
ド51を有している。
また、チップ70を配線パターン71と接触させる通常
のハンダ・バンプ73も、第9A図には示されている。
第9B図を参照するに、印刷回路カード80は、膜部材
500貫通金属接点パッド51との雄型接続手段81a
による接続位置において示されている。
当業者には理解されるように、これは、印刷回路カード
80を、配線パターン42、底部基板配線パターン72
、金属充填貫通孔13、上部基板配線パターン71及び
ノ・ンダ・バンプ73により、半導体チップ70に接触
させる。
雄型接続手段81b−81dもまた、第9B図に示され
ている。
即ち、これらは膜部材50中の相補的な接点パッドと適
合するが、このような相補的な接点パッドは簡略のため
に示されていない。
また第9B図には、信号ラインX1乃至X4及びDl乃
至D4 (D2信号ラインは雄型接続手段81aと接
続されている)並びに内部電力ラインV1 乃至V3の
ような通常の印刷回路カード内部配線もまた第9B図に
示されている。
接点パッド若しくは接続51との組合せによる雄型接続
手段81aの使用は、以下に検討されるように、本発明
に幾つかの実質的な利点を提供する。
当業者には認識されるように、各々81a及び51によ
り示されているような複数の雄/雌型の接続手段が用い
られるが、例示のために第9A及び第9Bの両図にはそ
のような組の一つのみが示されている。
本発明の一つの実質的な利点は、雄/雌型接続の使用に
より、雄型接続手段は印刷回路カード80に提供され、
そして雌型接続手段は膜部材50に提供されるので、8
0のような印刷回路カードの出力密度を実質的に下げる
通常のピン接続を用いる必要がもはやないということで
ある。
当分野では公知であるが、典型的な印刷回路カードは、
雑音(混信)を減らすために互いにX−Y方向に方向付
けられた、しばしば表面近くの複数の信号ラインを含む
さらに、典型的な印刷回路カードはまた、例えばY方向
に走る、典型的には内部にある、複数の電力分配ライン
を含む。
従って、例えば、電力分配ラインは、信号ラインのある
グループとは平行に、そして信号ラインの他のグループ
とは9000角度をなして走ることになる。
このような印刷回路カードは、モジュールからのピンを
印刷回路カード中のメッキされた通し穴中へ挿入するこ
とにより、典型的な先行技術のピン型モジュールに接続
される。
このような先行技術のメッキ通し穴は、典型的には、印
刷回路カードの全厚さを貫通して伸びている。
メッキ通し穴を印刷回路カードを貫通して完全に穴あけ
することが必要なときには、アスペクト比のために、メ
ッキ通し穴の深さが大きくなればなる程、メッキ通し穴
の径も大きくなる。
これは、典型的には、現在の技術の状態では、ドリル装
置の移動及び機械制御のわずかな誤差から結果として生
じる。
例えば、第9B図に示されたD4のような所望の底部信
号ラインに到達するように、メッキ通し穴が印刷回路カ
ードを貫通して穴あげされる時はいつでも、メッキ通し
穴のすき間開口が穴あけされる地点では、1以上の電力
ラインが除去されることは避けられない。
電力ラインの除去は明らかに、電気伝送に利用できるラ
インの量を減らすことになり、非常に望ましくない結果
を生じる。
全ての場合において印刷回路カード中に完全に貫通する
メッキ通し穴を用いる必要のない、むしろ、前に述べそ
して81aにより示されたような雄型接続が用いられ得
る、本発明によれば、印刷回路カード中に完全に貫通す
るメッキ通し穴のすき間開口の形成による、実質的な電
力ラインの崩壊は存在しないこと+’3容易にわかる。
従って、本発明により、電力分配能力は実質的に増加さ
れる。
さらに詳細には、本発明では、第9B図におけるめくら
穴が印刷回路カード80中に非常にわずかな深さに穴あ
けされる。
これは、アスペクト比により、コネクタ81aを受ける
めくら穴が、完全に貫通するメッキ通し穴が用いられる
先行技術のピン型モジュール・システムの現在のものに
比べて、より高精度の実質的により小さな径を有するこ
とな可能にしている。
従って、本発明により、このようなめくら穴は、径が約
0.28mm乃至約0.33れ程度で、そして深さが単
に0.165mm乃至0.23mvt程度位に小さくさ
れ得る。
一方、ピン型のモジュール・システムを有する現在の当
分骨の技術を用いると、穴は典型的には0.76mm乃
至0.81朋程度の径を有する。
本発明の他の実施例では、9000角度をなす信号ライ
ンを使用するよりもむしろ、印刷回路カードの信号ライ
ンは対角線的に設けられる。
例えば、第9B図にXl、X2.Dl及びD2と示され
た、印刷回路カード中の4つの信号ラインが、上から順
に次のように設げられる。
即ちXl が00にあり、Dl がXl に対して45
°に配置され、X2がX、に対して900に配置され、
そしてD4がXl に対して135°に配置される。
信号ラインの各々は、もちろん印刷回路カード中では異
なる垂直方向位置における平面にある。
従って、例えば、上記信号ラインの4つ全ては、上記の
対角線方向で第9B図に示されたように印刷回路カード
の上側で方向付けられ得る。
また本発明のめくらメッキ通し穴を用いることにより、
全ての4つの信号ラインは、印刷回路カードの一方の側
から、Vl のような電力伝送ラインの崩壊なしに、印
刷回路カードのより深い(内部の)部分のV3 まで
到達され得る。
もちろん、電力伝送ラインは、81Cのようなより深い
めくらメッキ通し穴により到達され得る。
電力ラインに達する必要のあるメッキ通し穴はアスペク
ト比のためにより大きくなるが、印刷回路カード中の電
力ラインへの接続の数は、信号ラインへ達するのに必要
な接続の数に比べて過度に大きくないので、これは装置
の性能に逆の影響を与えない。
同様に、X1以外の信号ラインも、第9B図に示されて
いるように接続81b及び81dにより到達され得る。
さらに、本発明に接続システムを用いて、膜部材を印刷
回路カードの両側に設ける( mate ) ことが
可能である。
即ち、第9B図に例示されているように、底部の接続手
段83a乃至83dは、印刷回路カードの底部から所望
の信号ラインX3゜X、、D3及びD4又は電力ライン
v0 乃至v3のうちのいずれかに達するように使用さ
れ得る。
接続手段83bは、電力ラインのうちの1つと交差する
ように示され、また接続手段83a 、83c及び83
dは、下の信号ラインのうちの1つと接続するように示
されている。
雄型接続手段81aを形成するために用いられる手段が
、さらに第1 OA乃至第10Dの各図に示され、以下
に説明される。
第1OA乃至第10Dの各図は、雄型接続手段81aが
形成されることになっている領域における、第9B図に
示された印刷回路カード80の単に部分的な断面である
第10A図を参照するに、印刷回路カードが80として
一般的に示されている。
雄型接続81を形成する最初のステップは、印刷回路カ
ード80中に必要な径及び深さく前に示したような)の
めくら穴82を穴あげすることである。
この例では、めくら穴82が穴あけされた後に、雄型接
続手段81aは、第10A図に示されているように信号
ラインX1 と接触することになる。
第9B図と比較すると、他の信号ライン及び電力ライン
は簡略のために省略されている。
次に、銅のめくらメッキ(blind plating
)が、第10A図に84と示されているように導入さ
れる。
めくらメッキは通常の方法で25.4乃至76.2μm
の厚さまで行なわれる。
そしてめくらメッキは、第10A図に示されているよう
にめくら穴82の縁部を越えて伸びることになる。
めくらメッキ84がめくら穴82を越えて伸びる正確な
距離は、それ程重要でないが、しかし一般には、穴あけ
及び技術的工作の位置的な公差を適当に調節するように
選択される。
もしめくらメッキ84があまりにも小さいなら、これは
結果として、穴あけの際、めくらメッキ84への信号配
線接続を切断することになる。
上記の手順に続いて、すず−鉛のような通常の低温で融
解するハンダ・ペーストを用いてスクリーン充填物が導
入される。
それで、めくら穴82及びめくらメッキ84は完全に充
填され、そして第10A図に番号85で示されているよ
うにスクリーン充填物で覆われる。
第10B図に示されているように、その後、UUV(紫
外線)で硬化可能な通常のエポキシ被覆膜が第10A図
に示されている装置の上に127μmの厚さまで被覆さ
れる。
通常の方法によるエポキシ被覆膜のマスキング、露光及
び現像に続いて、第10B図に番号86で示されたエポ
キシ被覆膜は、第10B図に示される、上記のマスキン
グ手順により形成された開口87を有することになる。
上記手順に続いて、第10C図に説明されているように
、開口87は、通常の方法によりハンダのスクリーン突
起部88で満される。
突起部88は、スクリーン充填物85と同じ物質で形成
されるのが好ましい。
これらは、例示のために、第10C図では別々にして単
に示されているだけである。
上記の手順に続いて、第10D図に示されているように
、ピン部分89が、低温で融解するすず鉛の液状温度(
181’C)における再流技術により形成される。
それで、第10D図に一般的に示されているような雄型
接続手段81aが得られる。
第10D図に示されているような雄型接続手段81aは
、典型的には径が254μmで高さが152μ扉である
第11図は、本発明による最終的な組立体を示す。
即ち、今から詳細に述べられるように、膜部材50を介
して印刷回路カード80と完全な電気的接続をなす、そ
の上で半導体チップ70を支える本発明のモジュール1
0を示す。
完全な例示のために、チップ70及び上部基板配線パタ
ーン(図示されず)に接触する・・ンダ・バンプ73が
第11図に示されている。
第11図を参照する、そこの同じ番号は、同じ成分を表
わすために、第1図乃至第10図におけるものに対して
使用されているものである。
第11図に示されているように、最終的な組立ての前に
、周囲から保護するために、カバー40がモジュール1
0上に提供される。
カバー40は、例えばセラミック又は金属から形成され
得るし、典型的にはコバールのような金属である。
カバー40は、通常のハンダ合金によりモジュール10
にしつかりとめられる。
所望ならば、通常の熱グリース(図示されず)がチップ
上に適用される。
膜部材50は、第11図では一般的に示されている。
もちろん、膜部材50は、第4図又は第9図で詳細に述
べたような構造を有する。
しかしそれらの種々の成分は、簡略のために第11図に
は示されていない。
モジュール10は、葉状弾性群(1eaf sprin
g cluster ) 91により印刷回路カード8
0に取り付けられて示されている。
葉状弾性群91は、それらの幾つかが番号91aで示さ
れているように、第11図に示された断面内にあり、一
方性の部分が、番号91bで示されているように第11
図の断面の後に(及びもちろん断面の前にも)存在する
、複数の葉状弾性部材を含む。
葉状弾性部材91a及び91bは類似する形状で機能ス
るとだけ述べておく。
それで単に葉状弾性部材91aに対してのみ説明が与え
られる。
穴(図示されず)が膜部材50中に提供される。
それで葉状弾性部材91aはモジュール10と接触する
ことになる。
より正確には、モジュール10を貫通して伸びる貫通孔
(これらの貫通孔は示されていないが、第9図に詳細に
示されている)と電気的な接触をなすことになる。
その結果、葉状弾性群は、金属で充填された貫通孔(第
11図には示されず)及びモジュール10の頂上部に形
成された配線パターン(図示されず)により、電力分配
をチップ70へ与えることになる。
第11図に示されているように、葉状弾性部材91aは
、92と一般に示されたメッキ貫通孔により印刷回路カ
ード80と電気的に接触して保持されている。
メッキ貫通孔は、良い電気的接触のために好ましくはハ
ンダ充填される。
葉状弾性群91は、従ってモジュール10及びその上に
支えられた装置を支持するために役立つばかりでなく、
さらに葉状弾性群91はまた、モジュール10の底部上
の配線パターン、モジュール10中の貫通孔(図示され
ず)及びモジュール10の頂上部の配線パターン(図示
されず)により、モジュール10への電力分配のために
も役立つことに、特に注意されたい。
さらに、葉状弾性群91はまた、モジュール10から印
刷回路カード80への熱的パスをも提供する。
これにより、下げられた温度での半導体チップ70の動
作が行なわれ得る。
葉状弾性群91は、Pb95%及びSn 5%のような
高温のハンダ合金、並びに平行なギャップの再流ヘッド
、即ち2つの電極が互いに隣接し、互いに隔離された抵
抗型加熱器を用いて、モジュール10の下側に取り付け
られる。
ギャップは、適当な電流が・・ンダされるべき部片を通
して電極から電極へ流れるときに、ハンダされるべき部
片により電気的にブリッヂされる。
ハンダされるべき部片の電気抵抗及びそれを通過する電
流により、ハンダされるべき部片の温度が決まる。
この手順は、当分野では周知である。
多重−レベル配線膜部材50は、第11図に示されてい
るように、雄型接続手段81を膜部材50中に設けられ
て示された接点パッド即ち接続手段51(詳細は第9図
に示されている)と位置合せすることにより、印刷回路
カード80と選択的に電気接触される。
信号ラインX1 もまた、第11図に概略的に示され
ている。
当業者には理解されるように、もちろん、配線パターン
即ち膜部材50中に設けられたパターンは、基板10の
底部の配線パターン(場合にょっては金属パッド)と選
択的に電気接触する。
そして基板10の底部の配線パターンは、金属充填され
た貫通孔を通って基板10の上部配線パターンと接触す
る。
また基板10の上部配線パターンは、半導体チップ70
と適当な電気接触をなす。
類似の方法で、第11図に示された雌型接続手段即ち接
点パッド51は、印刷回路カード80におけるそれらの
位置及び印刷回路カード80中へ伸びるそれらの深さに
依存して、印刷回路カード80中の種々の信号ライン又
は電力ラインと電気的接続をなす。
さらに、当業者には理解されるところであるが、例示の
ために第11図には2つのみ示されているが、非常に多
くの数の接続が多重−レベル配線膜部材50と印刷回路
カード80との間に作られる。
第11図に示されているような組立てに続いて、雄型接
続手段81及び接点パッド51は、それらをしつかりと
めるために通常の方法で再流ノ・ンダ付げされる。
【図面の簡単な説明】
第1図は、本発明による半導体チップ・キャリアの上部
透視図である。 第2図は、本発明の半導体チップ・キャリアを保護樹脂
中でカプセル化するために使用され得る装置の前からの
断面図である。 第3図は、第2図の装置を使用して保護樹脂中でカプセ
ル化された本発明による複数の半導体チップ・キャリア
を示す上部透視図である。 第4A乃至第4Dの各図は、本発明による多重−レベル
の配線膜部材を形成するための1プロセスを示す。 第5図は、第4図に示されたものに類似する多重−レベ
ルの配線膜部材を形成するのに用いられ得るプロセスの
フレームの透視図である。 第6図は、エポキシ樹脂中でカプセル化された第5図に
示されたようなリプを有するフレーム部材の断面図であ
る。 第7図は、第1図に示されているような半導体チップ・
キャリアがどのように多重−レベル配線膜部材に結合さ
れ得るかを横から示す。 第8図は、本発明による柔軟で、伸張性のある多重−レ
ベル配線膜部材に取り付けられた本発明によう半導体チ
ップ・キャリアの上部透視図である。 第9A図は、第8図の装置のラインA −Aに沿った断
面図であり、第9B図は、相補的な関係を示すために印
刷回路カードを示す。 第1OA乃至第10Dの各図は、本発明において使用さ
れるような印刷回路カード上の接続の形成を示す。 第11図は、本発明により完成された組合せの概略断面
図である。 10・・・・・・基板、50・・・・・・膜部材、51
,81・・・・・・接続手段、70・・・・・・半導体
チップ、80・・・・・・印刷回路カード、91・・・
・・・葉状弾性群。

Claims (1)

  1. 【特許請求の範囲】 1 半導体装置と、上記半導体装置を支える支持表面を
    有する基板であって、上記半導体装置を上記支持表面の
    反対側の表面まで上記基板を通して電気的に接続するも
    のと、上記反対側の表面に取り付けられ上記基板よりも
    大きく柔軟性のある薄板状手段であって、上記基板を通
    して上記半導体装置と電気的に接続される配線パターン
    を内部に有し、且つ上記基板の周辺外側領域に上記配線
    パターンと電気的に接続される電気接点を有するものと
    、上記薄板状手段に取り付けられた印刷回路カードであ
    って上記薄板状手段の電気接点と電気的に接続される電
    気接点を有するものと、上記基板と上記印刷回路カード
    との間に設けられた分離手段と、を含む半導体装置の実
    装装置。 2 上記分離手段が、上記半導体装置と上記印刷回路カ
    ードとの間の熱伝導及び電気接続をなす特許請求の範囲
    第1項記載の半導体装置の実装装置3
JP56198705A 1981-02-27 1981-12-11 半導体装置の実装装置 Expired JPS5828741B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US06/238,873 US4377316A (en) 1981-02-27 1981-02-27 High density interconnection means for chip carriers

Publications (2)

Publication Number Publication Date
JPS57155751A JPS57155751A (en) 1982-09-25
JPS5828741B2 true JPS5828741B2 (ja) 1983-06-17

Family

ID=22899677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56198705A Expired JPS5828741B2 (ja) 1981-02-27 1981-12-11 半導体装置の実装装置

Country Status (4)

Country Link
US (1) US4377316A (ja)
EP (1) EP0059337B1 (ja)
JP (1) JPS5828741B2 (ja)
DE (1) DE3272501D1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6132490A (ja) * 1984-07-24 1986-02-15 富士通株式会社 フラツトリ−ドパツケ−ジ型電子部品の取付け構造
DE3430849A1 (de) * 1984-08-22 1986-03-06 Gerd 7742 St Georgen Kammerer Verfahren zur raeumlichen ausweitung der elektrischen verbindung zwischen den anschlusskontakten hochintegrierter elektronischer bauelemente und den kontaktstellen einer elektrischen anschlussvorrichtung auf einem bauelementetraeger
US4681654A (en) * 1986-05-21 1987-07-21 International Business Machines Corporation Flexible film semiconductor chip carrier
US4945399A (en) * 1986-09-30 1990-07-31 International Business Machines Corporation Electronic package with integrated distributed decoupling capacitors
US4744008A (en) * 1986-11-18 1988-05-10 International Business Machines Corporation Flexible film chip carrier with decoupling capacitors
US4766670A (en) * 1987-02-02 1988-08-30 International Business Machines Corporation Full panel electronic packaging structure and method of making same
US4855867A (en) * 1987-02-02 1989-08-08 International Business Machines Corporation Full panel electronic packaging structure
US4788767A (en) * 1987-03-11 1988-12-06 International Business Machines Corporation Method for mounting a flexible film semiconductor chip carrier on a circuitized substrate
US5170931A (en) * 1987-03-11 1992-12-15 International Business Machines Corporation Method and apparatus for mounting a flexible film semiconductor chip carrier on a circuitized substrate
US5159535A (en) * 1987-03-11 1992-10-27 International Business Machines Corporation Method and apparatus for mounting a flexible film semiconductor chip carrier on a circuitized substrate
US4743568A (en) * 1987-07-24 1988-05-10 Motorola Inc. Multilevel interconnect transfer process
US4835008A (en) * 1987-10-05 1989-05-30 Harris Corp. Process of forming breadboard interconnect structure having plated through-holes
JP2751450B2 (ja) * 1989-08-28 1998-05-18 セイコーエプソン株式会社 テープキャリアの実装構造及びその実装方法
US5306546A (en) * 1992-12-22 1994-04-26 Hughes Aircraft Company Multi chip module substrate
US5865642A (en) * 1996-03-18 1999-02-02 Maxtor Corporation In-line electrical connector
US5971773A (en) * 1998-04-22 1999-10-26 Packard Hughes Interconnect Company Solderless electrical connector
JP2002094082A (ja) * 2000-07-11 2002-03-29 Seiko Epson Corp 光素子及びその製造方法並びに電子機器
US7375027B2 (en) 2004-10-12 2008-05-20 Promos Technologies Inc. Method of providing contact via to a surface
JP6329027B2 (ja) * 2014-08-04 2018-05-23 ミネベアミツミ株式会社 フレキシブルプリント基板
KR20180013382A (ko) * 2016-07-29 2018-02-07 삼성전자주식회사 인쇄회로기판 및 이를 포함하는 반도체 메모리 장치

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1243175A (en) * 1967-09-01 1971-08-18 Lucas Industries Ltd Electrical component assemblies
US3765970A (en) * 1971-06-24 1973-10-16 Rca Corp Method of making beam leads for semiconductor devices
NL7114112A (ja) * 1971-10-14 1973-04-17
US3900239A (en) * 1973-09-04 1975-08-19 Itt Electrical socket adaptor
US3880493A (en) * 1973-12-28 1975-04-29 Burroughs Corp Capacitor socket for a dual-in-line package
US3959579A (en) * 1974-08-19 1976-05-25 International Business Machines Corporation Apertured semi-conductor device mounted on a substrate
US3952231A (en) * 1974-09-06 1976-04-20 International Business Machines Corporation Functional package for complex electronic systems with polymer-metal laminates and thermal transposer
US3942854A (en) * 1974-10-09 1976-03-09 Burroughs Corporation Hold down device for use in electronic systems employing integrated circuits

Also Published As

Publication number Publication date
US4377316A (en) 1983-03-22
JPS57155751A (en) 1982-09-25
EP0059337B1 (en) 1986-08-13
EP0059337A3 (en) 1983-08-17
EP0059337A2 (en) 1982-09-08
DE3272501D1 (en) 1986-09-18

Similar Documents

Publication Publication Date Title
JPS5828741B2 (ja) 半導体装置の実装装置
US5515604A (en) Methods for making high-density/long-via laminated connectors
JP3258764B2 (ja) 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
US6881609B2 (en) Component connections using bumps and wells
KR101237172B1 (ko) 범프-온-리드 플립 칩 인터커넥션
JP2996510B2 (ja) 電子回路基板
US8252635B2 (en) Electronic system modules and method of fabrication
US5636104A (en) Printed circuit board having solder ball mounting groove pads and a ball grid array package using such a board
US6717264B2 (en) High density integrated circuit package
JPH0945805A (ja) 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法
JPH07211995A (ja) インピーダンス制御された可撓性回路の形成方法およびその装置
EP0951739B1 (en) High density electrical connectors
US6448106B1 (en) Modules with pins and methods for making modules with pins
US5870822A (en) Flip chip attachment
US4965700A (en) Thin film package for mixed bonding of chips
KR100324479B1 (ko) 두개의 전자부품을 접속하는 장치와 방법
EP0117211B1 (en) Method for fabricating a package for an integrated circuit
JP3450417B2 (ja) 高密度積層形のコネクタ及びその製造方法
JPH07326853A (ja) プリント配線板のボールバンプ形成方法
US7335591B2 (en) Method for forming three-dimensional structures on a substrate
JPS63174337A (ja) 半田バンプの形成方法
JP2001007491A (ja) 電子回路装置およびその製造方法
EP0343379A2 (en) Thin film package for mixed bonding of a chip
JP2000357861A (ja) 電子回路装置
JP2867547B2 (ja) 導電突起の形成方法