JPS5827407A - ダブルバランス回路 - Google Patents
ダブルバランス回路Info
- Publication number
- JPS5827407A JPS5827407A JP12635281A JP12635281A JPS5827407A JP S5827407 A JPS5827407 A JP S5827407A JP 12635281 A JP12635281 A JP 12635281A JP 12635281 A JP12635281 A JP 12635281A JP S5827407 A JPS5827407 A JP S5827407A
- Authority
- JP
- Japan
- Prior art keywords
- differential pair
- double
- pair transistors
- circuit
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C1/00—Amplitude modulation
- H03C1/52—Modulators in which carrier or one sideband is wholly or partially suppressed
- H03C1/54—Balanced modulators, e.g. bridge type, ring type or double balanced type
- H03C1/542—Balanced modulators, e.g. bridge type, ring type or double balanced type comprising semiconductor devices with at least three electrodes
- H03C1/545—Balanced modulators, e.g. bridge type, ring type or double balanced type comprising semiconductor devices with at least three electrodes using bipolar transistors
Landscapes
- Amplifiers (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は例えば践ラジオ受信機に好適するダブルバラ
ンス回路に関する。
ンス回路に関する。
近時、FMラジオ受信機等の電子機器の周波数変換部や
ステレオ復調回路等に〆プル・奇う71回路が使用され
るようになり、良好な特性を有した電子機器が提供され
るように1k−pた。
ステレオ復調回路等に〆プル・奇う71回路が使用され
るようになり、良好な特性を有した電子機器が提供され
るように1k−pた。
ダブルバランス回路は、いわゆる乗算回路で、例えば第
1図に示すように、共通工電、夕が定電流源(1,)を
介して接地される第1の差動対トランジスタQ11#Q
1mの各コレクタに第2訃よび第30差動対ト2ンジス
タQst*QsmおよびQ at IQ amの各共通
エミ、りが対応的に接続されている。これらの第2およ
び第3の差動対トランジスタQtt*QtsおよびQ畠
hQ■は、それらの各コレクタが一対の出力端子Oa、
Ob K対抵抗RhおよびRhを対応的に介して電源v
e、に接続されている。
1図に示すように、共通工電、夕が定電流源(1,)を
介して接地される第1の差動対トランジスタQ11#Q
1mの各コレクタに第2訃よび第30差動対ト2ンジス
タQst*QsmおよびQ at IQ amの各共通
エミ、りが対応的に接続されている。これらの第2およ
び第3の差動対トランジスタQtt*QtsおよびQ畠
hQ■は、それらの各コレクタが一対の出力端子Oa、
Ob K対抵抗RhおよびRhを対応的に介して電源v
e、に接続されている。
オた、上記第1の差動対トランジスタQlleQ1gの
各ペースは、それぞれ対応的に非反転入力信号、反転入
力信号が供給される第1の平衡入力端子IXa 、 I
Xbに接続されている。
各ペースは、それぞれ対応的に非反転入力信号、反転入
力信号が供給される第1の平衡入力端子IXa 、 I
Xbに接続されている。
上記第2の差動対トランジスタQlおよびQ■の各ペー
スは、上記第3の差動対トランジスタQssおよびQc
sの各ペースに対応的に接続されると共に、それぞれ対
応的に非反転入力信号、反転入力信号が供給される第2
の平衡入力以上のように構成されるダブルバランス回路
は、例えばルラジオ受信機のステレオ復調回路に使用さ
れた場合、第1の平衡入力端子IXa。
スは、上記第3の差動対トランジスタQssおよびQc
sの各ペースに対応的に接続されると共に、それぞれ対
応的に非反転入力信号、反転入力信号が供給される第2
の平衡入力以上のように構成されるダブルバランス回路
は、例えばルラジオ受信機のステレオ復調回路に使用さ
れた場合、第1の平衡入力端子IXa。
IXb K検波信号が供給され、第2の平衡入力端子I
Ya、IYb K 38kHmのスイ、チンダ信号が供
給されるもので、平衡出力端子Os、Ohから各チャン
ネルに分離されたオーディオ信号が導出されるようにな
っている。
Ya、IYb K 38kHmのスイ、チンダ信号が供
給されるもので、平衡出力端子Os、Ohから各チャン
ネルに分離されたオーディオ信号が導出されるようにな
っている。
このようなメ!ルΔう72回路を用いたステレオ復調回
路は、大振幅の検波信号がダブルバランス回路の第1の
平衡入力端子IXa 、 IXbに供給された場合、ト
ランジスタQ■あるいはトランジスタQIIのうちいず
れか一方のトランジスタがオフ(カットオフ状1/a)
となり、以って第2の差動対トランジスタQ at e
Q asあるいは第30差動対トランジスタQ ss
eQ asに電流が流れずオフとなる。仁の丸め、第2
0差動対トランジスタQ11#Q1mToるいは第30
差動対トランジスタQ at eQ ssのスイ、チン
ダ信号に対する応答が低化し、チャンネルセパレージ、
ン(つまりクロストーク)ならびに歪特性が悪化すると
い−)た欠点がありた。
路は、大振幅の検波信号がダブルバランス回路の第1の
平衡入力端子IXa 、 IXbに供給された場合、ト
ランジスタQ■あるいはトランジスタQIIのうちいず
れか一方のトランジスタがオフ(カットオフ状1/a)
となり、以って第2の差動対トランジスタQ at e
Q asあるいは第30差動対トランジスタQ ss
eQ asに電流が流れずオフとなる。仁の丸め、第2
0差動対トランジスタQ11#Q1mToるいは第30
差動対トランジスタQ at eQ ssのスイ、チン
ダ信号に対する応答が低化し、チャンネルセパレージ、
ン(つまりクロストーク)ならびに歪特性が悪化すると
い−)た欠点がありた。
この発明は上記の点に鑑みてなされたもので、第1の差
動対トランジスタの各コレクタ側に対応的に第2および
第3の差動対トランジスタを接、続したダブル/42ン
ス回路において、第2および第30差動対トツンジスタ
の各共通エン。
動対トランジスタの各コレクタ側に対応的に第2および
第3の差動対トランジスタを接、続したダブル/42ン
ス回路において、第2および第30差動対トツンジスタ
の各共通エン。
り側に常時微小電流を流す通路を形成することにより、
第1の差動対トランジスタの状態に影響を受けず、常時
第2および第3の差動対トランジスタを能動領域で動作
させることにより、良好な高速応答特性を備え九ダブル
バランス回路を提供することを目的とする。
第1の差動対トランジスタの状態に影響を受けず、常時
第2および第3の差動対トランジスタを能動領域で動作
させることにより、良好な高速応答特性を備え九ダブル
バランス回路を提供することを目的とする。
以下、図面を参照してこの雫明の一実施例について詳細
に説明する。
に説明する。
すなわち、第2図に示すように第1図に示し九メノルΔ
ツンス回路の第2および第30差動対ト2ンジスタQs
1*Q*sおよびQm**Qs@0各共通エミ、りと第
1の差動対トランジスタQttsQtslD各コレクタ
とが接続される接続中点と基準電位点となる接地間に微
小電流を流ししてその説明を省略する。
ツンス回路の第2および第30差動対ト2ンジスタQs
1*Q*sおよびQm**Qs@0各共通エミ、りと第
1の差動対トランジスタQttsQtslD各コレクタ
とが接続される接続中点と基準電位点となる接地間に微
小電流を流ししてその説明を省略する。
以上のように構成されたダブルバランス回路において、
第1の差動対トランジスタQt1eQsmのうちいずれ
のトランジスタが力、トオフ状態となされても、第2お
よび第30差動対トランジスタQ 51eQ m*およ
びQ魯t*Qs*Us少なくとも定電流源11および1
1により各トランジスタQst* Q*** Qss*
QssiC微小電流が流れることに1にゐので、力、
トオフ状態となることが無く常に能動領域で動作すゐこ
とになる。
第1の差動対トランジスタQt1eQsmのうちいずれ
のトランジスタが力、トオフ状態となされても、第2お
よび第30差動対トランジスタQ 51eQ m*およ
びQ魯t*Qs*Us少なくとも定電流源11および1
1により各トランジスタQst* Q*** Qss*
QssiC微小電流が流れることに1にゐので、力、
トオフ状態となることが無く常に能動領域で動作すゐこ
とになる。
これにより、第2の平衡入力端子IYa、IYbに供給
される信号に対する第2および第30差動対ト2ンジス
タQ at IQ 11シよびQss*Qs*の応答特
性が改善されることになる。
される信号に対する第2および第30差動対ト2ンジス
タQ at IQ 11シよびQss*Qs*の応答特
性が改善されることになる。
したがって、このようなダブルバランス回路をFMFジ
オ受信機のステレオ復調回路に適用した場合でも、大損
幅の検波信号によプ、第1の差動対トランジスタQ■e
Qt*のうちいずれかがカットオフ状態とされても、平
衡出方端子に出力される左右両チャンネル間の七Δレー
ジ。
オ受信機のステレオ復調回路に適用した場合でも、大損
幅の検波信号によプ、第1の差動対トランジスタQ■e
Qt*のうちいずれかがカットオフ状態とされても、平
衡出方端子に出力される左右両チャンネル間の七Δレー
ジ。
ンならびに歪特性が悪化せず極めて良好なステレオ復調
回路を構成することができるものである。
回路を構成することができるものである。
を虎、第3vtJK示tように第2図に示した第1およ
び第2の定電fIt源x1シよびB3を抵抗R重および
R,で置換えたダブルバランス回路としても良り、なお
、第3図中において第1図と同一部分には同一符号を付
してその説明を省略する。但し抵抗RJsRmは、第2
および第3の差動対トランジスタ。** eQ **お
よび。1hQ口に流れる各電流を考直して適宜な曽に設
定する必要があることは言う迄もない。
び第2の定電fIt源x1シよびB3を抵抗R重および
R,で置換えたダブルバランス回路としても良り、なお
、第3図中において第1図と同一部分には同一符号を付
してその説明を省略する。但し抵抗RJsRmは、第2
および第3の差動対トランジスタ。** eQ **お
よび。1hQ口に流れる各電流を考直して適宜な曽に設
定する必要があることは言う迄もない。
これとは別に第41EIK示すようなダブルバランス回
路を構成するようにしても良い。
路を構成するようにしても良い。
すなわち、第4図に示すダブル/f′yンスは、@IW
Jに示した/2ルA2ンス回路において、第2および第
30差動対トランジスタQs1e QmzおよびQsl
a Qasの各共通エミ、り関に抵抗R・が介挿接続し
てなるものである。なお、第4図において第1図と同一
部分には同一符号を付してその説明を省略する。
Jに示した/2ルA2ンス回路において、第2および第
30差動対トランジスタQs1e QmzおよびQsl
a Qasの各共通エミ、り関に抵抗R・が介挿接続し
てなるものである。なお、第4図において第1図と同一
部分には同一符号を付してその説明を省略する。
このように構成されるダブルバランス回路は、第1の差
動対トランジスタQlt * Quのうちトランジスタ
Qll乃至トランジスタQ1mが力、トオフ状態とされ
九場合、第2の差動対トランジスタQCs e Qmm
乃至第3の・差動対トランジスタQss e Qsmの
共通エミ、りには、抵抗R・および第1の差動対トラン
ジスタQst e Qtsのうちオン状態にあるトラン
ジスタQ1m乃至Qssを介して微小電流が流れるとと
になる。したがって、第2図および第3図に示し九ダグ
ルI量ランス回路と同様に、第2および第30差動対ト
ランノスタQss + QmzおよびQmt e Qm
mは常時能動領域で動作するものである。
動対トランジスタQlt * Quのうちトランジスタ
Qll乃至トランジスタQ1mが力、トオフ状態とされ
九場合、第2の差動対トランジスタQCs e Qmm
乃至第3の・差動対トランジスタQss e Qsmの
共通エミ、りには、抵抗R・および第1の差動対トラン
ジスタQst e Qtsのうちオン状態にあるトラン
ジスタQ1m乃至Qssを介して微小電流が流れるとと
になる。したがって、第2図および第3図に示し九ダグ
ルI量ランス回路と同様に、第2および第30差動対ト
ランノスタQss + QmzおよびQmt e Qm
mは常時能動領域で動作するものである。
上記し且つ諮2図、第3図および第4図に図示したダブ
ルバランス回路は、いずれも簡単に構成することができ
るもので、f” 4スクリード素子で構成する場合に限
らずIC化する場合にも好適するものである。
ルバランス回路は、いずれも簡単に構成することができ
るもので、f” 4スクリード素子で構成する場合に限
らずIC化する場合にも好適するものである。
また、このようなダブルバランス回路は、上記したFM
’)ジオ受信機のステレオ復調回路に限らず、例えば
FMjジオ受信機の周波数変換回路あ、るい紘りオドツ
チ、ア検波回路にも適用することができる。
’)ジオ受信機のステレオ復調回路に限らず、例えば
FMjジオ受信機の周波数変換回路あ、るい紘りオドツ
チ、ア検波回路にも適用することができる。
その他、種々の変形や適用はこの発明の要旨を逸脱しな
い範囲で可能であることは言う迄もない。
い範囲で可能であることは言う迄もない。
以上述べたようにこの発明によれば、第1の差動対トラ
ンジスタの各;レクタ側に対応的に第2および第30差
動対トランジスタを接続したメツルーフン、X回路にお
いて、第2および第30差動対トツンジスタの各共通工
1.り儒に常時微小電流を流す通路を形成することによ
り、第1の差動対トランジスタの状11に影響を受けず
、常時嬉2および第30差動対訃2ンジスタを能動領域
で動作させる仁とにより、夷灯な^速応答特ヤを備え九
メツルバランス回路を提供する仁とができる。
ンジスタの各;レクタ側に対応的に第2および第30差
動対トランジスタを接続したメツルーフン、X回路にお
いて、第2および第30差動対トツンジスタの各共通工
1.り儒に常時微小電流を流す通路を形成することによ
り、第1の差動対トランジスタの状11に影響を受けず
、常時嬉2および第30差動対訃2ンジスタを能動領域
で動作させる仁とにより、夷灯な^速応答特ヤを備え九
メツルバランス回路を提供する仁とができる。
第1図は従来のメシル/42ンス回路を示す回路接続図
、第2図はこの発明に係るダブルバランス回路の一実施
例を示す回路接続図、第3図および第4図はこの発明に
係るダブルバランス回路の他の実施例を示す回路接続図
である。 QutQs*−第1の差動対トランジスタ、Q ■sQ
am =第2の差動対トランジスタ、Q B1 eQ
11 ””第30差動対トランジスタ、Ra、Rh
=抵抗、I@’一定電流源、IS e II ”’定
電流源、R1t R1・・・抵抗、R・・・・抵抗。
、第2図はこの発明に係るダブルバランス回路の一実施
例を示す回路接続図、第3図および第4図はこの発明に
係るダブルバランス回路の他の実施例を示す回路接続図
である。 QutQs*−第1の差動対トランジスタ、Q ■sQ
am =第2の差動対トランジスタ、Q B1 eQ
11 ””第30差動対トランジスタ、Ra、Rh
=抵抗、I@’一定電流源、IS e II ”’定
電流源、R1t R1・・・抵抗、R・・・・抵抗。
Claims (4)
- (1) 第10差動対トランジスタと、仁の第1の差
動対トランジスタの各コレクタIIIK(−レ(’れの
共通二定、夕が対応的に接続される第2および第3の差
動対トランジスタとを有し、上記第2および第30差動
対トランジスタの各非反転入力端ならびに反転入力端を
共通接続すると共に、上記第2および第30差動対トラ
ンジスタの各コレクタを一対の出力端に対応的に接続し
てなるダブルバランス回路において、前記第2および第
30差動対トランジスタの各二定。 り側に常時微小電流を流す通路を形成してなることを特
徴とし良ダグルバランス回路。 - (2) 上記微小電流を流す通路が上記第2および第
30差動対トツンゾスタの各共通エン、りと基準電位点
間にそれぞれ接続される第1および第2の定電流源であ
ること奢q#徴とする特許請求の範囲第1項記載のダブ
ルバランス回路。 - (3)上記微小電流を流す通路が上記第2および第30
差動対トフンジスタの各共通エン、りと基準電位点間に
接続される第1および第2の抵抗であることをI!!#
黴とする特許請求の範囲第1項記載のダブルバランス回
路。 - (4)上記微小電流を流す通路が上記第2および第30
差動対トランジスタの各共通エミ、り関に介挿接続され
る抵抗であることを特徴とする特許請求の範囲第1項記
載のダブルバランス回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12635281A JPS5827407A (ja) | 1981-08-12 | 1981-08-12 | ダブルバランス回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12635281A JPS5827407A (ja) | 1981-08-12 | 1981-08-12 | ダブルバランス回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS5827407A true JPS5827407A (ja) | 1983-02-18 |
Family
ID=14933047
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP12635281A Pending JPS5827407A (ja) | 1981-08-12 | 1981-08-12 | ダブルバランス回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5827407A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5514950A (en) * | 1993-03-16 | 1996-05-07 | Alcatel N.V. | Differential pair arrangement |
JP2003062520A (ja) * | 2001-08-24 | 2003-03-04 | Asahi Glass Co Ltd | 建材ボードのぼかし塗装方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5255365A (en) * | 1975-10-30 | 1977-05-06 | Nec Corp | Current switching circuit |
JPS5428707A (en) * | 1977-08-08 | 1979-03-03 | Tokyo Yogyo Kk | Container for molten metal for use in iron producing process |
-
1981
- 1981-08-12 JP JP12635281A patent/JPS5827407A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5255365A (en) * | 1975-10-30 | 1977-05-06 | Nec Corp | Current switching circuit |
JPS5428707A (en) * | 1977-08-08 | 1979-03-03 | Tokyo Yogyo Kk | Container for molten metal for use in iron producing process |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5514950A (en) * | 1993-03-16 | 1996-05-07 | Alcatel N.V. | Differential pair arrangement |
JP2003062520A (ja) * | 2001-08-24 | 2003-03-04 | Asahi Glass Co Ltd | 建材ボードのぼかし塗装方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5057787A (en) | Variable gain differential amplifier | |
JP2638494B2 (ja) | 電圧/電流変換回路 | |
JPS5827407A (ja) | ダブルバランス回路 | |
JPH0514582Y2 (ja) | ||
KR0130767B1 (ko) | 이득 제어 증폭회로 | |
US6268769B1 (en) | Operational amplifier | |
US3936731A (en) | Amplifier with fast recovery after input signal overswing | |
JPH06232655A (ja) | シングルエンド−差動変換器 | |
KR940006265B1 (ko) | Fm 스테레오 다중복조회로의 매트릭스회로 | |
JP2981279B2 (ja) | 入出力回路 | |
WO2006001173A1 (ja) | ステレオセパレーション調整回路及びそのmos集積回路 | |
EP1206033A2 (en) | Isolator circuit | |
US20040145389A1 (en) | High speed current mode NOR logic circuit | |
US4646348A (en) | Blend control for low voltage stereo decoders | |
WO2001031780A1 (en) | Transconductor with controllable transconductance for low supply voltages | |
JPH08222960A (ja) | オーバーラップした入力信号レンジを有する低供給電圧ミキサ | |
JPS61131606A (ja) | 差動増幅回路 | |
JPH05291844A (ja) | レベルシフト回路 | |
JPH0528825Y2 (ja) | ||
JPH02174418A (ja) | 比較回路 | |
JPS6223180Y2 (ja) | ||
JPH03185917A (ja) | データバス回路 | |
KR100293447B1 (ko) | 차동입력회로 | |
JPH033039Y2 (ja) | ||
KR910003396B1 (ko) | 의사 스테레오 회로 |