JPS5827407A - ダブルバランス回路 - Google Patents
ダブルバランス回路Info
- Publication number
- JPS5827407A JPS5827407A JP12635281A JP12635281A JPS5827407A JP S5827407 A JPS5827407 A JP S5827407A JP 12635281 A JP12635281 A JP 12635281A JP 12635281 A JP12635281 A JP 12635281A JP S5827407 A JPS5827407 A JP S5827407A
- Authority
- JP
- Japan
- Prior art keywords
- differential pair
- double
- pair transistors
- circuit
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C1/00—Amplitude modulation
- H03C1/52—Modulators in which carrier or one sideband is wholly or partially suppressed
- H03C1/54—Balanced modulators, e.g. bridge type, ring type or double balanced type
- H03C1/542—Balanced modulators, e.g. bridge type, ring type or double balanced type comprising semiconductor devices with at least three electrodes
- H03C1/545—Balanced modulators, e.g. bridge type, ring type or double balanced type comprising semiconductor devices with at least three electrodes using bipolar transistors
Landscapes
- Amplifiers (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は例えば践ラジオ受信機に好適するダブルバラ
ンス回路に関する。
ンス回路に関する。
近時、ＦＭラジオ受信機等の電子機器の周波数変換部や
ステレオ復調回路等に〆プル・奇う７１回路が使用され
るようになり、良好な特性を有した電子機器が提供され
るように１ｋ−ｐた。
ステレオ復調回路等に〆プル・奇う７１回路が使用され
るようになり、良好な特性を有した電子機器が提供され
るように１ｋ−ｐた。
ダブルバランス回路は、いわゆる乗算回路で、例えば第
１図に示すように、共通工電、夕が定電流源（１，）を
介して接地される第１の差動対トランジスタＱ１１＃Ｑ
１ｍの各コレクタに第２訃よび第３０差動対ト２ンジス
タＱｓｔ＊ＱｓｍおよびＱ ａｔ ＩＱ ａｍの各共通
エミ、りが対応的に接続されている。これらの第２およ
び第３の差動対トランジスタＱｔｔ＊ＱｔｓおよびＱ畠
ｈＱ■は、それらの各コレクタが一対の出力端子Ｏａ、
Ｏｂ Ｋ対抵抗ＲｈおよびＲｈを対応的に介して電源ｖ
ｅ、に接続されている。
１図に示すように、共通工電、夕が定電流源（１，）を
介して接地される第１の差動対トランジスタＱ１１＃Ｑ
１ｍの各コレクタに第２訃よび第３０差動対ト２ンジス
タＱｓｔ＊ＱｓｍおよびＱ ａｔ ＩＱ ａｍの各共通
エミ、りが対応的に接続されている。これらの第２およ
び第３の差動対トランジスタＱｔｔ＊ＱｔｓおよびＱ畠
ｈＱ■は、それらの各コレクタが一対の出力端子Ｏａ、
Ｏｂ Ｋ対抵抗ＲｈおよびＲｈを対応的に介して電源ｖ
ｅ、に接続されている。
オた、上記第１の差動対トランジスタＱｌｌｅＱ１ｇの
各ペースは、それぞれ対応的に非反転入力信号、反転入
力信号が供給される第１の平衡入力端子ＩＸａ 、 Ｉ
Ｘｂに接続されている。
各ペースは、それぞれ対応的に非反転入力信号、反転入
力信号が供給される第１の平衡入力端子ＩＸａ 、 Ｉ
Ｘｂに接続されている。
上記第２の差動対トランジスタＱｌおよびＱ■の各ペー
スは、上記第３の差動対トランジスタＱｓｓおよびＱｃ
ｓの各ペースに対応的に接続されると共に、それぞれ対
応的に非反転入力信号、反転入力信号が供給される第２
の平衡入力以上のように構成されるダブルバランス回路
は、例えばルラジオ受信機のステレオ復調回路に使用さ
れた場合、第１の平衡入力端子ＩＸａ。
スは、上記第３の差動対トランジスタＱｓｓおよびＱｃ
ｓの各ペースに対応的に接続されると共に、それぞれ対
応的に非反転入力信号、反転入力信号が供給される第２
の平衡入力以上のように構成されるダブルバランス回路
は、例えばルラジオ受信機のステレオ復調回路に使用さ
れた場合、第１の平衡入力端子ＩＸａ。
ＩＸｂ Ｋ検波信号が供給され、第２の平衡入力端子Ｉ
Ｙａ、ＩＹｂ Ｋ ３８ｋＨｍのスイ、チンダ信号が供
給されるもので、平衡出力端子Ｏｓ、Ｏｈから各チャン
ネルに分離されたオーディオ信号が導出されるようにな
っている。
Ｙａ、ＩＹｂ Ｋ ３８ｋＨｍのスイ、チンダ信号が供
給されるもので、平衡出力端子Ｏｓ、Ｏｈから各チャン
ネルに分離されたオーディオ信号が導出されるようにな
っている。
このようなメ！ルΔう７２回路を用いたステレオ復調回
路は、大振幅の検波信号がダブルバランス回路の第１の
平衡入力端子ＩＸａ 、 ＩＸｂに供給された場合、ト
ランジスタＱ■あるいはトランジスタＱＩＩのうちいず
れか一方のトランジスタがオフ（カットオフ状１／ａ）
となり、以って第２の差動対トランジスタＱ ａｔ ｅ
Ｑ ａｓあるいは第３０差動対トランジスタＱ ｓｓ
ｅＱ ａｓに電流が流れずオフとなる。仁の丸め、第２
０差動対トランジスタＱ１１＃Ｑ１ｍＴｏるいは第３０
差動対トランジスタＱ ａｔ ｅＱ ｓｓのスイ、チン
ダ信号に対する応答が低化し、チャンネルセパレージ、
ン（つまりクロストーク）ならびに歪特性が悪化すると
い−）た欠点がありた。
路は、大振幅の検波信号がダブルバランス回路の第１の
平衡入力端子ＩＸａ 、 ＩＸｂに供給された場合、ト
ランジスタＱ■あるいはトランジスタＱＩＩのうちいず
れか一方のトランジスタがオフ（カットオフ状１／ａ）
となり、以って第２の差動対トランジスタＱ ａｔ ｅ
Ｑ ａｓあるいは第３０差動対トランジスタＱ ｓｓ
ｅＱ ａｓに電流が流れずオフとなる。仁の丸め、第２
０差動対トランジスタＱ１１＃Ｑ１ｍＴｏるいは第３０
差動対トランジスタＱ ａｔ ｅＱ ｓｓのスイ、チン
ダ信号に対する応答が低化し、チャンネルセパレージ、
ン（つまりクロストーク）ならびに歪特性が悪化すると
い−）た欠点がありた。
この発明は上記の点に鑑みてなされたもので、第１の差
動対トランジスタの各コレクタ側に対応的に第２および
第３の差動対トランジスタを接、続したダブル／４２ン
ス回路において、第２および第３０差動対トツンジスタ
の各共通エン。
動対トランジスタの各コレクタ側に対応的に第２および
第３の差動対トランジスタを接、続したダブル／４２ン
ス回路において、第２および第３０差動対トツンジスタ
の各共通エン。
り側に常時微小電流を流す通路を形成することにより、
第１の差動対トランジスタの状態に影響を受けず、常時
第２および第３の差動対トランジスタを能動領域で動作
させることにより、良好な高速応答特性を備え九ダブル
バランス回路を提供することを目的とする。
第１の差動対トランジスタの状態に影響を受けず、常時
第２および第３の差動対トランジスタを能動領域で動作
させることにより、良好な高速応答特性を備え九ダブル
バランス回路を提供することを目的とする。
以下、図面を参照してこの雫明の一実施例について詳細
に説明する。
に説明する。
すなわち、第２図に示すように第１図に示し九メノルΔ
ツンス回路の第２および第３０差動対ト２ンジスタＱｓ
１＊Ｑ＊ｓおよびＱｍ＊＊Ｑｓ＠０各共通エミ、りと第
１の差動対トランジスタＱｔｔｓＱｔｓｌＤ各コレクタ
とが接続される接続中点と基準電位点となる接地間に微
小電流を流ししてその説明を省略する。
ツンス回路の第２および第３０差動対ト２ンジスタＱｓ
１＊Ｑ＊ｓおよびＱｍ＊＊Ｑｓ＠０各共通エミ、りと第
１の差動対トランジスタＱｔｔｓＱｔｓｌＤ各コレクタ
とが接続される接続中点と基準電位点となる接地間に微
小電流を流ししてその説明を省略する。
以上のように構成されたダブルバランス回路において、
第１の差動対トランジスタＱｔ１ｅＱｓｍのうちいずれ
のトランジスタが力、トオフ状態となされても、第２お
よび第３０差動対トランジスタＱ ５１ｅＱ ｍ＊およ
びＱ魯ｔ＊Ｑｓ＊Ｕｓ少なくとも定電流源１１および１
１により各トランジスタＱｓｔ＊ Ｑ＊＊＊ Ｑｓｓ＊
ＱｓｓｉＣ微小電流が流れることに１にゐので、力、
トオフ状態となることが無く常に能動領域で動作すゐこ
とになる。
第１の差動対トランジスタＱｔ１ｅＱｓｍのうちいずれ
のトランジスタが力、トオフ状態となされても、第２お
よび第３０差動対トランジスタＱ ５１ｅＱ ｍ＊およ
びＱ魯ｔ＊Ｑｓ＊Ｕｓ少なくとも定電流源１１および１
１により各トランジスタＱｓｔ＊ Ｑ＊＊＊ Ｑｓｓ＊
ＱｓｓｉＣ微小電流が流れることに１にゐので、力、
トオフ状態となることが無く常に能動領域で動作すゐこ
とになる。
これにより、第２の平衡入力端子ＩＹａ、ＩＹｂに供給
される信号に対する第２および第３０差動対ト２ンジス
タＱ ａｔ ＩＱ １１シよびＱｓｓ＊Ｑｓ＊の応答特
性が改善されることになる。
される信号に対する第２および第３０差動対ト２ンジス
タＱ ａｔ ＩＱ １１シよびＱｓｓ＊Ｑｓ＊の応答特
性が改善されることになる。
したがって、このようなダブルバランス回路をＦＭＦジ
オ受信機のステレオ復調回路に適用した場合でも、大損
幅の検波信号によプ、第１の差動対トランジスタＱ■ｅ
Ｑｔ＊のうちいずれかがカットオフ状態とされても、平
衡出方端子に出力される左右両チャンネル間の七Δレー
ジ。
オ受信機のステレオ復調回路に適用した場合でも、大損
幅の検波信号によプ、第１の差動対トランジスタＱ■ｅ
Ｑｔ＊のうちいずれかがカットオフ状態とされても、平
衡出方端子に出力される左右両チャンネル間の七Δレー
ジ。
ンならびに歪特性が悪化せず極めて良好なステレオ復調
回路を構成することができるものである。
回路を構成することができるものである。
を虎、第３ｖｔＪＫ示ｔように第２図に示した第１およ
び第２の定電ｆＩｔ源ｘ１シよびＢ３を抵抗Ｒ重および
Ｒ，で置換えたダブルバランス回路としても良り、なお
、第３図中において第１図と同一部分には同一符号を付
してその説明を省略する。但し抵抗ＲＪｓＲｍは、第２
および第３の差動対トランジスタ。＊＊ ｅＱ ＊＊お
よび。１ｈＱ口に流れる各電流を考直して適宜な曽に設
定する必要があることは言う迄もない。
び第２の定電ｆＩｔ源ｘ１シよびＢ３を抵抗Ｒ重および
Ｒ，で置換えたダブルバランス回路としても良り、なお
、第３図中において第１図と同一部分には同一符号を付
してその説明を省略する。但し抵抗ＲＪｓＲｍは、第２
および第３の差動対トランジスタ。＊＊ ｅＱ ＊＊お
よび。１ｈＱ口に流れる各電流を考直して適宜な曽に設
定する必要があることは言う迄もない。
これとは別に第４１ＥＩＫ示すようなダブルバランス回
路を構成するようにしても良い。
路を構成するようにしても良い。
すなわち、第４図に示すダブル／ｆ′ｙンスは、＠ＩＷ
Ｊに示した／２ルＡ２ンス回路において、第２および第
３０差動対トランジスタＱｓ１ｅ ＱｍｚおよびＱｓｌ
ａ Ｑａｓの各共通エミ、り関に抵抗Ｒ・が介挿接続し
てなるものである。なお、第４図において第１図と同一
部分には同一符号を付してその説明を省略する。
Ｊに示した／２ルＡ２ンス回路において、第２および第
３０差動対トランジスタＱｓ１ｅ ＱｍｚおよびＱｓｌ
ａ Ｑａｓの各共通エミ、り関に抵抗Ｒ・が介挿接続し
てなるものである。なお、第４図において第１図と同一
部分には同一符号を付してその説明を省略する。
このように構成されるダブルバランス回路は、第１の差
動対トランジスタＱｌｔ ＊ Ｑｕのうちトランジスタ
Ｑｌｌ乃至トランジスタＱ１ｍが力、トオフ状態とされ
九場合、第２の差動対トランジスタＱＣｓ ｅ Ｑｍｍ
乃至第３の・差動対トランジスタＱｓｓ ｅ Ｑｓｍの
共通エミ、りには、抵抗Ｒ・および第１の差動対トラン
ジスタＱｓｔ ｅ Ｑｔｓのうちオン状態にあるトラン
ジスタＱ１ｍ乃至Ｑｓｓを介して微小電流が流れるとと
になる。したがって、第２図および第３図に示し九ダグ
ルＩ量ランス回路と同様に、第２および第３０差動対ト
ランノスタＱｓｓ ＋ ＱｍｚおよびＱｍｔ ｅ Ｑｍ
ｍは常時能動領域で動作するものである。
動対トランジスタＱｌｔ ＊ Ｑｕのうちトランジスタ
Ｑｌｌ乃至トランジスタＱ１ｍが力、トオフ状態とされ
九場合、第２の差動対トランジスタＱＣｓ ｅ Ｑｍｍ
乃至第３の・差動対トランジスタＱｓｓ ｅ Ｑｓｍの
共通エミ、りには、抵抗Ｒ・および第１の差動対トラン
ジスタＱｓｔ ｅ Ｑｔｓのうちオン状態にあるトラン
ジスタＱ１ｍ乃至Ｑｓｓを介して微小電流が流れるとと
になる。したがって、第２図および第３図に示し九ダグ
ルＩ量ランス回路と同様に、第２および第３０差動対ト
ランノスタＱｓｓ ＋ ＱｍｚおよびＱｍｔ ｅ Ｑｍ
ｍは常時能動領域で動作するものである。
上記し且つ諮２図、第３図および第４図に図示したダブ
ルバランス回路は、いずれも簡単に構成することができ
るもので、ｆ” ４スクリード素子で構成する場合に限
らずＩＣ化する場合にも好適するものである。
ルバランス回路は、いずれも簡単に構成することができ
るもので、ｆ” ４スクリード素子で構成する場合に限
らずＩＣ化する場合にも好適するものである。
また、このようなダブルバランス回路は、上記したＦＭ
’）ジオ受信機のステレオ復調回路に限らず、例えば
ＦＭｊジオ受信機の周波数変換回路あ、るい紘りオドツ
チ、ア検波回路にも適用することができる。
’）ジオ受信機のステレオ復調回路に限らず、例えば
ＦＭｊジオ受信機の周波数変換回路あ、るい紘りオドツ
チ、ア検波回路にも適用することができる。
その他、種々の変形や適用はこの発明の要旨を逸脱しな
い範囲で可能であることは言う迄もない。
い範囲で可能であることは言う迄もない。
以上述べたようにこの発明によれば、第１の差動対トラ
ンジスタの各；レクタ側に対応的に第２および第３０差
動対トランジスタを接続したメツルーフン、Ｘ回路にお
いて、第２および第３０差動対トツンジスタの各共通工
１．り儒に常時微小電流を流す通路を形成することによ
り、第１の差動対トランジスタの状１１に影響を受けず
、常時嬉２および第３０差動対訃２ンジスタを能動領域
で動作させる仁とにより、夷灯な＾速応答特ヤを備え九
メツルバランス回路を提供する仁とができる。
ンジスタの各；レクタ側に対応的に第２および第３０差
動対トランジスタを接続したメツルーフン、Ｘ回路にお
いて、第２および第３０差動対トツンジスタの各共通工
１．り儒に常時微小電流を流す通路を形成することによ
り、第１の差動対トランジスタの状１１に影響を受けず
、常時嬉２および第３０差動対訃２ンジスタを能動領域
で動作させる仁とにより、夷灯な＾速応答特ヤを備え九
メツルバランス回路を提供する仁とができる。
第１図は従来のメシル／４２ンス回路を示す回路接続図
、第２図はこの発明に係るダブルバランス回路の一実施
例を示す回路接続図、第３図および第４図はこの発明に
係るダブルバランス回路の他の実施例を示す回路接続図
である。 ＱｕｔＱｓ＊−第１の差動対トランジスタ、Ｑ ■ｓＱ
ａｍ ＝第２の差動対トランジスタ、Ｑ Ｂ１ ｅＱ
１１ ””第３０差動対トランジスタ、Ｒａ、Ｒｈ
＝抵抗、Ｉ＠’一定電流源、ＩＳ ｅ ＩＩ ”’定
電流源、Ｒ１ｔ Ｒ１・・・抵抗、Ｒ・・・・抵抗。
、第２図はこの発明に係るダブルバランス回路の一実施
例を示す回路接続図、第３図および第４図はこの発明に
係るダブルバランス回路の他の実施例を示す回路接続図
である。 ＱｕｔＱｓ＊−第１の差動対トランジスタ、Ｑ ■ｓＱ
ａｍ ＝第２の差動対トランジスタ、Ｑ Ｂ１ ｅＱ
１１ ””第３０差動対トランジスタ、Ｒａ、Ｒｈ
＝抵抗、Ｉ＠’一定電流源、ＩＳ ｅ ＩＩ ”’定
電流源、Ｒ１ｔ Ｒ１・・・抵抗、Ｒ・・・・抵抗。
Claims (4)
- （１） 第１０差動対トランジスタと、仁の第１の差
動対トランジスタの各コレクタＩＩＩＫ（−レ（’れの
共通二定、夕が対応的に接続される第２および第３の差
動対トランジスタとを有し、上記第２および第３０差動
対トランジスタの各非反転入力端ならびに反転入力端を
共通接続すると共に、上記第２および第３０差動対トラ
ンジスタの各コレクタを一対の出力端に対応的に接続し
てなるダブルバランス回路において、前記第２および第
３０差動対トランジスタの各二定。 り側に常時微小電流を流す通路を形成してなることを特
徴とし良ダグルバランス回路。 - （２） 上記微小電流を流す通路が上記第２および第
３０差動対トツンゾスタの各共通エン、りと基準電位点
間にそれぞれ接続される第１および第２の定電流源であ
ること奢ｑ＃徴とする特許請求の範囲第１項記載のダブ
ルバランス回路。 - （３）上記微小電流を流す通路が上記第２および第３０
差動対トフンジスタの各共通エン、りと基準電位点間に
接続される第１および第２の抵抗であることをＩ！！＃
黴とする特許請求の範囲第１項記載のダブルバランス回
路。 - （４）上記微小電流を流す通路が上記第２および第３０
差動対トランジスタの各共通エミ、り関に介挿接続され
る抵抗であることを特徴とする特許請求の範囲第１項記
載のダブルバランス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12635281A JPS5827407A (ja) | 1981-08-12 | 1981-08-12 | ダブルバランス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12635281A JPS5827407A (ja) | 1981-08-12 | 1981-08-12 | ダブルバランス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5827407A true JPS5827407A (ja) | 1983-02-18 |
Family
ID=14933047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12635281A Pending JPS5827407A (ja) | 1981-08-12 | 1981-08-12 | ダブルバランス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5827407A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5514950A (en) * | 1993-03-16 | 1996-05-07 | Alcatel N.V. | Differential pair arrangement |
| JP2003062520A (ja) * | 2001-08-24 | 2003-03-04 | Asahi Glass Co Ltd | 建材ボードのぼかし塗装方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5255365A (en) * | 1975-10-30 | 1977-05-06 | Nec Corp | Current switching circuit |
| JPS5428707A (en) * | 1977-08-08 | 1979-03-03 | Tokyo Yogyo Kk | Container for molten metal for use in iron producing process |
-
1981
- 1981-08-12 JP JP12635281A patent/JPS5827407A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5255365A (en) * | 1975-10-30 | 1977-05-06 | Nec Corp | Current switching circuit |
| JPS5428707A (en) * | 1977-08-08 | 1979-03-03 | Tokyo Yogyo Kk | Container for molten metal for use in iron producing process |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5514950A (en) * | 1993-03-16 | 1996-05-07 | Alcatel N.V. | Differential pair arrangement |
| JP2003062520A (ja) * | 2001-08-24 | 2003-03-04 | Asahi Glass Co Ltd | 建材ボードのぼかし塗装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5057787A (en) | Variable gain differential amplifier | |
| JP2638494B2 (ja) | 電圧／電流変換回路 | |
| JPS5827407A (ja) | ダブルバランス回路 | |
| JPH0514582Y2 (ja) | ||
| KR0130767B1 (ko) | 이득 제어 증폭회로 | |
| US6268769B1 (en) | Operational amplifier | |
| US3936731A (en) | Amplifier with fast recovery after input signal overswing | |
| JPH06232655A (ja) | シングルエンド−差動変換器 | |
| KR940006265B1 (ko) | Fm 스테레오 다중복조회로의 매트릭스회로 | |
| JP2981279B2 (ja) | 入出力回路 | |
| WO2006001173A1 (ja) | ステレオセパレーション調整回路及びそのｍｏｓ集積回路 | |
| US20040145389A1 (en) | High speed current mode NOR logic circuit | |
| US4646348A (en) | Blend control for low voltage stereo decoders | |
| WO2001031780A1 (en) | Transconductor with controllable transconductance for low supply voltages | |
| JPH08222960A (ja) | オーバーラップした入力信号レンジを有する低供給電圧ミキサ | |
| JPS61131606A (ja) | 差動増幅回路 | |
| JPH05291844A (ja) | レベルシフト回路 | |
| JPH0528825Y2 (ja) | ||
| JPH02174418A (ja) | 比較回路 | |
| JPS6223180Y2 (ja) | ||
| JPH03185917A (ja) | データバス回路 | |
| KR100293447B1 (ko) | 차동입력회로 | |
| JPH033039Y2 (ja) | ||
| KR910003396B1 (ko) | 의사 스테레오 회로 | |
| JPS59226531A (ja) | Ｆｍステレオ復調回路 |