JPS5826809B2 - 電圧分圧回路 - Google Patents
電圧分圧回路Info
- Publication number
- JPS5826809B2 JPS5826809B2 JP53081960A JP8196078A JPS5826809B2 JP S5826809 B2 JPS5826809 B2 JP S5826809B2 JP 53081960 A JP53081960 A JP 53081960A JP 8196078 A JP8196078 A JP 8196078A JP S5826809 B2 JPS5826809 B2 JP S5826809B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- resistance value
- voltage
- resistors
- voltage output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Non-Adjustable Resistors (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
本発明は、電圧出力端子を有する第一抵抗値の第一抵抗
体および前記第一抵抗値に対応した所定の第二抵抗値を
有する第二抵抗体を少くとも有する電圧分圧回路に関し
、特にこのような電圧分圧回路を持つDA変換器、なら
びにこのDA変換器を内部に含む帰還比較形AD変換器
の精度向上に有効な高精度の電圧分圧回路に関するもの
である。
体および前記第一抵抗値に対応した所定の第二抵抗値を
有する第二抵抗体を少くとも有する電圧分圧回路に関し
、特にこのような電圧分圧回路を持つDA変換器、なら
びにこのDA変換器を内部に含む帰還比較形AD変換器
の精度向上に有効な高精度の電圧分圧回路に関するもの
である。
抵抗体による分圧器を用いて基準電圧をそれぞれの大き
さに分圧し、ディジタル入力信号により駆動される電圧
スイッチを通して各分圧出力のなかの選択されたものを
アナログ出力電圧として取り出す方式のDA変換器は、
回路構成が簡単でしかもMO8集積回路に適したものと
して、広い応用分野が期待されている。
さに分圧し、ディジタル入力信号により駆動される電圧
スイッチを通して各分圧出力のなかの選択されたものを
アナログ出力電圧として取り出す方式のDA変換器は、
回路構成が簡単でしかもMO8集積回路に適したものと
して、広い応用分野が期待されている。
このような原理にもとづ<DA変換器ならびにこれを内
部に含む帰還比較形AD変換器の概要は、たとえば次の
文献に詳細に説明されている。
部に含む帰還比較形AD変換器の概要は、たとえば次の
文献に詳細に説明されている。
J 、B、Cecil、 et al : ”A Tw
o−Chip PCMC0DECfor Per−C
hannel Applications”l5SCC
Digest of Technical Pape
rs+pp176〜177(1978)。
o−Chip PCMC0DECfor Per−C
hannel Applications”l5SCC
Digest of Technical Pape
rs+pp176〜177(1978)。
上述した構成のDA変換器ならびにAD変換器の変換精
度は、電圧分圧回路を構成する抵抗列の比精度により決
定される。
度は、電圧分圧回路を構成する抵抗列の比精度により決
定される。
ところが、電圧分圧回路においては、電圧出力を取り出
す端子を持つ抵抗体と電圧出力を取り出す端子を持たな
い抵抗体とが混在すること、ならびに電圧出力を取り出
す端子相互間の間隔が互に異なる多種類の抵抗体が混在
することに起因して、抵抗列の比精度を高めることが従
来困難であった。
す端子を持つ抵抗体と電圧出力を取り出す端子を持たな
い抵抗体とが混在すること、ならびに電圧出力を取り出
す端子相互間の間隔が互に異なる多種類の抵抗体が混在
することに起因して、抵抗列の比精度を高めることが従
来困難であった。
そこで、本発明の目的は、抵抗列の比精度を高めて、上
述した種類のDA変換器およびAD変換器の精度向上に
有効な高精度の電圧分圧回路を提供することにある。
述した種類のDA変換器およびAD変換器の精度向上に
有効な高精度の電圧分圧回路を提供することにある。
本発明では、電圧出力端子を有する第一抵抗値の第一抵
抗体および前記第一抵抗値に対応した所定の第二抵抗値
を有する第二抵抗体を少くとも有する電圧分圧回路にお
いて、前記第二抵抗体を電圧出力および電流出力のいず
れも取り出さない引き出し領域をもつ抵抗体で構成し、
前記引き出し領域の長さを当該引き出し領域の幅と同一
あるいは線幅よりも大きく定め、以って前記第一および
第二抵抗体を所要の分圧特性に応じて適宜に組み合わせ
て高比精度の抵抗列を実現する。
抗体および前記第一抵抗値に対応した所定の第二抵抗値
を有する第二抵抗体を少くとも有する電圧分圧回路にお
いて、前記第二抵抗体を電圧出力および電流出力のいず
れも取り出さない引き出し領域をもつ抵抗体で構成し、
前記引き出し領域の長さを当該引き出し領域の幅と同一
あるいは線幅よりも大きく定め、以って前記第一および
第二抵抗体を所要の分圧特性に応じて適宜に組み合わせ
て高比精度の抵抗列を実現する。
以下に図面に従って本発明の詳細な説明する。
第1図A、BおよびCは、DA変換器に用いる通常の電
圧分圧回路とその抵抗体の構造の一例を示す。
圧分圧回路とその抵抗体の構造の一例を示す。
第1図Aはその分圧回路の構成を示し、ここで抵抗値2
Rの7個の抵抗体R1,R2,・・・・・・R6、R7
と抵抗値Rの9個の抵抗体R11゜R12,・・・・・
・、R17,RlB、R19によるはしご形抵抗列を形
成し、抵抗R11と接地点との間に印加された基準電圧
Vrefをかかるはしご形抵抗列により分圧する。
Rの7個の抵抗体R1,R2,・・・・・・R6、R7
と抵抗値Rの9個の抵抗体R11゜R12,・・・・・
・、R17,RlB、R19によるはしご形抵抗列を形
成し、抵抗R11と接地点との間に印加された基準電圧
Vrefをかかるはしご形抵抗列により分圧する。
第1図Bは、第1図Aに示した抵抗値Rの抵抗R11〜
R19のうちの任意のひとつ(例えばR17)を拡大し
たもので、抵抗値Rが16分割されて16個の電圧出力
端子1〜16が取り出される。
R19のうちの任意のひとつ(例えばR17)を拡大し
たもので、抵抗値Rが16分割されて16個の電圧出力
端子1〜16が取り出される。
ただし、接地点に接続された抵抗R19からは端子を取
り出さない。
り出さない。
以上の構成により、基準電圧Vrefはいわゆるμm2
55圧伸則に従って分圧され、8個の抵抗R11〜R1
Bから取り出された合計128個の端子にその出力が現
われる。
55圧伸則に従って分圧され、8個の抵抗R11〜R1
Bから取り出された合計128個の端子にその出力が現
われる。
この128個の電圧出力端子は、ディジタル入力信号に
よって駆動される電圧スイッチに接続される。
よって駆動される電圧スイッチに接続される。
第1図Cは、第1図Bに示した16分割された抵抗値R
の抵抗の構造を示す。
の抵抗の構造を示す。
この第1図Cにおいて、符号20は拡散層あるいは多結
晶シリコン体あるいは金属薄膜等による抵抗体、30お
よび40は抵抗体20の両端に配設した電極端子を示す
。
晶シリコン体あるいは金属薄膜等による抵抗体、30お
よび40は抵抗体20の両端に配設した電極端子を示す
。
端子1から16までは、16分割された電圧を取り出す
第1図Bにつき上述した電圧出力端子を示し、抵抗体2
0の本体と同一の材料を用いて引き出され、それぞれ同
一の幅Wおよび同一の間隔dを有する。
第1図Bにつき上述した電圧出力端子を示し、抵抗体2
0の本体と同一の材料を用いて引き出され、それぞれ同
一の幅Wおよび同一の間隔dを有する。
ここで、電圧出力端子1〜16はそれぞれ異なる電圧ス
イッチに接続されるために、長さは同一とならないこと
が多い。
イッチに接続されるために、長さは同一とならないこと
が多い。
第1図A−Cの抵抗網を構成する場合の問題点は、電圧
出力端子を引き出さない抵抗R1〜R7の抵抗値2Rを
、正確に抵抗R11〜R19の抵抗値Rの2倍とするこ
とにある。
出力端子を引き出さない抵抗R1〜R7の抵抗値2Rを
、正確に抵抗R11〜R19の抵抗値Rの2倍とするこ
とにある。
従来この抵抗値2Rの抵抗は、第2図に示す形状の抵抗
体、すなわち抵抗体50の両端に電極60および70を
配置した抵抗を用いて構成されていた。
体、すなわち抵抗体50の両端に電極60および70を
配置した抵抗を用いて構成されていた。
この抵抗体の抵抗値を正確にRに定めれば、かかる抵抗
体を2つ直列に接続することにより抵抗値2Rを得るこ
とができる。
体を2つ直列に接続することにより抵抗値2Rを得るこ
とができる。
ところが、電圧出力端子を有する抵抗R11〜R18は
第1図Cに示したように多数の引き出し端子1〜16を
有しているので、これと同一の抵抗値の抵抗体を第2図
の如き形状で構成するためには抵抗体50の幅あるいは
長さに厳密な補正を加える必要があり、そのために幅あ
るいは長さが第1図Cの抵抗体20とは異なった値とな
る。
第1図Cに示したように多数の引き出し端子1〜16を
有しているので、これと同一の抵抗値の抵抗体を第2図
の如き形状で構成するためには抵抗体50の幅あるいは
長さに厳密な補正を加える必要があり、そのために幅あ
るいは長さが第1図Cの抵抗体20とは異なった値とな
る。
しかして、互に異なった寸法を持つ抵抗体間の抵抗値比
精度は、マスク製作工程、ホトエツチング工程および拡
散工程等の製造工程中の条件のばらつきに起因して、大
きな誤差を含むことが多く、これが電圧分圧回路の精度
を制限していた。
精度は、マスク製作工程、ホトエツチング工程および拡
散工程等の製造工程中の条件のばらつきに起因して、大
きな誤差を含むことが多く、これが電圧分圧回路の精度
を制限していた。
そこで、本発明では、上記の欠点を回避するために、例
えば第3図に示す構成の抵抗体を用いる。
えば第3図に示す構成の抵抗体を用いる。
第3図において、符号80は抵抗体を示し、90および
100は抵抗体80の両端に配置した電極を示す。
100は抵抗体80の両端に配置した電極を示す。
本発明では抵抗体80に引き出し領域a1〜a16を配
設する。
設する。
これら引き出し領域a1〜316は抵抗体の本体と同一
の材料により構成できる。
の材料により構成できる。
引き出し領域a1〜a16の各々の長さlは、幅Wと同
一あるいは幅Wよりも大きい値とする。
一あるいは幅Wよりも大きい値とする。
また、これら引き出し領域a1〜a16からは電圧出力
ならびに電流出力のいずれも取り出さない。
ならびに電流出力のいずれも取り出さない。
したがって、これらの引き出し領域a1〜a16には回
路や電極は接続されない。
路や電極は接続されない。
以上の構成のもとに、第3図の抵抗体80の幅と長さを
第1図Cの抵抗体20と同一にとり、さらに第3図の抵
抗体80から引き出された領域a1〜a16の幅Wと間
隔dおよび個数を第1図Cの抵抗体から引き出された電
圧出力端子1〜16の幅と間隔および個数にそれぞれ等
しくとる。
第1図Cの抵抗体20と同一にとり、さらに第3図の抵
抗体80から引き出された領域a1〜a16の幅Wと間
隔dおよび個数を第1図Cの抵抗体から引き出された電
圧出力端子1〜16の幅と間隔および個数にそれぞれ等
しくとる。
これによれば、第3図の抵抗体80の電極90と100
から見込んだ抵抗値は、第1図Cにおける抵抗値Rに等
しくなる。
から見込んだ抵抗値は、第1図Cにおける抵抗値Rに等
しくなる。
したがって、上記の如く構成された第3図の抵抗体を2
つ直列に接続することにより第1図Cの抵抗体の抵抗値
Rの正確に2倍の抵抗直2Rを持つ抵抗体を得ることが
できるため、第1図aに示す抵抗列の比精度を高くとる
ことができる。
つ直列に接続することにより第1図Cの抵抗体の抵抗値
Rの正確に2倍の抵抗直2Rを持つ抵抗体を得ることが
できるため、第1図aに示す抵抗列の比精度を高くとる
ことができる。
なお、第3図の抵抗体80の引き出し領域a1〜a16
の長さlを幅W以上に定める理由は、抵抗を流れる電流
が引き出し領域内にまわり込む場合、そのまわり込みの
範囲が引き出し領域の幅と同程度かそれ以下の距離にほ
とんど限られるからである。
の長さlを幅W以上に定める理由は、抵抗を流れる電流
が引き出し領域内にまわり込む場合、そのまわり込みの
範囲が引き出し領域の幅と同程度かそれ以下の距離にほ
とんど限られるからである。
したがって、引き出し領域a1〜a16の長さlを幅W
以上にとれば、第1図Cの抵抗体の電圧出力端子1〜1
6の長さにかかわらずこれと実質的に同一の抵抗値を持
つ抵抗体を構成することができるため、抵抗列の比精度
を高くとることが可能となるものである。
以上にとれば、第1図Cの抵抗体の電圧出力端子1〜1
6の長さにかかわらずこれと実質的に同一の抵抗値を持
つ抵抗体を構成することができるため、抵抗列の比精度
を高くとることが可能となるものである。
次に、DA変換器に用いる通常の電圧分圧回路およびそ
の抵抗体の構造の他の例を第4図A、BおよびCに示す
。
の抵抗体の構造の他の例を第4図A、BおよびCに示す
。
第4図Aはその分圧回路の構成を示し、それぞれ抵抗値
Rから27Rまでの2進重み付けされた8個の抵抗体R
20,R21,・・・・・・、R2に、・・・・・・、
R26,R27をこの順序で直列に接続し、抵抗R20
の一端を接地点に接続し、抵抗R27の一端と接地点と
の間に電圧Vrefを印加し、この抵抗回路により基準
電圧Vrefを分圧する。
Rから27Rまでの2進重み付けされた8個の抵抗体R
20,R21,・・・・・・、R2に、・・・・・・、
R26,R27をこの順序で直列に接続し、抵抗R20
の一端を接地点に接続し、抵抗R27の一端と接地点と
の間に電圧Vrefを印加し、この抵抗回路により基準
電圧Vrefを分圧する。
第4図Bは、第4図Aに示した抵抗のひとつ(例えばR
2k)を拡大したもので、その抵抗値2kRが16分割
されて16個の電圧出力端子21〜36が取り出される
。
2k)を拡大したもので、その抵抗値2kRが16分割
されて16個の電圧出力端子21〜36が取り出される
。
以上の構成により、基準電圧Vrefはμm255圧伸
則に従って分圧され、2進重み付けされた8個の抵抗R
20〜R27から取り出された合計128個の端子にそ
の出力が現われる。
則に従って分圧され、2進重み付けされた8個の抵抗R
20〜R27から取り出された合計128個の端子にそ
の出力が現われる。
第4図Cは、上記8個の抵抗体R20〜R27のいずれ
かのひとつについて、その構造を示し、同図において、
符号110は拡散層等による抵抗体、120および13
0は抵抗体110の両端に配設した電極、および端子2
1〜36は抵抗体の本体と同一の材料を用いて引き出し
た第4図Bにつき上述した電圧出力端子を示す。
かのひとつについて、その構造を示し、同図において、
符号110は拡散層等による抵抗体、120および13
0は抵抗体110の両端に配設した電極、および端子2
1〜36は抵抗体の本体と同一の材料を用いて引き出し
た第4図Bにつき上述した電圧出力端子を示す。
次に、第4図Cに示した抵抗体の2倍の抵抗値を持つ抵
抗体を本発明にもとづいて構成した一例を第5図に示す
。
抗体を本発明にもとづいて構成した一例を第5図に示す
。
第4図Aに示した8個の抵抗体R20〜R27のなかで
、たとえば抵抗値2’Hの抵抗体を第4図Cの構造とな
した場合は、抵抗値25Hの抵抗体の構造は本発明を用
いて第5図に示す構造とするのが好ましい。
、たとえば抵抗値2’Hの抵抗体を第4図Cの構造とな
した場合は、抵抗値25Hの抵抗体の構造は本発明を用
いて第5図に示す構造とするのが好ましい。
第5図において、符号140および150は互に同一の
形状を持つ抵抗体を示し、これら抵抗体140と150
とを直列接続する。
形状を持つ抵抗体を示し、これら抵抗体140と150
とを直列接続する。
更に符号160,170および180はそれぞれ抵抗体
140および150の両端に配設された電極を示す。
140および150の両端に配設された電極を示す。
抵抗体140からは8個の電圧出力端子41〜48が引
き出され、抵抗体150からは8個の電圧出力端子49
〜56が引き出される。
き出され、抵抗体150からは8個の電圧出力端子49
〜56が引き出される。
以上の16個の電圧出力端子41〜56には、電極17
0と180との間の電圧を16分割した出力が現われる
。
0と180との間の電圧を16分割した出力が現われる
。
本発明では更に引き出し領域a21〜a36を上述の電
圧出力端子41〜56と交互に配設し、これら引き出し
領域a21〜a36の各長さを幅と同一か幅より大きい
値にとる。
圧出力端子41〜56と交互に配設し、これら引き出し
領域a21〜a36の各長さを幅と同一か幅より大きい
値にとる。
ここで、上記弓き出し領域a21〜a36の幅と電圧出
力端子41〜56の幅、および引き出し領域a21〜a
36と電圧出力端子41〜56との間隔を、それぞれ第
4図Cの抵抗体110の電圧出力端子21〜36の幅お
よび間隔に等しくとる。
力端子41〜56の幅、および引き出し領域a21〜a
36と電圧出力端子41〜56との間隔を、それぞれ第
4図Cの抵抗体110の電圧出力端子21〜36の幅お
よび間隔に等しくとる。
それにより、第5図の抵抗体140および150の電極
160と170との間の抵抗値および電極160と18
0との間の抵抗値が第4図Cにおける電極120と13
0との間の抵抗値と等しくなる。
160と170との間の抵抗値および電極160と18
0との間の抵抗値が第4図Cにおける電極120と13
0との間の抵抗値と等しくなる。
したがって、第5図の電極170と180との間の抵抗
値を第4図Cにおける抵抗値の正確に2倍に設定するこ
とができ、抵抗列の比精度を高くとることができる。
値を第4図Cにおける抵抗値の正確に2倍に設定するこ
とができ、抵抗列の比精度を高くとることができる。
第6図は、第4図Cに示した抵抗体110の4倍の抵抗
値を持つ抵抗体を本発明にもとづいて構成した例であり
、第6図において符号190は抵抗体を示し、この抵抗
体190は4個の電圧出力端子61〜64を持つ。
値を持つ抵抗体を本発明にもとづいて構成した例であり
、第6図において符号190は抵抗体を示し、この抵抗
体190は4個の電圧出力端子61〜64を持つ。
引き出し領域a41〜a52は本発明にもとづくもので
、電圧出力端子61〜64の1個に対して4個の割合で
設けるものとする。
、電圧出力端子61〜64の1個に対して4個の割合で
設けるものとする。
符号200および210は抵抗体190の両端に配設し
た金属電極を示す。
た金属電極を示す。
抵抗体190と同一形状を持つ抵抗体は他に3個あり、
これら抵抗体をすべて直列接続する。
これら抵抗体をすべて直列接続する。
符号220はかかる他の抵抗体の一部を示す。
ここで、65は電圧出力端子、a53.a54およびa
55は引き出し領域を示す。
55は引き出し領域を示す。
上記引き出し領域a41〜a52の幅と電圧出力端子6
1〜64の幅、および引き出し領域a41〜a52と電
圧出力端子61〜64との間隔および引き出し領域a4
1〜a52の相互間の間隔を、それぞれ第4図Cの抵抗
体110の電圧出力端子21〜36の幅および間隔に等
しくとれば、第6図の抵抗体190の抵抗値が第4図C
における抵抗体110の抵抗値と等しくなる。
1〜64の幅、および引き出し領域a41〜a52と電
圧出力端子61〜64との間隔および引き出し領域a4
1〜a52の相互間の間隔を、それぞれ第4図Cの抵抗
体110の電圧出力端子21〜36の幅および間隔に等
しくとれば、第6図の抵抗体190の抵抗値が第4図C
における抵抗体110の抵抗値と等しくなる。
したがって、抵抗体190およびこれと同一形状の3個
の抵抗体を直列接続することにより、第4図Cにおける
抵抗体110の抵抗値の正確に4倍の抵抗値を得ること
ができる。
の抵抗体を直列接続することにより、第4図Cにおける
抵抗体110の抵抗値の正確に4倍の抵抗値を得ること
ができる。
さらに犬きい倍率の抵抗値を得る場合にも、同様の直列
配置により本発明を適用できること勿論である。
配置により本発明を適用できること勿論である。
第7図は、第4図Cに示した抵抗体110のよの抵抗値
を持つ抵抗体を本発明にもとづいて構成した例であり、
第4図Aに示した抵抗体のなかで、たとえば抵抗値2’
Hの抵抗体を第4図Cの構造となした場合には、抵抗値
23Rの抵抗体の構造は本発明を用いて第7図の構造と
するのが好ましい。
を持つ抵抗体を本発明にもとづいて構成した例であり、
第4図Aに示した抵抗体のなかで、たとえば抵抗値2’
Hの抵抗体を第4図Cの構造となした場合には、抵抗値
23Rの抵抗体の構造は本発明を用いて第7図の構造と
するのが好ましい。
第7図において、符号230は第4図Cに示した抵抗体
110と同一形状の抵抗体であり、この抵抗体110は
16個の電圧出力端子71〜86を持つ。
110と同一形状の抵抗体であり、この抵抗体110は
16個の電圧出力端子71〜86を持つ。
符号240は抵抗体230の電圧出力端子71〜86の
かわりに本発明にもとづく引き出し領域a61〜a76
を設けた抵抗体であり、抵抗体230と同一の抵抗値を
持つ。
かわりに本発明にもとづく引き出し領域a61〜a76
を設けた抵抗体であり、抵抗体230と同一の抵抗値を
持つ。
符号250および260は抵抗体230と240とを並
列に接続するように抵抗体230および240の両端間
に配設した電極であり、これら電極250と260から
見込んだ抵抗値は、第4図Cにおける抵抗値の正確に壺
となり、抵抗列の比精度を高くとることができる。
列に接続するように抵抗体230および240の両端間
に配設した電極であり、これら電極250と260から
見込んだ抵抗値は、第4図Cにおける抵抗値の正確に壺
となり、抵抗列の比精度を高くとることができる。
さらに小さい倍率の抵抗値も同様の並列配置により構成
することができる。
することができる。
本発明は、以上に述べた実施例にのみ限られるものでは
なく、本発明の思想を逸脱しない範囲で多くの変形が考
えられる。
なく、本発明の思想を逸脱しない範囲で多くの変形が考
えられる。
以上から明らかなように、本発明によれば抵抗列を用い
た電圧分圧回路の精度を著しく向上させることができ、
これを用いたDAならびにAD変換器の精度向上に多大
の貢献をなすものである。
た電圧分圧回路の精度を著しく向上させることができ、
これを用いたDAならびにAD変換器の精度向上に多大
の貢献をなすものである。
なお、本発明の電圧分圧回路は上述したDAならびにA
D変換器の場合にのみ適用可能なものではなく、各種用
途の電圧分圧回路として使用でき、その分圧精度を高め
ることができるものである。
D変換器の場合にのみ適用可能なものではなく、各種用
途の電圧分圧回路として使用でき、その分圧精度を高め
ることができるものである。
第1図A、BおよびCは通常の電圧分圧回路の一例のそ
れぞれ回路図、その一部抵抗体の回路図およびかかる抵
抗体の構造を示す線図、第2図は第1図Aに示した他の
抵抗体の構造を示す線図、第3図は本発明電圧分圧回路
で用いる抵抗体の構造の一例を示す線図、第4図A、B
およびCは通常の電圧分圧回路の他の例のそれぞれ回路
図、その一部抵抗体の回路図およびかかる抵抗体の構造
を示す線図、第5図は本発明電圧分圧回路で用いる抵抗
体の構造の他の例を示す線図、第6図および第7図は本
発明電圧分圧回路における抵抗体の構造の更に他の二側
を示す線図である。 R1−R7,R11〜R19,R20〜R27・・・・
・・抵抗、1〜16.21〜3−6 、41〜56゜6
1〜65.71〜86・・・・・・電圧出力端子、a1
〜a16.・a21〜a36.a41〜a55゜a61
〜a76・・・・・・引き出し領域、20.50゜80
.110,140,150,190,220゜230.
240・・・・・・抵抗体、30,40,60゜70.
90,100,120,130,160゜170.18
0,200,210,250,260・・・・・・電極
。
れぞれ回路図、その一部抵抗体の回路図およびかかる抵
抗体の構造を示す線図、第2図は第1図Aに示した他の
抵抗体の構造を示す線図、第3図は本発明電圧分圧回路
で用いる抵抗体の構造の一例を示す線図、第4図A、B
およびCは通常の電圧分圧回路の他の例のそれぞれ回路
図、その一部抵抗体の回路図およびかかる抵抗体の構造
を示す線図、第5図は本発明電圧分圧回路で用いる抵抗
体の構造の他の例を示す線図、第6図および第7図は本
発明電圧分圧回路における抵抗体の構造の更に他の二側
を示す線図である。 R1−R7,R11〜R19,R20〜R27・・・・
・・抵抗、1〜16.21〜3−6 、41〜56゜6
1〜65.71〜86・・・・・・電圧出力端子、a1
〜a16.・a21〜a36.a41〜a55゜a61
〜a76・・・・・・引き出し領域、20.50゜80
.110,140,150,190,220゜230.
240・・・・・・抵抗体、30,40,60゜70.
90,100,120,130,160゜170.18
0,200,210,250,260・・・・・・電極
。
Claims (1)
- 1 電圧出力端子を有する第一抵抗値の第一抵抗体およ
び前記第一抵抗値に対応した所定の第二抵抗値を有する
第二抵抗体を少くとも有する電圧分圧回路において、前
記第二抵抗体を電圧出力および電流出力のいずれも取り
出さない引き出し領域をもつ抵抗体で構成し、前記引き
出し領域の長さを当該引き出し領域の幅と同一あるいは
線幅よりも大きく定めたことを特徴とする電圧分圧回路
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53081960A JPS5826809B2 (ja) | 1978-07-07 | 1978-07-07 | 電圧分圧回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP53081960A JPS5826809B2 (ja) | 1978-07-07 | 1978-07-07 | 電圧分圧回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5510213A JPS5510213A (en) | 1980-01-24 |
JPS5826809B2 true JPS5826809B2 (ja) | 1983-06-06 |
Family
ID=13761061
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP53081960A Expired JPS5826809B2 (ja) | 1978-07-07 | 1978-07-07 | 電圧分圧回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5826809B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61285939A (ja) * | 1985-06-11 | 1986-12-16 | 五洋建設株式会社 | 魚礁ブロツク |
JPS62111525A (ja) * | 1985-11-08 | 1987-05-22 | Fujitsu Ltd | A−d変換器 |
JP2785498B2 (ja) * | 1991-02-06 | 1998-08-13 | ヤマハ株式会社 | D/a変換器 |
JP6874578B2 (ja) * | 2017-07-26 | 2021-05-19 | 富士通株式会社 | アレイセンサおよび撮像装置 |
-
1978
- 1978-07-07 JP JP53081960A patent/JPS5826809B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS5510213A (en) | 1980-01-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20180115317A1 (en) | Dac capacitor array, analog-to-digital converter, and method for reducing power consumption of analog-to-digital converter | |
JP5420485B2 (ja) | アナログディジタル変換器 | |
JPH01164125A (ja) | D/a変換回路 | |
US20090212749A1 (en) | Semiconductor device and voltage divider circuit | |
EP0196050B1 (en) | Resistor and electron device employing the same | |
CN108880546A (zh) | 一种应用于逐次逼近模数转换器的电容校正方法 | |
US20020093447A1 (en) | New fully differential folding a/d converter architecture | |
EP0932256B1 (en) | Ladder type resistance circuit, and digital-analog converter and semiconductor device using the same | |
JPS5826809B2 (ja) | 電圧分圧回路 | |
JPH0377430A (ja) | D/aコンバータ | |
US5949156A (en) | Precision capacitor ladder using differential equal-perimeter pairs | |
US4633219A (en) | Integrable analog-to-digital converter | |
JPS6017260B2 (ja) | デジタル・アナログ変換器 | |
CN111106832A (zh) | Dac版图结构和电阻分压式dac | |
JPS61156851A (ja) | 集積回路 | |
CN114297981A (zh) | 电阻型dac版图结构 | |
JP3028420B2 (ja) | 半導体集積装置 | |
JP2001127634A (ja) | ディジタル・アナログ変換器 | |
JPH0578214B2 (ja) | ||
US4224564A (en) | Statistical enhancement of the accuracy of a ratio-matched network in a circuit chip | |
JPH09213883A (ja) | 半導体集積回路用抵抗素子 | |
US6496133B1 (en) | Resistor string integrated circuit and method for reduced linearity error | |
JPS62111525A (ja) | A−d変換器 | |
JPH0467666A (ja) | 半導体装置 | |
US20240171191A1 (en) | Segmented capacitance calibration circuit applied in pure capacitor array structure |