JPS5824822B2 - デ−タメモリブロックのアクセス方法 - Google Patents

デ−タメモリブロックのアクセス方法

Info

Publication number
JPS5824822B2
JPS5824822B2 JP4636074A JP4636074A JPS5824822B2 JP S5824822 B2 JPS5824822 B2 JP S5824822B2 JP 4636074 A JP4636074 A JP 4636074A JP 4636074 A JP4636074 A JP 4636074A JP S5824822 B2 JPS5824822 B2 JP S5824822B2
Authority
JP
Japan
Prior art keywords
word
word length
data memory
length
memory block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP4636074A
Other languages
English (en)
Other versions
JPS50139632A (ja
Inventor
高橋昌巳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba TEC Corp
Original Assignee
Tokyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electric Co Ltd filed Critical Tokyo Electric Co Ltd
Priority to JP4636074A priority Critical patent/JPS5824822B2/ja
Publication of JPS50139632A publication Critical patent/JPS50139632A/ja
Publication of JPS5824822B2 publication Critical patent/JPS5824822B2/ja
Expired legal-status Critical Current

Links

Description

【発明の詳細な説明】 この発明はデータメモリを構成する複数のデータメモリ
ブロックのアクセス方法に関する。
従来、たとえば単価プリセット形の電子レジスタでは、
たとえば30個の部門キーを設けるとともに、その各部
門毎に、第1図に示すように親部門、数量、単価、金額
の4ワードを1単位とするデータメモリブロックを記憶
するデータメモリを設けている。
なお、上記各ワードの桁数は、通常新部門が2桁、数量
が4桁、単価が6桁、金額が8桁で合計20桁である。
また、この場合の数量は販売数量であり、金額は販売金
額を表わす。
単価はプリセットされた設定単価を示す。
したがって、途中で設定単価の変更がなければ、 金額;単価×数量 である。
そして、販売した物品の数量をテンキーから、また部門
を部門キーから登録操作すると、まず、登録された部門
のデータメモリの数量部に登録された数量を加算し、次
に上記データメモリの単価部から単価を読出し、その読
出した単価に登録された販売数量を乗じて販売金額を算
出し、その販売金額を金額部に加算する。
したがって、データメモリに対するアクセスかつまり胱
出し、書込み操作が頻繁に行なわれる。
なお、データメモリに対するアクセスは第1図において
右側、すなわち金額から行なうようにしている。
このため最近では、電子レジスタにも汎用マイクロコン
ピュータが使用され、上記操作をマイクロプログラムで
処理することが行なわれている。
ところで、上記処理をたとえば1アドレス方式の小形コ
ンピュータで行う場合を考えると、アキュムレータのデ
ータをデータメモリに加算する、あるいはアキュムレー
タのデータとデータメモリのデータの積をアキュムレー
タに求めるというような演算を1命令で行なわせるため
には、第2図に示すように、命令語に、オペレーション
コード部OPの外にアクセスすべき語長を指定する語長
部りおよびデータメモリに記憶されたデータメモリブロ
ックのアクセスを開始すべきスタート番地を指定する番
地部MAを設ける必要がある。
したがって、命令語の語長が上記語長部りおよび番地部
MAのためにどうしても長くなり、しかも1部門への登
録操作でもその部門のデータメモリフ七ツクの各ワード
に対してアクセスを要するため、命令語を何度も使用し
なければならないので、そのプログラムを記録するプロ
グラムメモリに記憶容量の大きなものを使用しなければ
ならない問題があった。
特に、マイクロコンピュータの場合、一般的に命令語の
語長は短いが、個々の命令の機能が非常に小さいため、
小形コンピュータの1命令分の処理をするにも敷詰の命
令語が必要になるので、前記の問題は一層大きいもので
ある。
ところで、前記した電子レジスタなどにあっては、関連
する複数のデータ、つまり部門、数量、単価、金額の4
ワードが1単位のデータメモリブロックを構成しており
、その同一構成のデータメモリブロックを複数取扱うも
のである。
また、各データメモリブロックを構成する各ワードの順
位および各ワードの語長も予め設定された一定のものに
なっている。
この発明は、前記のように取扱うべきデータが互い密接
に関連する他のデータと組合されてデータメモリブロッ
クを構成していて、データメモリブロックの集合として
扱うことができる点の多いことに着目し、また前記問題
を解決するためになされたもので、命令語に、語長部、
番地部を設けるかわりに、それらよりも十分語長が短か
くてよい、データメモリプ爾ツクのアクセスすべきワー
ドの順位を指定するワードポインタ部を設けるだけでよ
く、プログラムメモリの使用効率を向上できるデータメ
モリブロックのアクセス方法を提供することを目的とす
る。
以下、この発明の実施例を図面を参照して説明9する。
第3図に示すようにメモリ番地を記憶するインデックス
レジスタ■工を設けている。
また、第4図に示すように、データメモリブロック(以
下単にデータブロックと称す。
)を構成する各ワード5に対応させてたとえば41回の
語長レジスタL。
。Ll 、 L2. L3を設けている。
一方、命令語を、第5図に示すようにオペレーションコ
ード部OFとワードポインタ部WPで構成している。
ノ そして、前記インデックスレジスタ■工には、部門
キーによって部門コードが登録されたときに、その登録
された部門のデータブロックが記憶されているデータメ
モリにおける上記データブロックのスタート番地SDが
ストアされるようにしていする。
すなわち、データメモリの初めの部分を上記インデック
スレジスタ坂および語長レジスタL。
。Ll、L2.L3 として使用し、データメモリのB
番地からデータブロックが部門順に記憶されてお□す、
各データブ泊ツクの語長が20で、さらに入力された部
門コードがNであるとすると、スタート番地5D=B+
2ON ・・・・・・(IJの演算を行って、入
力された部門のデータブロックのスタート番地を計算し
、その計算されたスタート番地SDをインデックスレジ
スタ■工にストアする。
一方、前記語長レジスタL。
t Ll + L2 t ”3にはデータブロックを構
成する、対応するワードの語長を、記憶させておく。
また、前記命令語のワードポインタ部WPには、アクセ
スすべきワードがデータブロックの何番目にあるか、換
言すればアクセスすべきワードのデータブロックにおけ
る順位を指定するようにしている。
たとえばアクセスすべきワードが単価であるなら、その
単価はデータブロックの2番目に位置するから、ワード
ポインタ部WPに2の指定を行う。
そして、データブロックにおけるアクセスすべきワード
のスタート番地Swおよびアクセスすべき語長Laを次
のようにして求めている。
すなわち、ワードポインタ部WPで指定するワードに対
応する語長レジスタまでの他の語長レジスタに記憶され
た語長の和L、インデックスレジスタ■工にストアされ
たデータブロックのスタート番地SDから Sw=SD +L ・・・・・・・・・
(2)の演算で求めるようにしている。
また、アクセスすべき語長Laは、ワードポインタ部W
Pで指定されたワードに対応する語長レジスタに記憶さ
れた語長に設定するようにしている。
したがって、今、各語長レジスタL。
、Ll。L2.L3に、Lo=8、L1=6、L2二4
、L3=2の語長がストアされていて、インデックスレ
ジスタ■工にデータブロックのスタート番地5D=50
0がストアされ、命令語のワードポインタ部WPにOが
指定されている場合、ワードのスタート番地Swが Sw=500十〇=500 と求まり、アクセスすべき語長は語長レジスタLoに記
憶された語長で8と求まる。
したがって、この場合、データアクセスはデータメモリ
の500番地からスタートし、データを8語長アクセス
して終了する。
同様にワードポインタ部WPに3が指定された場合、ワ
ードのスタート番地Swは Sw二SD十り。
+L1+L2=500+8+6+4=518 と求まり、アクセスすべき語長は語長レジスタL3に記
憶された語長から2と求まる。
したがって、この場合は、データのアクセスがデータメ
モリの518番地からスタートし、データを2語長アク
セスして終了する。
なお、前述したワードポインタ部WPに指定されたアク
セスすべきワードの順位と、インデックスレジスタ■え
にストアされたデータブロックのスタート番地と、語長
レジスタに記憶された各ワードの語長からアクセスを開
始すべきスタート番地およびアクセスすべき語長を求め
るオペレーションはマイクロプログラムで処理すればよ
い。
なお、前記実施例では、データブロックを構成する各ワ
ード毎に語長レジスタを設けたが、各ワードの語長を等
しく設定すれば、各ワードに共通な1個の語長レジスタ
LXを設ければよい。
この場合、アクセスを開始するスタート番地Swは、 S −8+L xWP ・・・・・・・・・
(3)DD で求めればよい。
また、アクセスすべき語長は語長レジスタに記憶した語
長から求めればよい。
以上詳述したように、この発明によれば、複数のリード
からなり、各リード毎に語長が設定された同一ワード構
成をもつ複数のデータメモリブロックからアクセスを開
始すべきスタート番地およびアクセスする語長を求める
場合に、上記データメモリブロックを構成する複数のワ
ードにそれぞれ対応させて複数の語長レジスタを設け、
その各語長レジスタに、対応するワードの語長を記憶さ
せておき、データメモリブロックの指定によってその指
定されたデータメモリブロックのスタート番地を算出す
るとともに命令語のワードポイント部でアクセスすべき
ワードの指定データメモリブロックにおける順位を指定
し、その順位と上記語長レジスタに記憶した語長とから
指定データメモリブロックにおけるアクセスすべきワー
ドまでの語長を算出し、その両算出データの和からアク
セスを開始すべきスタート番地を求めるとともに語長レ
ジスタに記憶された語長からアクセスする語長を求める
ようにしているので、命令語にはワードポインタ部を設
けるだけでよく、したがって命令語の語長を大幅に短縮
することができ、プログラムメモリの使用効率を大幅に
向上することができ、またプログラムは各ワードの語長
、ワードのストア番地を意識しないで組むことが可能で
プログラムの作製作業の容易化を図ることができるデー
タメモリブロックのアクセス方法を提供できるものであ
る。
【図面の簡単な説明】
第1図はデータメモリにストアするデータメモリブロッ
クの構成を示す図、第2図は従来装置における命令語の
構成を示す図、第3図はこの発明の実施例で使用するイ
ンデックスレジスタを示す図、第4図は同じく語長レジ
スタを示す図、第5図は同実施例における命令語の構成
を示す図である。 ■工・・・・・・インデックスレジスタ、L□〜L3・
・・・・・語長レジスタ、OP・・・・・・オペレーシ
ョンコード部、WP・・・・・・ワードポインタ部。

Claims (1)

  1. 【特許請求の範囲】 1 複数のワードからなり、各ワード毎に語長が設定さ
    れた同一ワード構成をもつ複数のデータメモリフ七ツク
    からアクセスを開始すべきスタート番地およびアクセス
    する語長を求める場合に、上記データメモリブロックを
    構成する複数のワードにそれぞれ対応させて複数の語長
    レジスタを設け、その各語長レジスタに、対応するワー
    ドの語長を記憶させておき、データメモリブロックの指
    定によってその指定されたデータメモリブロックのスタ
    ート番地を算出するとともに命令語のワードポイント部
    で指定されるワードに対応する語長レジスタまでの他の
    語長レジスタにそれぞれ記憶された各語長の和語長を算
    出し、上記指定データメモリブロックのスタート番地と
    上記和語長との和からアクセスを開始すべきスタート番
    地を求めるとともに、指定されたアクセスすべきワード
    に対応する語長レジスタに記憶された語長からアクセス
    する語長を求めるようにしたことを特徴とするデータメ
    モリブロックのアクセス方法。 2 複数のワードからにり、各ワードの語長が等。 しく設定された同一ワード構成をもつ複数のデータメモ
    リブロックからアクセスを開始すべきスタート番地およ
    びアクセスする語長を求める場合に、共通な語長レジス
    タを1つ設け、その語長レジスタにワードの設定された
    語長を記憶させておき、データメモリブロックの指定に
    よってその指定されたデータメモリブロックのスタート
    番地を算出するとともに命令語のワードポインタ部で指
    定されるワードの順位および上記語長レジスタに記憶さ
    れた語長とから指定データメモリブロックにおけるアク
    セスすべきワードまでの語長を算出し、その両算出デー
    タの和からアクセスを開始すべきスタート番地を求める
    とともに、上記語長レジスタに記憶された語長からアク
    セスする語長を求めるようにしたことを特徴とするデー
    タメモリブロックのアクセス方法。
JP4636074A 1974-04-24 1974-04-24 デ−タメモリブロックのアクセス方法 Expired JPS5824822B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4636074A JPS5824822B2 (ja) 1974-04-24 1974-04-24 デ−タメモリブロックのアクセス方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4636074A JPS5824822B2 (ja) 1974-04-24 1974-04-24 デ−タメモリブロックのアクセス方法

Publications (2)

Publication Number Publication Date
JPS50139632A JPS50139632A (ja) 1975-11-08
JPS5824822B2 true JPS5824822B2 (ja) 1983-05-24

Family

ID=12744972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4636074A Expired JPS5824822B2 (ja) 1974-04-24 1974-04-24 デ−タメモリブロックのアクセス方法

Country Status (1)

Country Link
JP (1) JPS5824822B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63139617U (ja) * 1987-03-06 1988-09-14

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57168359A (en) * 1981-04-08 1982-10-16 Hitachi Ltd Data processing system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63139617U (ja) * 1987-03-06 1988-09-14

Also Published As

Publication number Publication date
JPS50139632A (ja) 1975-11-08

Similar Documents

Publication Publication Date Title
EP0148478B1 (en) A data processor with control of the significant bit lenghts of general purpose registers
US3510847A (en) Address manipulation circuitry for a digital computer
JPH0248931B2 (ja)
US3699528A (en) Address manipulation circuitry for a digital computer
US4704679A (en) Addressing environment storage for accessing a stack-oriented memory
US3487375A (en) Multi-program data processor
JPS6122817B2 (ja)
JPS623461B2 (ja)
JPS5824822B2 (ja) デ−タメモリブロックのアクセス方法
JPS6150359B2 (ja)
JPS6012185Y2 (ja) デ−タ記憶装置
JPS60134937A (ja) アドレス拡張装置
JPS642970B2 (ja)
JP2507399B2 (ja) デ―タベ―ス装置
JP2576589B2 (ja) 仮想記憶アクセス制御方式
JPH07182215A (ja) データ管理装置
JP2001166916A (ja) リングバッファ制御方法
JPH0261735A (ja) データベースアクセスプログラムテスト方式
JPS63118958A (ja) 索引フアイル記憶装置
JPS61199126A (ja) マイクロプログラムチエツク方式
JPS6027417B2 (ja) デ−タ処理装置
JPH0264828A (ja) アドレストレース回路
JPH08147322A (ja) 情報検索装置
JPH02254550A (ja) 情報記憶装置および情報処理装置
JPS6029865A (ja) 論理シミュレーション装置