JPH02254550A - 情報記憶装置および情報処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、パーソナルコンビ為−夕などの情報処理装置
に備えられる情報記憶装置およびアドレス変換装置に係
り、また、これら情報記憶装置およびアドレス変換装置
を備えることによりデータ検索が容易にかつ高速に行う
ことを可能とする情報処理装置に関する。

〔従来の技術〕

一般に、パーソナルコンビエータおよびワークステーシ
ョンなどの情報処理装置は、ワードプロセッサや計算装
置としての用途と同様に、データベースとしての用途も
大きい。近年は、メディアの発達により扱う情報量が増
え、情報の検索や並び換えなどの処理性能の向上が益々
望まれている。

従来の情報処理装置では、情報の検索および並び換えを
高速に行うアルゴリズムが種々考案されている。例えば
、バプルンート、クイックソート、ヒープ法、二分本法
等が一般によく知られている。

これらのアルゴリズムが扱う情報のデータ構造は、イン
デックスと呼ぶ配列を用いる方式を採用している。イン
デックスとは、情報の内容を記憶しである配列に対し、
その順位付け、例えば、値の大小やアルファベットの順
番などを表す配列である。

第２図にインデックスと情報の内容およびデータ配列の
例を示す。本図のインデックスは、データ配列のデータ
の小さい順番を表したものである。

ここで、インデックスのムは順位、インデックス値はデ
ータ配列の墓を表す。この場合のデータ配列の中のデー
タの最小値は、インデックスのＡ１のインデックス値が
６なので、データ配列のＡ６のデータ５である。同様に
、２番目に小さいデータは、インデックスのＡ２のイン
デックス値９が示すデータ配列のデータ１７である。

このようにインデックスを設けることにより、並び換え
を行う場合に、バイト数の多いデータの入れ換えを行わ
ずに、インデックス値を入れ換えるだけで済ますことが
できる。また、１つのデータ配列に対して複数のインデ
ックスを設けることにより、データの整理が容易となる
。

なお、この種のアルゴリズムに関連するものは、例エバ
、／＜ルド・Ｓ・ストーン、ダニエル・Ｐ・スポーリッ
ク共著「コンビエータとデータ構造」ＰＰ　２８５〜２
９４　、　ＣＱ出版社（１７９８）に記載されている。

〔発明が解決しようとする課題〕

上記従来技術は、ソフトウェアにより汎用メモリ上にイ
ンデックスおよびデータ配列を作成している。従りて、
インデックスを介してデータ配列の読み書きを行う場合
に、まず、インデックスからインデックス値を読み出し
、インデックス値を汎用メモリ上のデータ配列の物理ア
ドレスに変換し、その後データ配列をアクセスする必要
がある。

しかし、この動作を全てソフトウェアで行うので。

汎用性は高いが処理時間が長いとい５問題点があつた。

本発明の目的は、データ配列のアクセスを高速に行うこ
とができる情報記憶装置および情報処理装置を提供する
ことにある。

〔課題を解決するための手段〕

上記目的を達成するために本発明は、情報記憶装置とし
て、データ配列のインデックス値を記憶するインデック
ス用メモリと、インデックス用メモリが出力するインデ
ックス値およびＣＰＵが出力するアドレスのいずれかを
選択し、データ配列を記憶する汎用メモリへ選択したア
ドレスを与えるアドレスセレクタとを設けている。

また、インデックス用メモリが出力するインデックス値
を汎用メモリ上のデータ配列の物理アドレスに変換する
アドレス変換装置を設けている。

そして、これらの情報記憶装置およびアドレス変換装置
を備えて情報処理装置を構成する。

また１本発明によれば、データ配列を記憶する汎用メモ
リと、該汎用メモリをアクセスしてデータの検索処理を
実行するＣＰＵとを備えると共に、前記情報記憶装置お
よびアドレス変換装置を備えたデータベースシステムを
構築することができる。

〔作用〕

インデックス用メモリには、汎用メモリ上のデータ配列
のインデックス値を記憶する。インデックス値は、デー
タ配列のＡでも汎用メモリの物理アドレスでも良い。

ＣＰＵが汎用メモリを直接アクセスする場合は、アドレ
スセレクタは、ＣＰＵが出力するアドレスを選択し、汎
用メモリに選択したアドレスを与える。

これにより、ＣＰＵは、汎用メモリを従来と同様にアク
セスできる。

ＣＰＵが、インデックスを介して汎用メモリに記憶しで
あるデータ配列をアクセスする場合は、次のように動作
する。まず、ＣＰＵがインデックス用メモリをアクセス
すると、インデックス用メモリからインデックス値がア
ドレスセレクタへ入力される。インデックス値がデータ
配列の物理アドレスの場合は、そのまま汎用メモリへ与
える。一方、インデックス値がデータ配列のＡの場合は
、インデックス値をデータ配列の物理アドレスに変換し
てから汎用メモリに与える。インデックス値の物理アド
レスへの変換は、アドレス変換装置により行われる。

従って、情報処理装置は、情報記憶装置およびアドレス
変換装置を備えることにより、ＣＰＵがインデックス用
メモリをアクセスするだけでインデックス値に対応した
汎用メモリ上のデータ配列の読み書きを行うことができ
る。

〔実施例〕

以下、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例の情報記憶装置を適用した情
報処理装置のブロック図である。

図中、１はＣＰＵ、２はインデックス用メモリ。

３はアドレスセレクタ、４は汎用メモリ、５はアドレス
バス、６はデータバス、７はインデックスバスである。

ＣＰＵ　１は、アドレスバス５およびデータバス６を介
してインデックス用メモリ２および汎用メモリ４に接続
され、インデックス用メモリ２および汎用メモリ４の読
み出しまたは書き込みを行う。

インデックス用メモリ２は、汎用メモリ４のインデック
ス値を記憶するメモリである。汎用メモリ４は、データ
配列を記憶するメモリである。インデックス用メモリ２
および汎用メモリ４は、プログラム等を記憶する通常の
メモリとしても使用できる。

アドレスセレクタ６は、ＣＰＵ１が制御信号を出力する
か、または、直接アクセスかインデックスを介したアク
セスかをレジスタに指定することにより、ＣＰＵ１が出
力するアドレスと、インデックスバス７を介してインデ
ックス用メモリ２が出力するインデックス値のいずれか
を選択する。

ＣＰＵ　１が直接汎用メモリ４をアクセスする場合は、
アドレスセレクタ３は、ＣＰＵ　１がアドレスバス５を
介して出力するアドレスを選択し、選択したアドレスを
汎用メモリ４へ与える。これにより、従来と同様にＣＰ
Ｕ　１は汎用メモリ４をアクセスできる。

ｒ　Ｄｌｒ　１−ｈ’ｈ笛りＭの桐のｒへにインデック
スな介して汎用メモリ４上のデータ配列をアクセスする
場合は、次のように行う。

まず、インデックス用メモリ２に汎用メモリ４のデータ
配列のインデックス値を記憶しておき、アト、レスセレ
クタ３をインデックスバス７を選択する方に切り換える
。アドレスセレクタ３は、インデックスバス７を介して
インデックス用メモリ２が出力したインデックス値がデ
ータ配列の汎用メモリ４の物理アドレスであるときは、
インデックス値をそのまま汎用メモリ４へ与える。

インデックス値が第２図のようにデータ配列の墓を表す
場合は、このムを汎用メモリ４の物理アドレスに変換す
る必要がある。

第３図に本発明の一実施例のアドレス変換装置の構成例
を示す。

本アドレス変換装置は、第１図のアドレスセレクタ３に
組込まれた形で実現している。即ち、情報処理装置が本
実施例の情報記憶装置およびアドレス変換装置を適用す
ると、第１図のアドレスセレクタ３は第３図に示す構成
となる。また、第２図のインデックスおよびデータ配列
は第４図に示すように汎用メモリ４上に配置され【いる
ものとする。

第３図において、６１はセグメントレジスタであり、汎
用メモリ４上のデータ配列の先頭アドレスを設定する。

３２はオフセットカウンタであり、データ配列のデータ
が複数バイトのときに、どのノ（イトをアクセスするか
を選択する回路であり、インデックス用メモリ２をアク
セスするとカウントアツプする。

５３はオフセットセレクタであり、オフセットカウンタ
３２の値とインデックス値とからデータ配列の先頭アト
・レスに対するオフセットアドレスを得る回路である・ ３４は加算器であり、セグメントレジスタ３１に設定し
た先頭アドレスとオフセットセレクタ６３のオフセット
アドレスとを加算し、物理アドレスを得る回路である。

３５はアドレスセレクタであり、ＣＰＵ　１がアドレス
バス５を介して出力するアドレスおよび加算器３４が出
力する物理アドレスのいずれかを選択する回路である。

第４図の例で、ＣＰＵ　１がインデックス用メモリ２を
アクセスする場合について説明する。

セグメントレジスタ３１にはデータ配列の先頭アドレス
１ｏｏ　（Ｈ）を設定する。ＣＰＵ　１がインデックス
用メモリ２の２００　（Ｈ）番地をアクセスすると、６
が得られる。

オフセットセレクタ３３では、データ配列が２バイトな
ので、６を２倍した。　ｃ　（Ｈ）とオフセットカウン
タ３２の０を加算する。加算器３４は、セグメントレジ
スタ３１の値１ｏｏ（Ｈ）とオフセットセレクタ３３の
出力（１０Ｃ（Ｈ）とを加算し、ｔａＣ（ｇ）　を得る
。１０Ｃ（Ｈ）が汎用メモリ４の物理アドレスである。

アドレスセレクタ３５は、加算器３４の出力１０Ｃ（ｆ
ｆ）を汎用メモリ４へ与える。これにより、ＣＰＵ１は
、汎用メモリ４のデータ配列の値０５を得ることができ
る。

また、上記動作を同様に行うと、オフセットカウンタ６
２がカウントアツプされ、今度は上位バイト００を得る
ことができる。

本実施例によれば、従来インデックスとデータ配列を２
回別個にアクセスしていたものが１回のアクセスで済み
、また、物理アドレスの計算を行わずに済むことから高
速なデータ検索が可能となる。

本実施例では、データ配列の２バイト目以降をアクセス
する場合もインデックス用メモリ２をアクセスしたが、
直前にアクセスされたインデックス値およびインデック
ス用メモリ２のアドレスを一時記憶しておくレジスタと
、２バイト目以降のアクセスであることを検出する装置
を設け、２ノ（イト目以降のアクセスはレジスタのイン
デックス値を用いズ汎用メモリ４をアクセスすることに
より、高速化してもよい。

〔発明の効果〕

以上説明したように本発明は、インデックスを介してデ
ータ配列をアクセスするときに、ＣＰＵの１回のアクセ
スで済ますことができるので、データの検索などの高速
化を図ることができるという効果がある。

また、アドレス変換装置を備えることにより、インデッ
クス値を物理アドレスに変換する手間も省けるので、ア
ドレス変換の計算時間を短縮できる・

【図面の簡単な説明】

第１図は本発明の一実施例の情報記憶装置を適用した情
報処理装置のブロック図、第２図は従来のデータベース
用データ配列のデータ構造の一例を示す説明図、第３図
は本発明の一実施例のアドレス変換装置のブロック図、
第４図は第２図に示すデータ配列の汎用メモリ上の配置
の様子を示す説明図である。 １・・・・・・…・・・ＣＰＵ ２・・・・・・・・・・・・インデックス用メモリ５・
・・・・・・・−・・アドレスセレクタ４・・・・・・
・・・・・・汎用メモリ５・・・・・・・・・・・・ア
ドレスバス６・・・・・・・・・・・・データバス７・
・・・・・・・−・・インデックスバス３１　・・・・
・・・・・ ３２　・・・・・・・・・ ３３　・・・・・・・・・ ３４　・・・・・・・・・ ３５・川・・・・・ セグメントレジスタ オフセットカウンタ オフセットセレクタ 加算器 アドレスセレクタ 茅２ス インテ゛ツ７ス テ″−タ自己タリ 艷１図 イ４図 メ屯１ノＺ

Claims (1)

1. 【特許請求の範囲】 １、ＣＰＵおよび汎用メモリなどからなる情報処理装置
   における情報記憶装置であって、上記汎用メモリに記憶
   したデータ配列のインデックス値を記憶するインデック
   ス用メモリと、このインデックス用メモリが出力する上
   記インデックス値および上記ＣＰＵが出力するアドレス
   のいずれかを選択し、上記汎用メモリへアクセスアドレ
   スとして与えるアドレスセレクタとを設けたことを特徴
   とする情報記憶装置。 ２、上記インデックス用メモリが出力するインデックス
   値を上記汎用メモリの物理アドレスに変換することを特
   徴とするアドレス変換装置。 ３、ＣＰＵおよび汎用メモリなどからなる情報処理装置
   において、 上記汎用メモリに記憶したデータ配列のインデックス値
   を記憶するインデックス用メモリとこのインデックス用
   メモリが出力する上記インデックス値および上記ＣＰＵ
   が出力するアドレスのいずれかを選択し、上記汎用メモ
   リへアクセスアドレスとして与えるアドレスセレクタと
   を設けた情報記憶装置と、 上記インデックス用メモリが出力するインデックス値を
   上記汎用メモリの物理アドレスに変換することを特徴と
   するアドレス変換装置とを備えたことを特徴とする情報
   処理装置。 ４、データ配列を記憶する汎用メモリと、該汎用メモリ
   をアクセスしてデータの検索処理を実行するＣＰＵとを
   備えると共に、 上記汎用メモリに記憶したデータ配列のインデックス値
   を記憶するインデックス用メモリと、このインデックス
   用メモリが出力する上記インデックス値および上記ＣＰ
   Ｕが出力するアドレスのいずれかを選択し、上記汎用メ
   モリへアクセスアドレスとして与えるアドレスセレクタ
   とを設けた情報記憶装置と、 上記インデックス用メモリが出力するインデックス値を
   上記汎用メモリの物理アドレスに変換することを特徴と
   するアドレス変換装置とを備えて構成することを特徴と
   するデータベースシステム。