JPS5822993B2 - 電子時計の配置構造 - Google Patents
電子時計の配置構造Info
- Publication number
- JPS5822993B2 JPS5822993B2 JP51153217A JP15321776A JPS5822993B2 JP S5822993 B2 JPS5822993 B2 JP S5822993B2 JP 51153217 A JP51153217 A JP 51153217A JP 15321776 A JP15321776 A JP 15321776A JP S5822993 B2 JPS5822993 B2 JP S5822993B2
- Authority
- JP
- Japan
- Prior art keywords
- rows
- circuit chips
- liquid crystal
- crystal display
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G17/00—Structural details; Housings
- G04G17/02—Component assemblies
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の詳細な説明】
本発明はデジタル代車子時計の配置構成lこ関するもの
である。
である。
従来、数多くの液晶表示式電子時計が開発、発売されて
きた、そして、それらlこ使用される各々の電子素子は
、日々、小型化し、集合化[2,できた。
きた、そして、それらlこ使用される各々の電子素子は
、日々、小型化し、集合化[2,できた。
そこで、時計の構成物としてその体積を占める割合が大
きいものとしで、電池、大規模集積回路、液晶表示セル
等が挙げられるが、従来の電子時計lこおいでは、それ
らの三個のモジュールを」ユニ方向lこ積み重ねて配置
したもの、液晶表示セルと電池とを平面的lこならべて
配置したもの等が発売されたが、それぞれの配置1こお
いては、それぞれlこおいて、利点もあるが、それぞれ
tこは欠点が多かった。
きいものとしで、電池、大規模集積回路、液晶表示セル
等が挙げられるが、従来の電子時計lこおいでは、それ
らの三個のモジュールを」ユニ方向lこ積み重ねて配置
したもの、液晶表示セルと電池とを平面的lこならべて
配置したもの等が発売されたが、それぞれの配置1こお
いては、それぞれlこおいて、利点もあるが、それぞれ
tこは欠点が多かった。
たとえは、表示セルと電池とを平面的lこならべる方法
lこおいては、時計として、薄型ではあるが、時計とし
ての使命となる表示m1積が電池(こよってけずられる
とか、三個積みかさねる方法1こおいては逆(こ時計と
しての厚さが非常1こ厚くなるという欠点があった。
lこおいては、時計として、薄型ではあるが、時計とし
ての使命となる表示m1積が電池(こよってけずられる
とか、三個積みかさねる方法1こおいては逆(こ時計と
しての厚さが非常1こ厚くなるという欠点があった。
そこで、本発明を用いることによって、限られた面積の
中で、表示面積の大きい、時計として薄型の電子時計を
提供することができる。
中で、表示面積の大きい、時計として薄型の電子時計を
提供することができる。
次tこ本発明を図面とともlこ詳述すると、第1図は本
発明の一実施例である液晶表示式電子時計の平面図であ
り、第2図は第1図のA−A断面線に基づく断面図であ
り、第1図及び第2図1こ於いて、1は液晶表示セルを
示し、この液晶表示セル1は公知のごとく2枚のガラス
で液晶を挾持した形で構成され、1a及び1bの部分は
表示用数字列を形成する各セグメントの電極が外部との
接続を得るための接続用電極群であり、図示の如く2列
(こ分離して液晶表示セル11こ形成されている。
発明の一実施例である液晶表示式電子時計の平面図であ
り、第2図は第1図のA−A断面線に基づく断面図であ
り、第1図及び第2図1こ於いて、1は液晶表示セルを
示し、この液晶表示セル1は公知のごとく2枚のガラス
で液晶を挾持した形で構成され、1a及び1bの部分は
表示用数字列を形成する各セグメントの電極が外部との
接続を得るための接続用電極群であり、図示の如く2列
(こ分離して液晶表示セル11こ形成されている。
2は電源電池であり、この電源電池2は液晶表示セル1
の下部lこ配置されている。
の下部lこ配置されている。
3a及び3bは時計の計時動作及び液晶表示セル1を駆
動するための集積回路からなる回路チップであり、この
回路ナツプ3a及び3bは従来の如く1個の回路チップ
として構成することができるものであるが、本実施例の
如く2個の回路チップ3a、3blこ分離することlこ
より、個々の回路チップ3a 、3bのサイズは小とな
り配置上の自由度が増し、且つ回路チップ3a、3bを
1個のチップとするときのバンプ面積及びバンプ個数か
ら派生する単位サイズ当りの引出端子数の限界lこよる
作り(こくさ、歩留り等でそのコストは複数lこ分離し
た本実施例の回路ナツプ3a、3bの全体的なコストよ
りもはるか(こコストアップとなる結果を紹き、しかも
1チップ当りのワイヤーボンアン久下数の増大lこよる
接続個所のイ呂頼・1寸の劣りを複数の回路ナツプlこ
分離すること(こより回避することかでき、特lこ液晶
表示式腕時甜等1ご使用されて司団端子数が40個以−
Lである場合(こ回路チップを複数Aこ分離することが
前述理由(こより望ましい。
動するための集積回路からなる回路チップであり、この
回路ナツプ3a及び3bは従来の如く1個の回路チップ
として構成することができるものであるが、本実施例の
如く2個の回路チップ3a、3blこ分離することlこ
より、個々の回路チップ3a 、3bのサイズは小とな
り配置上の自由度が増し、且つ回路チップ3a、3bを
1個のチップとするときのバンプ面積及びバンプ個数か
ら派生する単位サイズ当りの引出端子数の限界lこよる
作り(こくさ、歩留り等でそのコストは複数lこ分離し
た本実施例の回路ナツプ3a、3bの全体的なコストよ
りもはるか(こコストアップとなる結果を紹き、しかも
1チップ当りのワイヤーボンアン久下数の増大lこよる
接続個所のイ呂頼・1寸の劣りを複数の回路ナツプlこ
分離すること(こより回避することかでき、特lこ液晶
表示式腕時甜等1ご使用されて司団端子数が40個以−
Lである場合(こ回路チップを複数Aこ分離することが
前述理由(こより望ましい。
4は回路チップ3a、3bを実装し、液晶表示セル1の
接続用電極群1a、Ibtこ配線されるごとく配線処理
されたセラミック基板等よりなる回路基板である。
接続用電極群1a、Ibtこ配線されるごとく配線処理
されたセラミック基板等よりなる回路基板である。
回路基板4の平面形状は、第1図1こ細線で示すごとく
液晶表示セル1の下刃lこ位置し、中央1こ穴4aを有
し電源電池2を逃げた形状をとり、且つ液晶表示セル1
の接続用電極群1a+1旧こ対応して2列の接続用配線
パターン群41〕。
液晶表示セル1の下刃lこ位置し、中央1こ穴4aを有
し電源電池2を逃げた形状をとり、且つ液晶表示セル1
の接続用電極群1a+1旧こ対応して2列の接続用配線
パターン群41〕。
4cを備えている。
更に、回路基板4の穴4alこ収納される電源電池2は
、第2図で示す如く回路基板4と積層配置される金属製
の支持板5(こよって電気的(こ接続されるとともtこ
機械的1こ支持される。
、第2図で示す如く回路基板4と積層配置される金属製
の支持板5(こよって電気的(こ接続されるとともtこ
機械的1こ支持される。
しかも、この支持板5(こは2列のスリン1へ状の穴5
a、5bが形成されており、液晶光/Jクセル1の接続
用電極群1a、1bと回路基板4の接続用配線パターン
4b、4cとがコネクター6a。
a、5bが形成されており、液晶光/Jクセル1の接続
用電極群1a、1bと回路基板4の接続用配線パターン
4b、4cとがコネクター6a。
6bを介して接続できるようコネクター6a。
61)を逃げた形状をとっている。
1は液晶表示セル押え板、8はプラスチックよりなる液
晶表示セル位置決め枠、9はプラスナックよりなるデバ
イスカバーであり、第2図で示す如く、デバイスカバー
9は回路基板4を位置決め保持され、デバイスカバー9
と液晶表示セル位置決め枠8との間に支持板5を介在せ
しめて、ネジ10a 、10bで液晶表示セル押え板7
を押えながら液晶表示セル位置決め枠8とデバイスカバ
ー9のネジ化めすることlこより液晶表示セル1及びコ
ネクター6 a +6bが装着される積層構造をとる。
晶表示セル位置決め枠、9はプラスナックよりなるデバ
イスカバーであり、第2図で示す如く、デバイスカバー
9は回路基板4を位置決め保持され、デバイスカバー9
と液晶表示セル位置決め枠8との間に支持板5を介在せ
しめて、ネジ10a 、10bで液晶表示セル押え板7
を押えながら液晶表示セル位置決め枠8とデバイスカバ
ー9のネジ化めすることlこより液晶表示セル1及びコ
ネクター6 a +6bが装着される積層構造をとる。
一方、′電源電池2は電池押え板111こより押えられ
、回路基板4から接続がなされデバイスカバー91こ設
けられた端子(図示せず)(こネジ■ト、めされて電気
的な接続及び機械的lこ保持されている。
、回路基板4から接続がなされデバイスカバー91こ設
けられた端子(図示せず)(こネジ■ト、めされて電気
的な接続及び機械的lこ保持されている。
このような構造で、液晶表示セル1、回路チップ3a、
3b及び電源電池2との平面的な配置構造は、第1図1
こ示す如き構造をとっている。
3b及び電源電池2との平面的な配置構造は、第1図1
こ示す如き構造をとっている。
すなわち、回路チップ3a、3b吉電源電池2とは、液
晶表示セル11こ形成されてなる2列の接続用電極群?
a、1bの列間すなイっちコネクタ6a、6bの列間l
こ平面的tこ配置され、しかも、電源電池2と回路チッ
プ3 a y 3 bとの関係は電[源電池2が回路チ
ップ3aと回路チップ3bとの間lこはさまれるよう平
面的lこ配置されでいる。
晶表示セル11こ形成されてなる2列の接続用電極群?
a、1bの列間すなイっちコネクタ6a、6bの列間l
こ平面的tこ配置され、しかも、電源電池2と回路チッ
プ3 a y 3 bとの関係は電[源電池2が回路チ
ップ3aと回路チップ3bとの間lこはさまれるよう平
面的lこ配置されでいる。
以上の様Iこ本発明の配置構造をとることtこよって、
回路基板の中央1c 電源電池が収納され、且つ電源電
池をとり囲んで複数の回路チップと液晶表示セルの2列
よりなる接続用電極群及び各コネクタが配置されるため
、時計ムーブメント中央部lこ比へ、その周辺部は薄く
でき、時計ムーブメントを入れる時計ケースの周辺部を
予しめ斜面形状とし、外観上薄く見せることができる。
回路基板の中央1c 電源電池が収納され、且つ電源電
池をとり囲んで複数の回路チップと液晶表示セルの2列
よりなる接続用電極群及び各コネクタが配置されるため
、時計ムーブメント中央部lこ比へ、その周辺部は薄く
でき、時計ムーブメントを入れる時計ケースの周辺部を
予しめ斜面形状とし、外観上薄く見せることができる。
又、回路基板lこ複数の回路チップとして分離されて搭
載されているので、電源電池を収納するに必要なスペー
ス以外の残された回路基板上の狭いスペース内(こ回路
チップが複数tこ分離することlこより、設計的lこ自
由度を与え容易lこ配置することが川−能となり、しか
も、各回路チップが各コネクタの列間内(こあるため、
回路基板上(こ形成されている両回路チツブ力)らの接
続用配線パターン群の流れが折り返したすせず、スムン
ズlこ処理でき、スペースを必要以上lことることなく
形成することができ、回路基板上のスペースを有効1こ
利用することができ小型化が可能となる。
載されているので、電源電池を収納するに必要なスペー
ス以外の残された回路基板上の狭いスペース内(こ回路
チップが複数tこ分離することlこより、設計的lこ自
由度を与え容易lこ配置することが川−能となり、しか
も、各回路チップが各コネクタの列間内(こあるため、
回路基板上(こ形成されている両回路チツブ力)らの接
続用配線パターン群の流れが折り返したすせず、スムン
ズlこ処理でき、スペースを必要以上lことることなく
形成することができ、回路基板上のスペースを有効1こ
利用することができ小型化が可能となる。
更lこ、カレンダー機能、ストップウォッチ機能、眼界
時計機能計算機能等の多くの機能を有するデジタル電子
時計にあっては、その機能の増加lこともない回路チッ
プからの引出端子数が増加してくるため、増々回路チッ
プを複数lこ分離し、前述配置をとることがスペース的
及びコスト的(こその効果は大きい。
時計機能計算機能等の多くの機能を有するデジタル電子
時計にあっては、その機能の増加lこともない回路チッ
プからの引出端子数が増加してくるため、増々回路チッ
プを複数lこ分離し、前述配置をとることがスペース的
及びコスト的(こその効果は大きい。
しかも、電源電池及び複数の回路ナツプが液晶表示セル
面積内で配置されているため、時計の使命である液晶表
示セル等のデジタル表示装置の表示面積を最大限lこ大
きくできる等のデジタル時計lこおいて、非常(こ効果
の大きな配置構造が提供することができる。
面積内で配置されているため、時計の使命である液晶表
示セル等のデジタル表示装置の表示面積を最大限lこ大
きくできる等のデジタル時計lこおいて、非常(こ効果
の大きな配置構造が提供することができる。
第1図は本発明の実施例を示す電子時計の平面図。
第2図は第1図のA−A断面図。1・・・・・・液晶表
示セル、la、1b・・・・・・接続柱1電極群、2・
・・・・・電源電池、3a、3b・・・・・・回路チッ
プ、4・・・・・・回路基板。
示セル、la、1b・・・・・・接続柱1電極群、2・
・・・・・電源電池、3a、3b・・・・・・回路チッ
プ、4・・・・・・回路基板。
Claims (1)
- 1 表示用セグメント電極をはさんで2列に分離した接
続用電極群を備えた表示装置と、複数からなる回路チッ
プと、該複数の回路チップを搭載してなり且つ前記複数
の回路チップと接続されていると共lこ@記2列の接続
用電極群と対向する位置lこ形成されてなる2列の接続
用配線パターン群とを備えた回路基板と、前記2列の接
続用電極群と前記2列の接続用配線パターン群との接続
を行うため前記回路基板上で2列に配置されたコネクタ
と、前記複数の回路チップに電力供給を行・うための電
源電池とを狗し、前記複数の回路チップと前記電源電池
とが前記コネクタの列間lこ平面的(こ配置され、且つ
前記電源電池は前記複数の回路チップにはさまれて平面
的lこ配置されていることを特徴とする電子時計の配置
構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51153217A JPS5822993B2 (ja) | 1976-12-20 | 1976-12-20 | 電子時計の配置構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51153217A JPS5822993B2 (ja) | 1976-12-20 | 1976-12-20 | 電子時計の配置構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5386265A JPS5386265A (en) | 1978-07-29 |
| JPS5822993B2 true JPS5822993B2 (ja) | 1983-05-12 |
Family
ID=15557599
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51153217A Expired JPS5822993B2 (ja) | 1976-12-20 | 1976-12-20 | 電子時計の配置構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5822993B2 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50142470U (ja) * | 1974-05-13 | 1975-11-25 | ||
| JPS586949B2 (ja) * | 1975-01-29 | 1983-02-07 | セイコーエプソン株式会社 | エキシヨウドケイ |
| JPS5711278Y2 (ja) * | 1975-05-29 | 1982-03-05 |
-
1976
- 1976-12-20 JP JP51153217A patent/JPS5822993B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5386265A (en) | 1978-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0115514B1 (en) | Chip carrier | |
| US4145120A (en) | Electronic table calculator using liquid crystal display | |
| JPS592378B2 (ja) | 多層可撓性印刷回路テ−プ | |
| JPH0427581B2 (ja) | ||
| JPS5822993B2 (ja) | 電子時計の配置構造 | |
| CN112782959B (zh) | 带有太阳能电池的电子手表 | |
| JP2000292570A (ja) | 太陽電池モジュール及びこれを備えた計時装置 | |
| JP3593917B2 (ja) | 計時装置 | |
| JPH0317276Y2 (ja) | ||
| JPS5851631B2 (ja) | 電子時計 | |
| JPS6250063B2 (ja) | ||
| HK9181A (en) | Method of manufacturing digital electronic timepieces | |
| JPS58173485A (ja) | 薄型腕時計構造 | |
| JP2001289970A (ja) | ソーラセル搭載の時計構造 | |
| JPS59138355A (ja) | 記憶装置の多層実装構造 | |
| JPS6324474Y2 (ja) | ||
| JPH08201540A (ja) | 太陽電池付き時計の構造 | |
| JPS58191983A (ja) | 複合回路構造 | |
| HK40051829A (en) | Electronic watch with a solar cell | |
| HK40051829B (en) | Electronic watch with a solar cell | |
| JPS606787Y2 (ja) | 電子時計用集積回路パツケ−ジ | |
| JPH0441355Y2 (ja) | ||
| JPS6317259Y2 (ja) | ||
| JPS6023752Y2 (ja) | 電子時計 | |
| JPH049597Y2 (ja) |