JPS58219740A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58219740A JPS58219740A JP57103305A JP10330582A JPS58219740A JP S58219740 A JPS58219740 A JP S58219740A JP 57103305 A JP57103305 A JP 57103305A JP 10330582 A JP10330582 A JP 10330582A JP S58219740 A JPS58219740 A JP S58219740A
- Authority
- JP
- Japan
- Prior art keywords
- film
- oxide film
- metal wiring
- semiconductor device
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims abstract description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 230000005856 abnormality Effects 0.000 abstract description 8
- 229910052782 aluminium Inorganic materials 0.000 abstract description 6
- 238000002161 passivation Methods 0.000 abstract description 5
- 230000007797 corrosion Effects 0.000 abstract description 4
- 238000005260 corrosion Methods 0.000 abstract description 4
- 238000000034 method Methods 0.000 abstract description 3
- 150000004767 nitrides Chemical class 0.000 abstract 3
- -1 aluminum metals Chemical class 0.000 abstract 1
- 239000010408 film Substances 0.000 description 64
- 239000005360 phosphosilicate glass Substances 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Local Oxidation Of Silicon (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は、ノ々ツシペーシ繋ン膜を備えたICやLS
I等の半導体製品に係ル、特に高信頼性の要求されるメ
モリや通信工業用の半導体装置に関する。
I等の半導体製品に係ル、特に高信頼性の要求されるメ
モリや通信工業用の半導体装置に関する。
従来よシ、半導体ウェーハに所定の各領域と例えばAt
等による金属配線パターンとを形成した後に、半導体ウ
ェーハを、腐蝕や湿気から防ぎ、安定なウェーハ表面の
絶縁保論を目的として、ウェーハ全面にパッシベーショ
ン膜(保護膜)を形成する。このような半導体ウェーハ
は例えば第1図に示すようえもので、1ノは、n型およ
びp型その他の所定の領°域の形成された半導体部を示
したものである。この半導体部11上には、コンタクト
ホール13の開口された例えばシリコン酸化膜等による
絶縁膜14を形成し、さらに1この絶縁膜14上KFi
コンタクトポール13から半導体部11に接続する金属
配線15を形成する。
等による金属配線パターンとを形成した後に、半導体ウ
ェーハを、腐蝕や湿気から防ぎ、安定なウェーハ表面の
絶縁保論を目的として、ウェーハ全面にパッシベーショ
ン膜(保護膜)を形成する。このような半導体ウェーハ
は例えば第1図に示すようえもので、1ノは、n型およ
びp型その他の所定の領°域の形成された半導体部を示
したものである。この半導体部11上には、コンタクト
ホール13の開口された例えばシリコン酸化膜等による
絶縁膜14を形成し、さらに1この絶縁膜14上KFi
コンタクトポール13から半導体部11に接続する金属
配線15を形成する。
次に上記のような所定の領域や配線パターンの形成され
た半導体ウェーハ12の全面に/4 ツシヘーシッン膜
16として、リン濃度が1.0〜1.5X10m 程
度で膜厚が1.0〜1.5μmのPSG膜(リンシリケ
ートガラス膜)或は、膜厚が0.5μm前後の不純物の
ドーグされていないシリコン酸化膜を被着し、或は第2
図に示すように上記の組み合わせでPSG膜1膜上7上
らKO11μm〜0.3μm前後のシリコン酸化膜18
を被着した2層構造の絶縁膜を被着する。なお第2図以
下は、第1図と同一構成分に同一符号を付して一部説明
を省略する。
た半導体ウェーハ12の全面に/4 ツシヘーシッン膜
16として、リン濃度が1.0〜1.5X10m 程
度で膜厚が1.0〜1.5μmのPSG膜(リンシリケ
ートガラス膜)或は、膜厚が0.5μm前後の不純物の
ドーグされていないシリコン酸化膜を被着し、或は第2
図に示すように上記の組み合わせでPSG膜1膜上7上
らKO11μm〜0.3μm前後のシリコン酸化膜18
を被着した2層構造の絶縁膜を被着する。なお第2図以
下は、第1図と同一構成分に同一符号を付して一部説明
を省略する。
しかし、上記のようなPSG膜およびシリコン酸化膜は
、比較的水を通し、下層のアルミニウム或はその合金に
よる金属配線の腐食を充分に防ぐことができず、あるメ
モリ用の半導体チップでは、第1図のPSG膜を使用し
た場合、その歩留シが80チ程度であった。
、比較的水を通し、下層のアルミニウム或はその合金に
よる金属配線の腐食を充分に防ぐことができず、あるメ
モリ用の半導体チップでは、第1図のPSG膜を使用し
た場合、その歩留シが80チ程度であった。
そのため、高信頼性の要求される半導体製品においては
、第3図に示すように、第1図と同様の半導体ウェーハ
12上に7ヤ、シペーション膜16として0.8〜1.
5部気前後のシリコン窒化膜19をプラズマCVD法に
よって被着する。このようなシリコン窒化膜19による
パッジページ冒ン膜16は、耐湿性の面では問題なく良
好なものである。しかし、実際は、プラズマCVD法士
シリコン窒化膜19を形成してみると、ウェーハに形成
されていたアルミニウム系金属による金属配線1,5部
が消失或は消失しかかったシ、金属配線15の形状が乱
れ、大きな凹凸が形成される現象が生じる。
、第3図に示すように、第1図と同様の半導体ウェーハ
12上に7ヤ、シペーション膜16として0.8〜1.
5部気前後のシリコン窒化膜19をプラズマCVD法に
よって被着する。このようなシリコン窒化膜19による
パッジページ冒ン膜16は、耐湿性の面では問題なく良
好なものである。しかし、実際は、プラズマCVD法士
シリコン窒化膜19を形成してみると、ウェーハに形成
されていたアルミニウム系金属による金属配線1,5部
が消失或は消失しかかったシ、金属配線15の形状が乱
れ、大きな凹凸が形成される現象が生じる。
このような金属配線の異常のために、例えば前記例と同
様のメモリ用の半導体チップでは、全ての半導体チップ
が不良、すなわち歩留0チであった。
様のメモリ用の半導体チップでは、全ての半導体チップ
が不良、すなわち歩留0チであった。
この発明は上記のような点に鑑みなされたもので、耐湿
性に優れ、アルミニウム系金属等によるウェーハ面に形
成された金属配線パターンにも異常を与えない安定なパ
、シペーシッン膜を有する信頼性と歩留の改善された半
導体装置を提供しようとするものである。
性に優れ、アルミニウム系金属等によるウェーハ面に形
成された金属配線パターンにも異常を与えない安定なパ
、シペーシッン膜を有する信頼性と歩留の改善された半
導体装置を提供しようとするものである。
す々わちこの発明に係る半導体装置は、所定の各領域か
形′成され、表面に金属配線の・やターニングされた半
導体ウェーハ全面に、上記金属配線を覆うように第1の
パ、シペーシ目ン膜としてシリコン酸化膜を形成し、こ
のシリコン酸化膜上に第2の74 yシベーション膜と
して、シリコン窒化膜を形成するようにしたものである
。
形′成され、表面に金属配線の・やターニングされた半
導体ウェーハ全面に、上記金属配線を覆うように第1の
パ、シペーシ目ン膜としてシリコン酸化膜を形成し、こ
のシリコン酸化膜上に第2の74 yシベーション膜と
して、シリコン窒化膜を形成するようにしたものである
。
以下図面を参照してこの発明の一実施例につき説明する
。第4図は第1図〜第3図と同様に半導体装置の断面を
示す図で、まず従来と同様にp型およびn型等の所定の
各領域の形成されたシリコンの半導体部1ノ上に、コン
タクトホール13を有するシリコン酸化膜等の絶縁膜1
4を形成する。そして、この絶縁膜14上にコンタクト
ホール13から半導体部11と接続するアルミニウム或
はアルミニウム合金等からなる金属配線15を・母ター
ニング形成する。
。第4図は第1図〜第3図と同様に半導体装置の断面を
示す図で、まず従来と同様にp型およびn型等の所定の
各領域の形成されたシリコンの半導体部1ノ上に、コン
タクトホール13を有するシリコン酸化膜等の絶縁膜1
4を形成する。そして、この絶縁膜14上にコンタクト
ホール13から半導体部11と接続するアルミニウム或
はアルミニウム合金等からなる金属配線15を・母ター
ニング形成する。
このようにして、金属配線15を含む所定の各領域の形
成された半導体ウェーハ12を形成した後、このウェー
ハ12の全面に第1のパ。
成された半導体ウェーハ12を形成した後、このウェー
ハ12の全面に第1のパ。
シペーシ曹ン膜としてシリコン酸化膜2oを形成する。
このシリコン酸化膜2oは、膜厚を過度に厚くすると、
クラック(ひび割れ)を生じ、信頼性を低下させるため
、300〜4ooolの膜厚が軒裏しい。
クラック(ひび割れ)を生じ、信頼性を低下させるため
、300〜4ooolの膜厚が軒裏しい。
次にこのシリコン酸化膜2o上に第2の・やツシペーシ
目ン膜として、膜厚0.6〜1.5μm 前後のシリコ
ン窒化膜21をプラズマCVD法等で形成する。
目ン膜として、膜厚0.6〜1.5μm 前後のシリコ
ン窒化膜21をプラズマCVD法等で形成する。
以上のようにして、半導体ウェーハ12上にシリコン酸
化膜20およびシリコン窒化膜21とによる2層構造の
ノ4 yシペーシ舊ン膜22を形成した後、適宜、上記
パッジベージ目ン膜zxlrc写真性刻を施し、ゲンデ
ィング・臂ッドをパターニングする。
化膜20およびシリコン窒化膜21とによる2層構造の
ノ4 yシペーシ舊ン膜22を形成した後、適宜、上記
パッジベージ目ン膜zxlrc写真性刻を施し、ゲンデ
ィング・臂ッドをパターニングする。
このようにして、形成された半導体装置圧おいては、シ
リコン酸化膜2oが、従来問題となっていた金属配線1
5部における凹凸の形成や金属配線15の消失等の異常
を与えるシリコン窒化膜の形成工程から保護する。
リコン酸化膜2oが、従来問題となっていた金属配線1
5部における凹凸の形成や金属配線15の消失等の異常
を与えるシリコン窒化膜の形成工程から保護する。
そして、引き続きシリコン酸化膜2o上に形成されるシ
リコン窒化膜21が水分子の侵入を防キ、上記のシリコ
ン酸化膜2oとシリコン窒化膜21とで、耐水性に優れ
、金属配線15にも異常のない良好な半導体ウェーハ1
2の表面保護を行なう。この場合のあるメモリ用の半導
体チップでは歩留は約80%に達し、金属配線に異常が
ないことを確認した。なお、上記例において、第1のノ
平、シペーション膜としてP2O膜を用いないのは、P
SG膜に比べ、リン等の不純物を含まないシリコン酸化
膜の方が腐蝕に対して強いためである。
リコン窒化膜21が水分子の侵入を防キ、上記のシリコ
ン酸化膜2oとシリコン窒化膜21とで、耐水性に優れ
、金属配線15にも異常のない良好な半導体ウェーハ1
2の表面保護を行なう。この場合のあるメモリ用の半導
体チップでは歩留は約80%に達し、金属配線に異常が
ないことを確認した。なお、上記例において、第1のノ
平、シペーション膜としてP2O膜を用いないのは、P
SG膜に比べ、リン等の不純物を含まないシリコン酸化
膜の方が腐蝕に対して強いためである。
以上のようにこの発明によれば、金属配線パターンの形
成されたウェーハ表面に、第1のノ々ッシベーシ曹ン膜
として、PSG膜に比べ腐蝕を起こしにくいシリコン酸
化膜を形成し、上記金属配線パターンを引き続くシリコ
ン窒化膜形成工程から保護し、このシリコン酸化膜上に
耐湿性に優れたシリコン窒化膜を第20パ、シペーシ目
ン膜として形成することによシ、耐湿性に優れ、アルミ
ニウム系金属等による金属配線パターンに異常を与えな
い安定なパッシベーション膜を有する信頼性および歩留
の高い半導体装置を提供できる。
成されたウェーハ表面に、第1のノ々ッシベーシ曹ン膜
として、PSG膜に比べ腐蝕を起こしにくいシリコン酸
化膜を形成し、上記金属配線パターンを引き続くシリコ
ン窒化膜形成工程から保護し、このシリコン酸化膜上に
耐湿性に優れたシリコン窒化膜を第20パ、シペーシ目
ン膜として形成することによシ、耐湿性に優れ、アルミ
ニウム系金属等による金属配線パターンに異常を与えな
い安定なパッシベーション膜を有する信頼性および歩留
の高い半導体装置を提供できる。
第1図、第2図および第3図はそれぞれ従来の半導体装
置を説明する断面図、第4図はこの発明の一実施例に係
゛る半導体装置を示す断面図である。 12・・・半導体ウェーハ、14・・・絶縁膜、15・
・・金属配線、16,22・・・/4ツシペーシ冒ン膜
、20・・・シリコン酸化膜、21・・・シリコン窒化
膜。 出願人代理人 弁理士 鈴 江 武 彦第1図 第2図 第3図
置を説明する断面図、第4図はこの発明の一実施例に係
゛る半導体装置を示す断面図である。 12・・・半導体ウェーハ、14・・・絶縁膜、15・
・・金属配線、16,22・・・/4ツシペーシ冒ン膜
、20・・・シリコン酸化膜、21・・・シリコン窒化
膜。 出願人代理人 弁理士 鈴 江 武 彦第1図 第2図 第3図
Claims (1)
- 所定の各領域および金属配線パターンの形成された半導
体ウェーハと、上記金属配線ノ4ターンを覆うように上
記半導体ウェーハに被着したシリコン酸化膜と、このシ
リコン酸化膜上に形成されたシリコン窒化膜とを具備し
たことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57103305A JPS58219740A (ja) | 1982-06-16 | 1982-06-16 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP57103305A JPS58219740A (ja) | 1982-06-16 | 1982-06-16 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS58219740A true JPS58219740A (ja) | 1983-12-21 |
Family
ID=14350512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP57103305A Pending JPS58219740A (ja) | 1982-06-16 | 1982-06-16 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS58219740A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6373648A (ja) * | 1986-09-17 | 1988-04-04 | Sanyo Electric Co Ltd | 多層配線の製造方法 |
JPS63284522A (ja) * | 1987-05-18 | 1988-11-21 | Oki Electric Ind Co Ltd | 液晶ディスプレイ装置 |
-
1982
- 1982-06-16 JP JP57103305A patent/JPS58219740A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6373648A (ja) * | 1986-09-17 | 1988-04-04 | Sanyo Electric Co Ltd | 多層配線の製造方法 |
JPS63284522A (ja) * | 1987-05-18 | 1988-11-21 | Oki Electric Ind Co Ltd | 液晶ディスプレイ装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62145758A (ja) | パラジウムを用いる銅製ボンデイングパツドの酸化防止法 | |
US5804883A (en) | Bonding pad in semiconductor device | |
JP2007067398A (ja) | 過酷な化学的、熱的環境に晒される半導体をベースにした圧力センサー用メタルコンタクトシステム | |
EP0541405A1 (en) | Bond pad for semiconductor device | |
US20020130383A1 (en) | Semiconductor device having wiring patterns with insulating layer | |
JPS58219740A (ja) | 半導体装置 | |
JPS6156608B2 (ja) | ||
JPS62242331A (ja) | 半導体装置 | |
JPS63211648A (ja) | 樹脂封止型半導体装置 | |
JPS60124951A (ja) | 半導体装置の製造方法 | |
JPS62224037A (ja) | 半導体装置 | |
JPS60145628A (ja) | 半導体装置 | |
JP2533293B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP3510235B2 (ja) | 半導体装置の製造方法 | |
JP2760061B2 (ja) | 半導体装置の製造方法 | |
JPS6310542A (ja) | 半導体装置 | |
JPH04324958A (ja) | 半導体装置 | |
JPS5898939A (ja) | 半導体装置 | |
JPS6348181B2 (ja) | ||
JPH01287950A (ja) | 半導体装置とその製造方法 | |
JPH05190533A (ja) | 半導体素子の表面保護膜およびその製造方法 | |
JPS58137233A (ja) | 半導体装置 | |
JPS6133257B2 (ja) | ||
JPH06275604A (ja) | 半導体装置 | |
JP2666186B2 (ja) | 半導体素子の製造方法 |