JPS58218132A - 半導体ウエ−ハ特性検査処理方法 - Google Patents
半導体ウエ−ハ特性検査処理方法Info
- Publication number
- JPS58218132A JPS58218132A JP8695682A JP8695682A JPS58218132A JP S58218132 A JPS58218132 A JP S58218132A JP 8695682 A JP8695682 A JP 8695682A JP 8695682 A JP8695682 A JP 8695682A JP S58218132 A JPS58218132 A JP S58218132A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- inspection
- semiconductor
- marking
- recording medium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は半４体りエー／−に形成した複数の半導体素
子の特性を検査する工程の検査及び検査後の処理方法に
関する。
子の特性を検査する工程の検査及び検査後の処理方法に
関する。
一般に、ト２ンジスター（ｍｌｃ等の＃Ｐ４体素子の特
性検査は多数の菓子が一斉にパッチＫＪ１理形成された
半導体クエーハの状態で行われ、この時使用される倹ｆ
装置はグローμと称されている。このグローμは７つの
半導体素子の表面電極に当るグローブニードルを定位置
に配置し、このグローブニードルの下方で半２重本クエ
ー／′％を目合せして位置決めしてから水平なＸ−Ｙ方
向及び垂直な２、方向に聞歇送）して、／詞ずつの牛４
体素子をグローブニードルに当接させて順次に特性検査
してｈくもので、半導体クエーハの目合せを頑微碗を使
って手助で行２てから後の倹食を全目動で行うセミオー
トグローーヤ、中４体りエーハの目合せも例えばレーデ
光を用いて自助的に行すアルオートクエ・−７グローパ
がるｐ１最近は能力向上や後工程（半導体素子外−チェ
ックエ侭など）の省力化などの優位性からツルオートク
エーハグローパが多く使用されつつある。
性検査は多数の菓子が一斉にパッチＫＪ１理形成された
半導体クエーハの状態で行われ、この時使用される倹ｆ
装置はグローμと称されている。このグローμは７つの
半導体素子の表面電極に当るグローブニードルを定位置
に配置し、このグローブニードルの下方で半２重本クエ
ー／′％を目合せして位置決めしてから水平なＸ−Ｙ方
向及び垂直な２、方向に聞歇送）して、／詞ずつの牛４
体素子をグローブニードルに当接させて順次に特性検査
してｈくもので、半導体クエーハの目合せを頑微碗を使
って手助で行２てから後の倹食を全目動で行うセミオー
トグローーヤ、中４体りエーハの目合せも例えばレーデ
光を用いて自助的に行すアルオートクエ・−７グローパ
がるｐ１最近は能力向上や後工程（半導体素子外−チェ
ックエ侭など）の省力化などの優位性からツルオートク
エーハグローパが多く使用されつつある。
７ ル：ｆ −）クエーハグローパの検査の一例を第１
図で説明する。第１因において、（１１は半導体９ｘ−
−／％、ｔｇｔｔｆ倹ｆ前の半４体りエーハ（１）を複
数枚収納するマガジン、（３）はマガジンＬＩＪ ｉ
ｆｉピッチずつ上昇ｖＪさせるエレベータ機構で、マガ
ジン（２１の／ピッチの上昇毎に７枚の半導体りニー八
１１）がベルトコンベア等の搬送体（４）上に切出され
て位置ｆｆｉ調整ポジションにある粗ｌ！ＭＩ整ステー
ジ（５）上へ送出される。１Ｂ）はステージ（旬の上方
定位置に配置された位ｔｔ祖浦整機構で、例えばステー
ジ（６）上の半導体クエーハ（凰）に光スポットを照射
してその反射光を続み収シ、ステージ（旬を移１ｉ１１
Ｊさせて半導体クエーハ１１１の位置を粗調峯する口（
７）は搬送体、（８）は横置ステージ、（９）は：′ グローブニードルを固定配設するグローブカー・□、。
図で説明する。第１因において、（１１は半導体９ｘ−
−／％、ｔｇｔｔｆ倹ｆ前の半４体りエーハ（１）を複
数枚収納するマガジン、（３）はマガジンＬＩＪ ｉ
ｆｉピッチずつ上昇ｖＪさせるエレベータ機構で、マガ
ジン（２１の／ピッチの上昇毎に７枚の半導体りニー八
１１）がベルトコンベア等の搬送体（４）上に切出され
て位置ｆｆｉ調整ポジションにある粗ｌ！ＭＩ整ステー
ジ（５）上へ送出される。１Ｂ）はステージ（旬の上方
定位置に配置された位ｔｔ祖浦整機構で、例えばステー
ジ（６）上の半導体クエーハ（凰）に光スポットを照射
してその反射光を続み収シ、ステージ（旬を移１ｉ１１
Ｊさせて半導体クエーハ１１１の位置を粗調峯する口（
７）は搬送体、（８）は横置ステージ、（９）は：′ グローブニードルを固定配設するグローブカー・□、。
ド、−は検査不良表示Ｖ−力で、前記ステージ（５）で
徂Ｒ盛された半４体りエーハ（１）は搬送体（７）を介
して検査ステージ（８）上に多送され、ここで位置の４
１に１櫨が行われてから検査ステージ（８）のＸ、 Ｘ
％Ｚ方回方向歇移動で７個ずつの半導体素子がグローブ
カード＋９１から丁に突出するグローブニードル（１１
７、に当シ、特性検査が順次に行われる。この検査と併
行して、検査結果が不良と出た半４体素子に対してはそ
の検ｆ後にマーキング機構のマーカＵＯ＞が下降して不
良半導体素子表面に不良！職マークがマーキングされる
。特性検査の完了した半導体クエーハＦｉｌは検査ステ
ージ＋８）から搬送体ｔ１２１上に取出されて別のマガ
ジン（２１へと収納されてから、外観検ｆ等の後工程へ
送られていく。
徂Ｒ盛された半４体りエーハ（１）は搬送体（７）を介
して検査ステージ（８）上に多送され、ここで位置の４
１に１櫨が行われてから検査ステージ（８）のＸ、 Ｘ
％Ｚ方回方向歇移動で７個ずつの半導体素子がグローブ
カード＋９１から丁に突出するグローブニードル（１１
７、に当シ、特性検査が順次に行われる。この検査と併
行して、検査結果が不良と出た半４体素子に対してはそ
の検ｆ後にマーキング機構のマーカＵＯ＞が下降して不
良半導体素子表面に不良！職マークがマーキングされる
。特性検査の完了した半導体クエーハＦｉｌは検査ステ
ージ＋８）から搬送体ｔ１２１上に取出されて別のマガ
ジン（２１へと収納されてから、外観検ｆ等の後工程へ
送られていく。
このよりにツルオートクエーハグローバにマー千ング偵
能拍持たせて、特性検査と併行してマーキング動作を行
わ７−する検査システムでは半４体りエーハにおける！
Ｐ４体話子の不良品がマ□ −りによって→目で判別され、硬工梶ではこの不良マー
クの付ふた半導体素子を外戚検査などの対象から外して
能率的に処理される。しかし−寸一キング妨作ｔ−併行
させる検査システムはマーカがド降して上昇するマーキ
ング前作の間クローバを休止させておかねばならず１時
ｆｆｊＩ的な無駄がゐって特性検査の作業性が悪かった
。
能拍持たせて、特性検査と併行してマーキング動作を行
わ７−する検査システムでは半４体りエーハにおける！
Ｐ４体話子の不良品がマ□ −りによって→目で判別され、硬工梶ではこの不良マー
クの付ふた半導体素子を外戚検査などの対象から外して
能率的に処理される。しかし−寸一キング妨作ｔ−併行
させる検査システムはマーカがド降して上昇するマーキ
ング前作の間クローバを休止させておかねばならず１時
ｆｆｊＩ的な無駄がゐって特性検査の作業性が悪かった
。
またイーキングは半４体素子の表面にインクを付着させ
たシ、引っ掻き傷のような打痕を付けたシして行われる
が、インクの場合はインクの刀篭散が、打痕の場合は切
削屑の飛散が回シの良品の半導体素子の特性に悪影響を
与えることがあシ、そのため１枚の半導体クエーハの特
性検査完ｒ後に半４体りエーハ丘をエアーグロー等で清
浄にする工程を必昏とし、尚更に１枚の半尋体りエーハ
の特性検査にきする時間や工数が多くなる問題があった
。
たシ、引っ掻き傷のような打痕を付けたシして行われる
が、インクの場合はインクの刀篭散が、打痕の場合は切
削屑の飛散が回シの良品の半導体素子の特性に悪影響を
与えることがあシ、そのため１枚の半導体クエーハの特
性検査完ｒ後に半４体りエーハ丘をエアーグロー等で清
浄にする工程を必昏とし、尚更に１枚の半尋体りエーハ
の特性検査にきする時間や工数が多くなる問題があった
。
上巳問題の廓決策として、クローバからｆ −キング）
ｒＭ能を除き、代シにメモリ機能を持たせる次の検査シ
ステムかある。即ち、マーキング動作は一切行わｆ１半
導体クエーハの各半導体素子の特性をクローバで１回ず
つ検査してその良否判定結果を磁ステープなどの記録媒
体に記憶させ、ｔ−して、７つのマガジン内の所定枚数
の半導体クエーハの全ての特性検査が完Ｔすると、この
／ロット数の半導体クエーハを特性検査のメそすＩ７１
各と共に後工程に送る。後工程はメモリ内’Ｊ ／）”
、ら１枚ｒつの半導体クエーハにおける不良中４体素
子を検出して６理対象から外す。
ｒＭ能を除き、代シにメモリ機能を持たせる次の検査シ
ステムかある。即ち、マーキング動作は一切行わｆ１半
導体クエーハの各半導体素子の特性をクローバで１回ず
つ検査してその良否判定結果を磁ステープなどの記録媒
体に記憶させ、ｔ−して、７つのマガジン内の所定枚数
の半導体クエーハの全ての特性検査が完Ｔすると、この
／ロット数の半導体クエーハを特性検査のメそすＩ７１
各と共に後工程に送る。後工程はメモリ内’Ｊ ／）”
、ら１枚ｒつの半導体クエーハにおける不良中４体素
子を検出して６理対象から外す。
このようなマーキング前作を省いた検査システムは作業
能−１ｃを大・虜に改祷し、且つマーキング機構が無く
て機構的に簡略化され、グミーパＤコストダクン７つに
図れる等の艮′ｌ１ｉ−を有する。ところが、現実の問
題として、半導体クエーハに数百、＆ｆと形成された半
導体素子のアドレストクローバの記録媒体に記憶された
メモリ内容のアドレスがｒれて対応しないことがあシ、
検ｆ後工以て良品を不良品として誤って処理、或 ゛は
不良品ｔ−良品として６運ｒることが・ｂつて信頼性に
欠ける問題がある０ 本発明はかかる間１１．＋ｉ［ｉｌｉみてなされた・も
ので、クローバのメモリ内容を抜き収９的に確認する工
彊を加えて、メモリ内容の信頼性を増大ｔしめた検査シ
ステムを＃供する。
能−１ｃを大・虜に改祷し、且つマーキング機構が無く
て機構的に簡略化され、グミーパＤコストダクン７つに
図れる等の艮′ｌ１ｉ−を有する。ところが、現実の問
題として、半導体クエーハに数百、＆ｆと形成された半
導体素子のアドレストクローバの記録媒体に記憶された
メモリ内容のアドレスがｒれて対応しないことがあシ、
検ｆ後工以て良品を不良品として誤って処理、或 ゛は
不良品ｔ−良品として６運ｒることが・ｂつて信頼性に
欠ける問題がある０ 本発明はかかる間１１．＋ｉ［ｉｌｉみてなされた・も
ので、クローバのメモリ内容を抜き収９的に確認する工
彊を加えて、メモリ内容の信頼性を増大ｔしめた検査シ
ステムを＃供する。
未発Ｈはフルオートクエーハグローパにマーキング機能
とメモリ機能を持＾亡、７つのマガジンに収納されたｌ
ロット数の半１ＩＪＣ体クエーハの特性倹ｆ′ｆ、マー
キング前作なしで全て行うと、任意の枚数の半導体クエ
ーハを抜き収ってその半４体りエーハの特性検査結果の
メモリ内容のデータでマーキングのみを行い、後でこの
マーキングされた半４体りエーハを使ってグローμのメ
モり内容の４１ｆ値＆ｉを行うことを特徴とする。この
ようにグローμのメモリ内容を抜き収シ的に横１確認す
ることにより、後工億を常に正しくデータ処理すること
ができ、信頼性が増す。
とメモリ機能を持＾亡、７つのマガジンに収納されたｌ
ロット数の半１ＩＪＣ体クエーハの特性倹ｆ′ｆ、マー
キング前作なしで全て行うと、任意の枚数の半導体クエ
ーハを抜き収ってその半４体りエーハの特性検査結果の
メモリ内容のデータでマーキングのみを行い、後でこの
マーキングされた半４体りエーハを使ってグローμのメ
モり内容の４１ｆ値＆ｉを行うことを特徴とする。この
ようにグローμのメモリ内容を抜き収シ的に横１確認す
ることにより、後工億を常に正しくデータ処理すること
ができ、信頼性が増す。
例えば本発明は第１Ａに示すプログラムに従り。先ず／
りのマガジン（２）に収納されたｌロット数、例えば５
０枚の半４体りエーハ（１）ヲマーキング機能とメ、り
機□ｇｔｍ・す、７．ウオー、ヮエーハグローパ（勾で
７枚ずつ順次に特性検査し、全ての検査結果を磁気デー
タなどの記録媒体（すにＥｌＪＩさせ、同時に記録紙な
どにマツピングデータ（ａ）としてメモリ内容を印刷表
示させておく。この時性検査の１余、半導体クエーハの
各半４体素子の１．ドレスを明確にするため、例えばＪ
、７図に示すように１つの半導体素子五に全面金属蒸着
によって不良チェックマーキングトシてのスタートアド
レスパターン（ロ）全形成し、このスタートアドレスパ
ターン（１！９を基準にして他の半導体素子のアドレス
を求めるようにする。
りのマガジン（２）に収納されたｌロット数、例えば５
０枚の半４体りエーハ（１）ヲマーキング機能とメ、り
機□ｇｔｍ・す、７．ウオー、ヮエーハグローパ（勾で
７枚ずつ順次に特性検査し、全ての検査結果を磁気デー
タなどの記録媒体（すにＥｌＪＩさせ、同時に記録紙な
どにマツピングデータ（ａ）としてメモリ内容を印刷表
示させておく。この時性検査の１余、半導体クエーハの
各半４体素子の１．ドレスを明確にするため、例えばＪ
、７図に示すように１つの半導体素子五に全面金属蒸着
によって不良チェックマーキングトシてのスタートアド
レスパターン（ロ）全形成し、このスタートアドレスパ
ターン（１！９を基準にして他の半導体素子のアドレス
を求めるようにする。
このようなスタートアドレスパターン（ロ）はレーデ光
を使用しなくとも簡単に検出でき、後のマーキングのス
タートアドレス捜しに利用される。尚、第１図の（ｎｌ
）（ｎｇ）は目合せ専用パターンである。
を使用しなくとも簡単に検出でき、後のマーキングのス
タートアドレス捜しに利用される。尚、第１図の（ｎｌ
）（ｎｇ）は目合せ専用パターンである。
５０枚の半導体クエーハ［１）の特性検査が全て完Ｔす
ると、次は□検査済みの１０枚の中から任意の数枚、例
えばし枚の半導体クエーハ１１１を抜き収り、これを１
枚ずつ同じグローμ（＆）の検査ステージまで移送さｔ
てマーキングを行う。このマーキングは先に記録媒体（
切に記憶されたメモリを読み出して不良品データを求め
、そのデータに基づいて仮き収シ半４本りエーハ１ｌｌ
Ｏ不良半）一体Ａ子上に本成マークｒ４択的に付す動作
で行われる。このようなマーキング動作は、ｆ ０枚中
の３枚の半萼体りエー／Ｓｌ口に対してのみであり、ｒ
而もメモリ内ｇｑ〕データべみ出しのみで行われるので
、工＆的に及び時・岨的にあまり間１はない。次にノ枚
の抜き収り半導体りニー２、のヤーキング情順とグロー
μ（’ｌ） ／ζおけるメモリ内容のマツピングデータ
（９とｆ照合して両者が一致している；ｌ）ｈ ４かを
ｄ眉べ、１青報端度の確認″ｋｔ″る。そし−Ｃ１照合
結果が良好であれば１０枚全ての半導体クエーハ１ム１
と記録媒体（”）のメそす内容がｒｔ’を庸く一致して
いると見なして後工僅に送り、照合結果がＩ＆ければ４
検査等する。
ると、次は□検査済みの１０枚の中から任意の数枚、例
えばし枚の半導体クエーハ１１１を抜き収り、これを１
枚ずつ同じグローμ（＆）の検査ステージまで移送さｔ
てマーキングを行う。このマーキングは先に記録媒体（
切に記憶されたメモリを読み出して不良品データを求め
、そのデータに基づいて仮き収シ半４本りエーハ１ｌｌ
Ｏ不良半）一体Ａ子上に本成マークｒ４択的に付す動作
で行われる。このようなマーキング動作は、ｆ ０枚中
の３枚の半萼体りエー／Ｓｌ口に対してのみであり、ｒ
而もメモリ内ｇｑ〕データべみ出しのみで行われるので
、工＆的に及び時・岨的にあまり間１はない。次にノ枚
の抜き収り半導体りニー２、のヤーキング情順とグロー
μ（’ｌ） ／ζおけるメモリ内容のマツピングデータ
（９とｆ照合して両者が一致している；ｌ）ｈ ４かを
ｄ眉べ、１青報端度の確認″ｋｔ″る。そし−Ｃ１照合
結果が良好であれば１０枚全ての半導体クエーハ１ム１
と記録媒体（”）のメそす内容がｒｔ’を庸く一致して
いると見なして後工僅に送り、照合結果がＩ＆ければ４
検査等する。
尚、上記マーキング動作はグミーパ以外に設は之専用の
マーキングマシーンで行うことも可能で工改吐減上ｎ利
で・らるが、ＳＯ戊中の３枚、などと小攻枚攻の手４体
りエーハの木にマーキングする場合は本発明のようにグ
ローμにマーキング機能と付設してグローμで行うこと
が設備投武的にｔｉ′有利である。さらに、この発明は
、クエーハ清、報と記録媒体のメモリ内容とを照合する
時に、特性木瓜説示打点マーキングを不ＪｓＬ素子の一
部か又は、不良全数にわたり行う場合にも適用でき、ま
た全く特性不良表示打点イーキングを行わない場合てで
も適用できるものでるる。
マーキングマシーンで行うことも可能で工改吐減上ｎ利
で・らるが、ＳＯ戊中の３枚、などと小攻枚攻の手４体
りエーハの木にマーキングする場合は本発明のようにグ
ローμにマーキング機能と付設してグローμで行うこと
が設備投武的にｔｉ′有利である。さらに、この発明は
、クエーハ清、報と記録媒体のメモリ内容とを照合する
時に、特性木瓜説示打点マーキングを不ＪｓＬ素子の一
部か又は、不良全数にわたり行う場合にも適用でき、ま
た全く特性不良表示打点イーキングを行わない場合てで
も適用できるものでるる。
以上ｑように、木プロ明はグローμにマーキング機能と
メモリ機能を持たｔて、抜き収シ的にメモリ内容の端度
を確認するようにしたので。
メモリ機能を持たｔて、抜き収シ的にメモリ内容の端度
を確認するようにしたので。
特性険１の後工程に入る情報の信頼性が増大し、歩−り
同上が図れる。
同上が図れる。
：Ｊ１図ｃｒｉ、フルオートクエーハプローパの検査シ
ステムの一例をｒ発明するためのシ略側面図、第２図は
本発明の方法の一例？示す動作プログラム、第１図は半
４本りエーハの一例を示す平面図である。 ｉｌ＋−・半導体クエーハ、（ａ）・・グローμ、（す
・・記録媒体、に）Ｏ・スタートアドレスパターン、Ｃ
”ｌ）Ｃ”２）・・目合せ専用パターン。
ステムの一例をｒ発明するためのシ略側面図、第２図は
本発明の方法の一例？示す動作プログラム、第１図は半
４本りエーハの一例を示す平面図である。 ｉｌ＋−・半導体クエーハ、（ａ）・・グローμ、（す
・・記録媒体、に）Ｏ・スタートアドレスパターン、Ｃ
”ｌ）Ｃ”２）・・目合せ専用パターン。
Claims (1)
- （１） 半導体クエー７１に形成さ１また複数の半導体
素子の特性を１４々に検量する機能に、各半導体素子の
特性検査結果を記憶するメモリ機能を持たせたグローμ
で所定枚奴の半導体クエーＩ・の特性検ｆ：ｔ−行ない
その結果を、マーキング動作することなく順次記録媒体
に記憶させる工程と、検ｆさｉｔた所、定枚欲の半ノ夢
体りエ−７−の内の任意の孜故を抜き収って、同一のグ
ロー／りで、半導体クエーバの特性不良素子に選択的に
不良チェックマーキングを付ナエ梶と、抜き収シ半４体
りエー７１に付したマーキング情報とグローμの記録媒
体のメモリ内容とｔ−照合する工種ｔ−有することｔ特
徴とする半５一体りニー／〜特性倹亘処理方沃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8695682A JPS58218132A (ja) | 1982-05-21 | 1982-05-21 | 半導体ウエ−ハ特性検査処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8695682A JPS58218132A (ja) | 1982-05-21 | 1982-05-21 | 半導体ウエ−ハ特性検査処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58218132A true JPS58218132A (ja) | 1983-12-19 |
| JPH0312463B2 JPH0312463B2 (ja) | 1991-02-20 |
Family
ID=13901319
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8695682A Granted JPS58218132A (ja) | 1982-05-21 | 1982-05-21 | 半導体ウエ−ハ特性検査処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58218132A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60211956A (ja) * | 1984-04-06 | 1985-10-24 | Tokyo Seimitsu Co Ltd | プロ−ビングマシン |
| JPS62293124A (ja) * | 1986-06-12 | 1987-12-19 | Matsushita Electric Ind Co Ltd | プリント基板の検査装置 |
-
1982
- 1982-05-21 JP JP8695682A patent/JPS58218132A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60211956A (ja) * | 1984-04-06 | 1985-10-24 | Tokyo Seimitsu Co Ltd | プロ−ビングマシン |
| JPS62293124A (ja) * | 1986-06-12 | 1987-12-19 | Matsushita Electric Ind Co Ltd | プリント基板の検査装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0312463B2 (ja) | 1991-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6021380A (en) | Automatic semiconductor wafer sorter/prober with extended optical inspection | |
| WO1998001745A9 (en) | Automatic semiconductor wafer sorter/prober with extended optical inspection | |
| DE112005000548T5 (de) | Verfahren zur Unterstützung der Maskenherstellung, Verfahren zur Bereitstellung von Maskenrohlingen und Verfahren zur Handhabung von Maskenrohlingen | |
| US20060223340A1 (en) | Manufacturing managing method of semiconductor devices and a semiconductor substrate | |
| CN101210932B (zh) | 一种可提高缺陷检验可靠性的方法 | |
| JPS58218132A (ja) | 半導体ウエ−ハ特性検査処理方法 | |
| KR20170136634A (ko) | 전자 부품을 테스트하는 방법 | |
| US9134342B2 (en) | Intergrated apparatus and method for testing of semiconductor components using a turret machine | |
| KR100586032B1 (ko) | 기판 정렬 방법 및 장치, 이를 이용한 기판의 패턴 검사방법 및 장치 | |
| US7855088B2 (en) | Method for manufacturing integrated circuits by guardbanding die regions | |
| US7763414B2 (en) | Pseudo low volume reticle (PLVR) design for ASIC manufacturing | |
| TWI298924B (en) | Method for recognizing dice positions by multiple alignments comparing to a wafer map | |
| JP2952882B2 (ja) | Ｉｃウェハ及びｉｃの良否識別方法 | |
| JPH02208949A (ja) | 半導体製造装置 | |
| JPS6399541A (ja) | 半導体ウエハプロ−バ装置 | |
| JPS6184029A (ja) | 半導体検査装置 | |
| JPS5821838A (ja) | ウエハテストシステム | |
| JPS6049643A (ja) | ウエハ検査装置 | |
| JPS61196175A (ja) | 品種自動切換えオ−トハンドラ | |
| JPS5817632A (ja) | Ｉｃチツプの選別方法 | |
| JP2001189352A (ja) | 半導体試験装置および半導体チップ選別装置 | |
| JP2622714B2 (ja) | パターン検査装置 | |
| JPH0316781B2 (ja) | ||
| JPS58103151A (ja) | 半導体基板の検査方法 | |
| JPS6381356A (ja) | ホトマスク |