JPS58215122A - 同期型整数倍速装置 - Google Patents
同期型整数倍速装置Info
- Publication number
- JPS58215122A JPS58215122A JP9700882A JP9700882A JPS58215122A JP S58215122 A JPS58215122 A JP S58215122A JP 9700882 A JP9700882 A JP 9700882A JP 9700882 A JP9700882 A JP 9700882A JP S58215122 A JPS58215122 A JP S58215122A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- counter
- gate
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/78—Generating a single train of pulses having a predetermined pattern, e.g. a predetermined number
Landscapes
- Control Of Stepping Motors (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、不定周期の原信号パルスから任意の整数倍
のパルスを発生するようにした同期型整数倍速装置に関
する。
のパルスを発生するようにした同期型整数倍速装置に関
する。
第１図は、同期型整数倍速装置が用いられる一例として
、ＣＩ（Ｄ方式ＶＤＰの斜視図を示す。図において、１
はターンテーブル、２はモータ、３は可動架台、４はペ
ース、５はボールねじ、６は送りアーム、６ａは送りア
ーム６の中央部に取付けられたカートリッジを示す。
、ＣＩ（Ｄ方式ＶＤＰの斜視図を示す。図において、１
はターンテーブル、２はモータ、３は可動架台、４はペ
ース、５はボールねじ、６は送りアーム、６ａは送りア
ーム６の中央部に取付けられたカートリッジを示す。
ターンテーブル１は第２図罠その側面図を示すように、
軸１−１を有し、該軸１−１にはスリット円板７が装着
されている。スリット円板７０周辺部には光電変換素子
８が設けられている。例えば、スリット円板７の上側に
は、光源８−１が配置され、それと対向したスリット円
板７の下側には受光素子８−２が設けられている。この
光源８−１と受光素子８−２により、スリット円板７０
回転速度に応じたパルス幅のパルス信号が作られる。
軸１−１を有し、該軸１−１にはスリット円板７が装着
されている。スリット円板７０周辺部には光電変換素子
８が設けられている。例えば、スリット円板７の上側に
は、光源８−１が配置され、それと対向したスリット円
板７の下側には受光素子８−２が設けられている。この
光源８−１と受光素子８−２により、スリット円板７０
回転速度に応じたパルス幅のパルス信号が作られる。
第５図はスリット円板７の平面図を示す。スリット円板
７は、その周辺部に複数個の凸部７ａＩ。
７は、その周辺部に複数個の凸部７ａＩ。
７ａ２，７ａｓ＋ ・・・・・・と複数個の凹部７ｂｌ
。
。
７ｂ２，７ｂｓ、・・・・・・が交互に形成されている
。
。
そして、前記光源８−１と受光素子８−２は、スリット
円板７が回転した時、該円板７の凸部圧よって光源８−
１から出た光が遮ぎられ、一方、該円板７の四部がきた
時には光源８−１から出た光が該凹部を通って受光素子
に入力するような位置に置かれている。
円板７が回転した時、該円板７の凸部圧よって光源８−
１から出た光が遮ぎられ、一方、該円板７の四部がきた
時には光源８−１から出た光が該凹部を通って受光素子
に入力するような位置に置かれている。
さて、ｖＤＰにおいては、ターンテーブル１０回転に同
期して、送りアーム６をターンテーブル１の中心方向に
逓倍運送りすることが必要である。
期して、送りアーム６をターンテーブル１の中心方向に
逓倍運送りすることが必要である。
、このため、ターンテーブル１の軸１−１に設けられた
スリット門オ及７および光電変換素子８１Ｃより先ずタ
ーンテーブル１０回転が電□気的なパルス信号に変換さ
れる。次Ｋ、このパルス信号は、抜根説明する同期型整
数倍速回路に入力され、所定の量だけ逓倍される。この
同期型整数倍速回路の出力はステッピングモータ２に入
力される。これＫよって、モータ２は入力したパルス数
に応じた蓋だけ回転し、モータ２に接続されたボールね
じ５がモータ２の回転数に応じた量だけ回転する。ボー
ルねじ５が回転すると、これに螺合している孔を有する
可動架台６が移動し、該可動架台上にのっている送りア
ーム６はターンテーブル１の中心方向に移動する。
スリット門オ及７および光電変換素子８１Ｃより先ずタ
ーンテーブル１０回転が電□気的なパルス信号に変換さ
れる。次Ｋ、このパルス信号は、抜根説明する同期型整
数倍速回路に入力され、所定の量だけ逓倍される。この
同期型整数倍速回路の出力はステッピングモータ２に入
力される。これＫよって、モータ２は入力したパルス数
に応じた蓋だけ回転し、モータ２に接続されたボールね
じ５がモータ２の回転数に応じた量だけ回転する。ボー
ルねじ５が回転すると、これに螺合している孔を有する
可動架台６が移動し、該可動架台上にのっている送りア
ーム６はターンテーブル１の中心方向に移動する。
次に、前記した同期型整数倍速回路の従来例を第４図に
示し、その主要部の信号舎弟５図に示す。
示し、その主要部の信号舎弟５図に示す。
第４図の端子１６には光電変換素子８から得られた第５
図の３０のような周期ＴＩ＋ Ｔｚの波形の信号が入
力する１、また、端子１７には該信号３０を一定時間遅
延した信号６１が入力する。これらの信号３０および３
１は図からも明らかなように、一般にデー−ティの異な
るパルス信号、換言すれば、不定周期のパルス信号とな
る。これは、スリット円板７の凸部７ｍｌ、７ａ２．・
・・・・・と凹部７ｂ１． ７ｂｔ ＋ ・・・・・・
が等間隔になるように精密に工作しても、誤差が生ずる
ためである。
図の３０のような周期ＴＩ＋ Ｔｚの波形の信号が入
力する１、また、端子１７には該信号３０を一定時間遅
延した信号６１が入力する。これらの信号３０および３
１は図からも明らかなように、一般にデー−ティの異な
るパルス信号、換言すれば、不定周期のパルス信号とな
る。これは、スリット円板７の凸部７ｍｌ、７ａ２．・
・・・・・と凹部７ｂ１． ７ｂｔ ＋ ・・・・・・
が等間隔になるように精密に工作しても、誤差が生ずる
ためである。
さて、上記端子１６および１７のそれぞれＫ。
信号３０および６１が入力すると、排他的論理和回路１
８の出力信号６２は、第５図の３２に示されているよう
な波形の２倍速信号になる。次Ｋ。
８の出力信号６２は、第５図の３２に示されているよう
な波形の２倍速信号になる。次Ｋ。
信号３２が単安定マルチバイブレータ１９と２１に入力
すると、単安定マルチバイブレータ−１９は入力信号６
２の立上りでトリガされ、所定のパルス幅を有する信号
３３を出力する。一方、単安定マルチバイブレータ２１
は信号６２の立下りでトリガされ、上記と同じパルス幅
の信号３４を出力する。
すると、単安定マルチバイブレータ−１９は入力信号６
２の立上りでトリガされ、所定のパルス幅を有する信号
３３を出力する。一方、単安定マルチバイブレータ２１
は信号６２の立下りでトリガされ、上記と同じパルス幅
の信号３４を出力する。
信号３６と６４はさらに排他的論理和回路２０に入力し
、該回路２０からは、第５図の３５に示される波形の４
倍速信号が出力される。この信号６６は、単安定マルチ
バイブレータ２２と２５に入力する。単安定マルチバイ
ブレータ２２は人力信号３５の立上りでトリガされ、前
記とは異なる所定パルス幅の信号６６を出力する。一方
、単安定マルチバイブレータ２３はその入力信号６５ノ
立下りでトリガされ、上記と同じノ（ルス幅の信号６７
を出力する。これらの信号６６°と３７は排他的論理和
回路２４に入力し、該回路２４からは第５図の６８に示
されている波形の８倍速信号が得られる。
、該回路２０からは、第５図の３５に示される波形の４
倍速信号が出力される。この信号６６は、単安定マルチ
バイブレータ２２と２５に入力する。単安定マルチバイ
ブレータ２２は人力信号３５の立上りでトリガされ、前
記とは異なる所定パルス幅の信号６６を出力する。一方
、単安定マルチバイブレータ２３はその入力信号６５ノ
立下りでトリガされ、上記と同じノ（ルス幅の信号６７
を出力する。これらの信号６６°と３７は排他的論理和
回路２４に入力し、該回路２４からは第５図の６８に示
されている波形の８倍速信号が得られる。
なお、２５はアンドゲート２．６，２７．２８を開閉す
るための信号を送出する入力データロードインタフェイ
スである。オアゲート２９からは入カデータロードイン
タフヱイス２５からの指令によって、信号３０．５２お
よび６５のいずれがが出力される。
るための信号を送出する入力データロードインタフェイ
スである。オアゲート２９からは入カデータロードイン
タフヱイス２５からの指令によって、信号３０．５２お
よび６５のいずれがが出力される。
さて、上記した従来の周期型整数倍速回路においては、
入力信号６０および６１・が不定周期信号であると、単
安定マルチバイブレータ２２と２３の出力信号６６およ
び６７のパルス５６ｍ、！−ｊｉ７ｍのタイミングは、
例えば第５図に示すようになる。
入力信号６０および６１・が不定周期信号であると、単
安定マルチバイブレータ２２と２３の出力信号６６およ
び６７のパルス５６ｍ、！−ｊｉ７ｍのタイミングは、
例えば第５図に示すようになる。
そして、これらのパルスが排他的論理和回路２４Ｙｍる
と、パルス３６＃Ｌと５７ ｍは互に干渉し、その出力
は５８ａのようなミスパルスになる。このため、このよ
うな同期型整数倍速回路の出力を前述のようなＶＤＰの
ステ２ピングモータ２ｔＣ入力し、送りアーム６を移動
させると、送りアーム６をターンチルプル１の中心方向
に逓倍連送りできないこととなる。
と、パルス３６＃Ｌと５７ ｍは互に干渉し、その出力
は５８ａのようなミスパルスになる。このため、このよ
うな同期型整数倍速回路の出力を前述のようなＶＤＰの
ステ２ピングモータ２ｔＣ入力し、送りアーム６を移動
させると、送りアーム６をターンチルプル１の中心方向
に逓倍連送りできないこととなる。
以上のように、従来の同期型整数倍速回路においては、
不定周期信号が入力すると、ミスパルスが発生するとい
う欠点があった。
不定周期信号が入力すると、ミスパルスが発生するとい
う欠点があった。
本発明の目的は、このような従来技術の欠点を除去し、
ミスパルスが発生せず、かつ常圧一定のパルス幅の任意
の整数倍速パルスを得ることができる同期型整数倍速装
置を提供するＫある。
ミスパルスが発生せず、かつ常圧一定のパルス幅の任意
の整数倍速パルスを得ることができる同期型整数倍速装
置を提供するＫある。
本発明の特徴は、一定のデー−ティのパルス信号を出力
するクロック発生器を設け、不定周期の原イ６号パルス
によってクリアされるカウンタに前記クロック発生器か
ら出力されたパルスな入力し、該カウンタの出力とロー
ドされた任意の整数とを比較器で比較して両者が一致し
たとき、前記クロック発生器からの出力パルスが回路の
出力端子から出ないよう圧することにより、任意の整数
倍パルスを得るようＫした点にある。
するクロック発生器を設け、不定周期の原イ６号パルス
によってクリアされるカウンタに前記クロック発生器か
ら出力されたパルスな入力し、該カウンタの出力とロー
ドされた任意の整数とを比較器で比較して両者が一致し
たとき、前記クロック発生器からの出力パルスが回路の
出力端子から出ないよう圧することにより、任意の整数
倍パルスを得るようＫした点にある。
以下に本発明を実施例によって説明する。第６図は、本
発明の一実施例を示す。また、第７図は第６図の主要部
の信号のタイムチャートを示す。
発明の一実施例を示す。また、第７図は第６図の主要部
の信号のタイムチャートを示す。
入力端子４１には、例えば第２図の充電変換素子８によ
って検出されたターンテーブル１０回転速度罠対応した
パルス幅の検出パルス信号５１が入力する。この検出パ
ルス信号５１は、前述したよ５に、スリット円板７の工
作精度を良くしても誤差が出るため、グユーティの異な
る信号となる。
って検出されたターンテーブル１０回転速度罠対応した
パルス幅の検出パルス信号５１が入力する。この検出パ
ルス信号５１は、前述したよ５に、スリット円板７の工
作精度を良くしても誤差が出るため、グユーティの異な
る信号となる。
第７図の検出パルス信号５１はこれを表わすため、Ｔ＋
”；Ｔｘとなる信号が描かれている。
”；Ｔｘとなる信号が描かれている。
このような波形の検出パルス信号５１が入力端子４１
Ｋ入力すると、単安定マルチバイブレータ４２は該検出
パルス信号５１の立上ＩＪでトリガされ、所定のパルス
幅の信号５２を出力する。一方、単安定マルチパイプレ
ーク４６は検出パルス（１１号５１の立下りでトリガさ
れ、上記と同じパルス幅の信号５３を出力する。この信
号５２と５６はオアゲート４４に入力し、オアゲート４
４からは、第７図の５４に示すような波形が得られる。
Ｋ入力すると、単安定マルチバイブレータ４２は該検出
パルス信号５１の立上ＩＪでトリガされ、所定のパルス
幅の信号５２を出力する。一方、単安定マルチパイプレ
ーク４６は検出パルス（１１号５１の立下りでトリガさ
れ、上記と同じパルス幅の信号５３を出力する。この信
号５２と５６はオアゲート４４に入力し、オアゲート４
４からは、第７図の５４に示すような波形が得られる。
信号５４がカウンタ４７に入力すると、カウンタ４７は
信号５４のパルスの立上りでクリアされる。
信号５４のパルスの立上りでクリアされる。
４５は一定の周期のパルス信号を出力するクロック発生
器である。クロック発生器４５の出力信号はアンドゲー
ト４６の一方の端子に入力する。
器である。クロック発生器４５の出力信号はアンドゲー
ト４６の一方の端子に入力する。
一方、比較器４８は入力データロードインタフェイス４
９によりロードされるデータの値とカウンタ４７の値と
を比較する。そして、これらの値が等しくなるまでは比
較器４８の出力５６はハイレベルになり、等しくなると
、ローレベルになる。
９によりロードされるデータの値とカウンタ４７の値と
を比較する。そして、これらの値が等しくなるまでは比
較器４８の出力５６はハイレベルになり、等しくなると
、ローレベルになる。
したがって、最初はアンドゲート４６は開いており、ク
ロック発生器４５から出たパルス信号はアンドゲート４
６を通ってカウンタ４７に入力する。カウンタ４７は入
力してきたり目ツクパルスの数をカウントし、そのカウ
ント値は比較器４８に送られる。比較器４８ではこのカ
ウント値と入力データロードインタ７エイス４９により
ロードされたデータとを比較し、これらが一致すると、
ローレベルの信号５６を出力する。これによって、アン
ドゲート４６は閉じられ、以後はクロックパルスはアン
ドゲートを通らなくなる。したがって、出力端子５０か
らは、第７図の５５に示すような波形の出力信号が得ら
れる。なお、第７図は１６倍速の場合の波形を示す。
ロック発生器４５から出たパルス信号はアンドゲート４
６を通ってカウンタ４７に入力する。カウンタ４７は入
力してきたり目ツクパルスの数をカウントし、そのカウ
ント値は比較器４８に送られる。比較器４８ではこのカ
ウント値と入力データロードインタ７エイス４９により
ロードされたデータとを比較し、これらが一致すると、
ローレベルの信号５６を出力する。これによって、アン
ドゲート４６は閉じられ、以後はクロックパルスはアン
ドゲートを通らなくなる。したがって、出力端子５０か
らは、第７図の５５に示すような波形の出力信号が得ら
れる。なお、第７図は１６倍速の場合の波形を示す。
以上の説明から明らかなように、本実施例によれば、入
力する信号がデユーティの異なる信号、つまり異周期の
信号であっても、一定デーーティ） 。
力する信号がデユーティの異なる信号、つまり異周期の
信号であっても、一定デーーティ） 。
の任意の整数倍速パルスを得ることかできる。また、本
実施例によれば、従来回路のように、パルスの干渉によ
りミスパルスが発生しないことは、上記の動作説明を考
えれば明らかであろう。
実施例によれば、従来回路のように、パルスの干渉によ
りミスパルスが発生しないことは、上記の動作説明を考
えれば明らかであろう。
本実施例を、第１ＱＫ示したＣＥＤ方式ＶＤＰに用いる
と、送りアーム６はターンテーブル１の中心方向に正確
に逓倍連送りすることが可能となる。なお、この場合、
ステッピングモータ２に入力する信号）よ第７図の５５
１Ｃ示されているように、バースト信号状であるので、
クロックパルスの入力しない期間にはステッピングモー
タは回転せず、送りアーム６はターンテーブル１の中心
方向に送られないことになる。しかし、この時には、送
りアーム６の中央部に取付けられているカートリッジ６
ａ中のスタイラスはトラッキングサーボ機能によりター
ンデープル１の中心方向に＠くため、スタイラスのター
７テーブル中心方向への移動に不連続性は生じない。
と、送りアーム６はターンテーブル１の中心方向に正確
に逓倍連送りすることが可能となる。なお、この場合、
ステッピングモータ２に入力する信号）よ第７図の５５
１Ｃ示されているように、バースト信号状であるので、
クロックパルスの入力しない期間にはステッピングモー
タは回転せず、送りアーム６はターンテーブル１の中心
方向に送られないことになる。しかし、この時には、送
りアーム６の中央部に取付けられているカートリッジ６
ａ中のスタイラスはトラッキングサーボ機能によりター
ンデープル１の中心方向に＠くため、スタイラスのター
７テーブル中心方向への移動に不連続性は生じない。
以上のよ５Ｋ、本発明によれば、入力信号がデユーティ
の異なる信号であっても、ミスパルスのない一定周期の
任意の整数倍速パルスを得ることができる。また、従来
回路に比べて単安定マルチバイブレータの数を少な（す
ることができるので、Ｉｇ回路構成が簡単になると共に
単安定マルチバイブレータの特性を同じにするためのｐ
４整が少なくて済む。このため、実際に回路を組立てる
に当り、調整に時間を必要とせず、軽済的である。
の異なる信号であっても、ミスパルスのない一定周期の
任意の整数倍速パルスを得ることができる。また、従来
回路に比べて単安定マルチバイブレータの数を少な（す
ることができるので、Ｉｇ回路構成が簡単になると共に
単安定マルチバイブレータの特性を同じにするためのｐ
４整が少なくて済む。このため、実際に回路を組立てる
に当り、調整に時間を必要とせず、軽済的である。
第１図は従来のＣＥＤ方式ＶＤＰの斜視図、第２図はタ
ーンテーブルおよびその回転軸に取付けられたスリット
円板の側面図、第３図をまスリット円板の平面図、第４
図は従来の同期盤整数倍速回路の一例を示すブロック図
、第５図＋−ｉ第４図σ）主要部の信号のタイムチャー
ト、第６図１１本発明の一実施例の同期屋整数倍速装置
のブロック図、第７図は第６図の主要部の信号のタイム
チャートを示す。 ４２、４５・・・単安定マルチノくイブレータ、 ４
５・・・クロック発生器、 ４６・・・アンドゲート
、４７・・・カウンタ、 ４８・・・比較器、 ４
９・・・入力データロードインタ７エイス 代理人弁理士 平 木 道 人 第１図 第２図 第３図 オ ４ 図 η
ーンテーブルおよびその回転軸に取付けられたスリット
円板の側面図、第３図をまスリット円板の平面図、第４
図は従来の同期盤整数倍速回路の一例を示すブロック図
、第５図＋−ｉ第４図σ）主要部の信号のタイムチャー
ト、第６図１１本発明の一実施例の同期屋整数倍速装置
のブロック図、第７図は第６図の主要部の信号のタイム
チャートを示す。 ４２、４５・・・単安定マルチノくイブレータ、 ４
５・・・クロック発生器、 ４６・・・アンドゲート
、４７・・・カウンタ、 ４８・・・比較器、 ４
９・・・入力データロードインタ７エイス 代理人弁理士 平 木 道 人 第１図 第２図 第３図 オ ４ 図 η
Claims (1)
- （１） 不定周期パルスを原信号とする同期型整数倍速
装置ｆｆにおいて、不定周期パルスを２逓倍する逓倍回
路、一定デューティのパルスを出力するクロック発生器
、該クロック発生器から出力されたパルス信号がアンド
ゲートを介して入力すると共に前６己逓倍回路の信号に
よってクリアされるカウンタ、および該カウンタ出力と
ロードされたＨ■定値とを比較する比較器を具備し、前
記カウンタに人力するパルス信号の数がＡＩＪ記ロード
された所定値以下のときは前記比較器から前記アンドゲ
ートを開（信号が出力され、前記カウンタに入力するパ
ルス１言号の数が前記所定値と等しくなった時に前記比
較器かも前記アンドゲートを閉じる信号を出力するよう
にしたことを特徴とする同期型整数倍速装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9700882A JPS58215122A (ja) | 1982-06-08 | 1982-06-08 | 同期型整数倍速装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9700882A JPS58215122A (ja) | 1982-06-08 | 1982-06-08 | 同期型整数倍速装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58215122A true JPS58215122A (ja) | 1983-12-14 |
Family
ID=14180243
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9700882A Pending JPS58215122A (ja) | 1982-06-08 | 1982-06-08 | 同期型整数倍速装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58215122A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62221898A (ja) * | 1986-03-20 | 1987-09-29 | Oriental Motor Kk | ステツピングモ−タの駆動装置 |
| EP0394216A2 (de) * | 1989-04-17 | 1990-10-24 | Robert Bosch Ag | Verfahren zum Steuern und Regeln einer Brennkraftmaschine |
| JPH0677499U (ja) * | 1994-02-16 | 1994-10-28 | オリエンタルモーター株式会社 | ステッピングモータの駆動装置 |
| JP2014165995A (ja) * | 2013-02-22 | 2014-09-08 | Nk Works Co Ltd | パルスモータ駆動装置およびパルスモータ駆動方法 |
-
1982
- 1982-06-08 JP JP9700882A patent/JPS58215122A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62221898A (ja) * | 1986-03-20 | 1987-09-29 | Oriental Motor Kk | ステツピングモ−タの駆動装置 |
| EP0394216A2 (de) * | 1989-04-17 | 1990-10-24 | Robert Bosch Ag | Verfahren zum Steuern und Regeln einer Brennkraftmaschine |
| JPH0677499U (ja) * | 1994-02-16 | 1994-10-28 | オリエンタルモーター株式会社 | ステッピングモータの駆動装置 |
| JP2014165995A (ja) * | 2013-02-22 | 2014-09-08 | Nk Works Co Ltd | パルスモータ駆動装置およびパルスモータ駆動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4843288A (en) | Phase locked motor control system for multiple disk drive units | |
| US3654479A (en) | Monitoring apparatus | |
| CA1284672C (en) | Motor rotation servo control apparatus | |
| US4794472A (en) | Video tape reproducing apparatus with a processor that time-shares different operations | |
| JPS58215122A (ja) | 同期型整数倍速装置 | |
| US4769613A (en) | Digitalized amplitude detection circuit for analog input signal | |
| EP1368897B1 (en) | Apparatus and method for adjusting filter frequency in relation to sampling frequency | |
| US4695778A (en) | Rotation phase control device | |
| EP0118783B1 (en) | Detector circuit | |
| US4320496A (en) | Tone arm return systems for record player with eccentric spindle hole immunity | |
| JPH0731869B2 (ja) | デイスク回転駆動装置 | |
| US5304908A (en) | Quantizing error removing circuit for a rotational control device | |
| SU658524A1 (ru) | Устройство сравенени дискретного регул тора | |
| US4320495A (en) | Tone arm return system for record player with eccentric spindle hole immunity | |
| SU1402862A1 (ru) | Устройство дл измерени индикатрис рассе ни света | |
| SU1739245A1 (ru) | Устройство дл диагностики машин | |
| US4339813A (en) | Apparatus for detecting groove end of record disk | |
| SU1529177A1 (ru) | Устройство дл программного управлени кинопроектором | |
| JPS5815979B2 (ja) | アナログ・デイジタル変換器 | |
| JPS6043701A (ja) | デイジタル誤差検出器 | |
| SU1478288A1 (ru) | Частотный цифровой дискриминатор | |
| JPH0118674B2 (ja) | ||
| JPH0553026B2 (ja) | ||
| SU1203558A1 (ru) | Устройство дл управлени выводом графической информации | |
| SU1213417A2 (ru) | Датчик углового положени ,скорости и ускорени вращени вала |