JPS58213362A - One-chip microcomputer - Google Patents

One-chip microcomputer

Info

Publication number
JPS58213362A
JPS58213362A JP57097302A JP9730282A JPS58213362A JP S58213362 A JPS58213362 A JP S58213362A JP 57097302 A JP57097302 A JP 57097302A JP 9730282 A JP9730282 A JP 9730282A JP S58213362 A JPS58213362 A JP S58213362A
Authority
JP
Japan
Prior art keywords
address
program
selection
microcomputer
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57097302A
Other languages
Japanese (ja)
Inventor
Seiichi Harada
誠一 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP57097302A priority Critical patent/JPS58213362A/en
Publication of JPS58213362A publication Critical patent/JPS58213362A/en
Pending legal-status Critical Current

Links

Landscapes

  • Microcomputers (AREA)

Abstract

PURPOSE:To increase the throughput per one application, by writing plural kinds of different programs in one program memory and using the memory exclusively so as to provide plural applications, for designating the address of program in response to the application in advance or in usage. CONSTITUTION:A memory size of a one-chip microcomputer 10 is 7FF bytes of hexadecimal H, the 1st program P1 is stored in addresses 000H-4FFH and the 2nd program P2 is stored in addresses 7FFH-600H. Further, an output of an address latch 11 of an address circuit section is applied to an address multiplexer 12, the output of which is applied to an address decoder 13. The multiplexer 12 is taken as an exclusive OR circuit, an address to the microcomputer 10 is selected by receiving a program selection control input from a pad terminal 15 and the decoder 13 designates the address of the programs P1, P2 of the microcomputer 10. Thus, the throughput per one application of the one-chip microcomputer 10 is increased.

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明はlテップマイクロコンピュータ(以下lテップ
マイ妻マコンと略称丁る)C二関丁る。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a 1-tep microcomputer (hereinafter abbreviated as 1-tep microcomputer).

〔発明の技術的背景〕[Technical background of the invention]

1テツグマイコンは、コンピュータとシテの基本機能で
あるプログラムメモリ(リードオンリメモリ: ROM
が弔いら几る)、データメモリ(ランダムアクセスメモ
リ:RAMが用いられる)、演算装置(CPU)、入出
力J iM ( I/O/−})等が1個の半導体チッ
プ上C二集積されたものである。そして、従来のlチッ
プマイコンは、たとえば第1図(二示すようにプログラ
ムメモリ【;1種類の!ログラムP′bXiFき込まれ
ており、リセット後C;グログラムメモリのアドレスの
特定番地からプログラムPの実行を開始するものであり
、上記プログラムPの内容はマイコンの用途C二応じて
決まる。この場合、マイコンのユーザによって必要とす
るプログラムサイズが異なり、また必要とするデータメ
モリサイズが異なるなどの理由C二より、メーカ側)エ
メそりサイズが異なる(たとえばIK、1.5K。
1 The microcontroller stores program memory (read-only memory: ROM), which is the basic function of computers and computers.
data memory (random access memory: RAM is used), arithmetic unit (CPU), input/output JIM (I/O/-), etc. are integrated on one semiconductor chip. It is something that For example, as shown in Figure 1 (2), a conventional L-chip microcontroller has a program memory [; one type of program P'b The content of the program P is determined depending on the purpose of the microcomputer.In this case, the program size required differs depending on the user of the microcomputer, and the data memory size required also differs. Due to reason C2, the manufacturer side) emery warpage size is different (for example, IK, 1.5K).

2に、3にバイト・・・)が、同一のアーキテクチャを
有する数種類のマイコンの提供、いわゆるファミリ展開
を行なうのが普通である。
2, 3, Byte, etc.) usually provide several types of microcontrollers with the same architecture, so-called family development.

〔背景技術の問題点〕[Problems with background technology]

ところで、昨今の傾向として商品は少量多品種化C二回
っており、マイコンC二ついても同様すことか言える。
By the way, the recent trend is for products to be produced in small quantities and in a wide variety of products, and the same can be said for two microcontrollers.

しかし、1チツプマイコンのような半導体製品は大量生
産C:適し、小量チ品種の生産は経済的(二不利である
。特(=、1テップ点で7”C7グラムC二より定まる
用途に専用化させ ′るので、小量生産の用途C:対し
ては消去可能なプログラマブルROM (gPROM)
を有するマイコン等で多品種に対応せざるを得す、製品
コストが高くなる。こnt二対して、lチップマイコン
の小量生産を大量生産と同様C二行なうと、過剰生産分
は破棄せざるを得なくなる。いずれにしても、小量生産
の場8(二は、上述したような種々の問題があり、しか
もメモリサイズを変えた多くのプアミリを用意しなけれ
ばならず、メーカとしては小量生産の場9にも大量生産
と同様(二111のマスクパターンを用意しなければな
らない点で生産管理上問題が多かった。
However, semiconductor products such as 1-chip microcontrollers are suitable for mass production, but production of small-scale types is economically disadvantageous. Because it is dedicated, it is suitable for small-volume production application C: erasable programmable ROM (gPROM).
It is necessary to support a wide variety of products using microcontrollers, etc. with On the other hand, if small-scale production of l-chip microcomputers is carried out in the same way as mass production, excess production will have to be discarded. In any case, in the case of small-volume production8 (second), there are various problems as mentioned above, and moreover, it is necessary to prepare many processors with different memory sizes. Similar to mass production, 9 had many problems in terms of production control as 2111 mask patterns had to be prepared.

〔発明の目的〕[Purpose of the invention]

本発明は上記の事f′#(二鑑みてなさ几たもので、1
つの用途当たりの生産量が少なくても比較的C二経済的
C二生産し得るlテップマイクロコンピュータを提供す
るものである。
The present invention is based on the above-mentioned f'#(2).
The present invention provides an l-step microcomputer that can produce relatively economical C2 even if the production amount per application is small.

〔発明の概要) すなわち、本発明の1チツプマイコンは、1個のプログ
ラムメモリに相異なる複数種類のプログラムを書き込ん
で、複数の用途を有するように専用化しておき、予めあ
るいは使用C[して用途に応じたプログラムのアドレス
を指定し得るようC二したものである。
[Summary of the Invention] In other words, the one-chip microcontroller of the present invention has a single program memory written with a plurality of different types of programs and is dedicated to have a plurality of uses. It is written in C2 so that the address of the program can be specified according to the purpose.

したがって、同一チップで複数の用途C二対応でき、1
用途当りの生産量が少なくても複数の用途(二ついてみ
れば所要の生産量を確保できるようになり、7アミリ数
を減らすことができ、経済的な生産が可能C二なる。こ
の場合、プログラムサイズの大きさに応じてROMのメ
モリサイズの大きなものを用いる必要が生じ、チップサ
イズが犠牲C二なることもあり得るが、この問題は現在
のLSI技術では極めて容易に解決できる。
Therefore, the same chip can support multiple applications C2, 1
Even if the production volume per application is small, it can be used for multiple applications (if there are two, the required production volume can be secured, the number of millimeters can be reduced, and economical production is possible.C2).In this case, Depending on the program size, it becomes necessary to use a ROM with a large memory size, and the chip size may be sacrificed by C2, but this problem can be solved extremely easily with current LSI technology.

〔発明の実施例〕[Embodiments of the invention]

以下、図面を参照して本発明の一実施例を詳細(二説明
する。
Hereinafter, one embodiment of the present invention will be described in detail with reference to the drawings.

第2図はlチップマイコンのプログラム“メモリmおよ
びそのアドレス回路部を示すものである。上記!ログラ
ムメモ7zttはたとえば第3図i二示すよう一16進
数Hで7FFバイトのメモリサイズであり、・−こ【二
は相異なるたとえば2個のプログラムP、、P、が書き
込まれている。
FIG. 2 shows the program "memory m" of the l-chip microcomputer and its address circuit section. The above program memo 7ztt has a memory size of 7FF bytes in hexadecimal H, for example, as shown in FIG. - In this example, two different programs P, , P, are written.

丁なわち、たとえばアドレス0OOH〜4 FFH(二
第1グロダラムP0が、またアドレス7 F’F’H〜
600HC第2グログラムP、が格納されている。一方
、前記アドレス回路部(二おいては、アドレスランチ1
1の出力がプログラム選択回路手段たとえばアドレスマ
ルチプレクサ12【二導かれ、このマルチグレクf12
の出力がアドレスデコーダ7JC導かれるよう【二なっ
ている。
That is, for example, address 0OOH~4 FFH (the second first Grodarum P0 is also address 7 F'F'H~
600HC second grogram P is stored. On the other hand, in the address circuit section (2), the address launch 1
The output of 1 is routed to program selection circuit means such as address multiplexer 12 [2], which
[2] so that the output of the address decoder 7JC is led to the address decoder 7JC.

上記マルチグレクf12は、たとえば排他的オア回路か
らなり、このオア回路の一方入力として前記アドレスラ
ッチ11の出力が導かれ、他方入力としてプログラム選
択制御入力たとえば選択信号′″l′′または′0”が
導かれる。これ(二よって、マルチプレクサ12は、前
記選択信号が@O″のとき(二はアドレスラッチIIか
らの入力をそのままの論理レベルで出力させ、選択信号
が@1″のときはアドレスラッチ11からの入力をその
論理レベルを反転させて出力するようC二なっている。
The multi-grec f12 is composed of, for example, an exclusive OR circuit, and one input of this OR circuit is the output of the address latch 11, and the other input is a program selection control input, such as a selection signal ``''l'' or ``0''. be guided. Therefore, when the selection signal is @O'', the multiplexer 12 outputs the input from the address latch II at the same logic level, and when the selection signal is @1'', the multiplexer 12 outputs the input from the address latch 11 at the same logic level. C2 is designed to invert the logic level of the input and output it.

そして、上述したようなプログラムP1またはP、の選
択【:応じて選択信号10”または1”をたとえばパッ
ケージの外部ピンから供給できるようC1本のコントθ
−ルライン14および1個のパッド端子15か設けられ
ており、この端子15が上記外部ピン【;接続されてい
る。
Then, the control θ of C1 is set so that the selection signal 10" or 1" can be supplied from an external pin of the package, for example, according to the selection of the program P1 or P as described above.
- a line 14 and one pad terminal 15 are provided, and this terminal 15 is connected to the above external pin.

而して、上記lチップマイコンの用途C二対応してたと
えば第1プログラムP□を選択する場合には、マイコン
の使用時(二選択信号″O”を供給しておくことによっ
て、アドレスラッチIIからの出力がそのままの論理レ
ベルでマルテグレクf12を経てアドレスデコーダ13
に導かnるので、リセット後にアドレスランチ11の出
力データが000Hcなり、プログラムメモリmのアド
レス0OOHからプログラムPK の実行を開始するよ
うC二なる。
Therefore, when selecting, for example, the first program P□ corresponding to the application C2 of the l-chip microcomputer, when the microcomputer is used (by supplying the second selection signal "O", the address latch II The output from the address decoder 13 is passed through the multegrec f12 at the same logic level.
Since the output data of the address launch 11 becomes 000Hc after reset, the output data of the address launch 11 becomes C2 so as to start execution of the program PK from the address 0OOH of the program memory m.

こtL[二対して、1チツプマイコンの用途に対応して
第2プログラムP2を選択する場合(二は、マイコンの
使用時に選択信号″1”を供給しておくこと(二よって
、アドレスラッチ11からの出力の論理レベルがマルテ
プレクf12で反転されてアドレスデボ−/13に導か
れるので、リセット後にアドレスラッチ11の出力デー
タが000 H+二なるとアドレスマルチプレクサ12
の出力データは1111・・・(2進数)となり、アド
レスデコーダ13は最大番地(本例で1−17FFH)
を指定し、これによってプログラムP、の実行を開始す
るようC二なる。
tL[2] On the other hand, when selecting the second program P2 corresponding to the purpose of the 1-chip microcomputer (2) supplying the selection signal "1" when using the microcomputer (2), the address latch 11 Since the logic level of the output from the address latch 11 is inverted by the multiplexer f12 and guided to the address devo-/13, when the output data of the address latch 11 becomes 000H+2 after reset, the address multiplexer 12
The output data is 1111... (binary number), and the address decoder 13 selects the maximum address (1-17FFH in this example).
, thereby causing C2 to start execution of program P.

上述したようC二、外部ピンから選択信号を供給するこ
とC;より、ユーザは1テツプマイコンを2種類の用途
(二選択的に使用できる。
As mentioned above, by supplying the selection signal from the external pin, the user can selectively use the 1-step microcomputer for two types of purposes.

なお、前記選択信号の与え方は上記実施例【二限らず、
たとえば1チツプマイコンの製造C二線してtンデイン
グ時【二前記コントロールライン14のΔラド端子15
を使用プログラムP□ 。
Note that the method of giving the selection signal is as per the above embodiments [not limited to two].
For example, when manufacturing a single-chip microcomputer with two wires,
Use program P□.

PtC応して″lO″レベルパッ)’、”1”レベル1
ツドC二接続しておいてもよい。
In response to PtC, ``lO'' level pat)', ``1'' level 1
It is also possible to connect two Cs.

また、上記実施例は2種類のプログラムP1、Ptを格
納したが、3種類以上のプログラムP1 #P、、P、
・・・を格納しておき、使用するプログラム(二応じて
そのスタートアドレスをリセット後に指定するように構
成しておくことにより、テップを一層有効に利用できる
ようC二なる。この場合≦二は、たとえばアドレスラッ
チとアドレスデコーダとの間ζニアドレス加算回路を挿
入しておき、使用プログラムに応じて上記加算回路の一
方の入力の大きさを変えることC二よって使用プログラ
ムを選択するよう(二すればよい、そして、上記加算回
路の一方の入力(2rフセットr−タ)の与え方として
は、マイコンの製造段階(二おいて複数の入力発生回路
をチップ内(二設けておき、そのうちの1個を回路接続
しておけばよい、あるい゛は、使用時に外部ピンから選
択入力を与え、この選択人力C二応じて前記チップ内の
複数の入力発生回路を選択して前記アドレス加算回路の
一方の入力として与える回路手段をチップ内に設けてお
いてもよい、このように外部ピンから選択入力を与える
場合、この外部ピンとしてたとえば他の入力機能が割り
当てられたピンを兼用し得るようC二、この機能別(二
互い(二独立に動作可能な入力回路をチップ内(二設け
ておくようC二してもよい。
In addition, although the above embodiment stores two types of programs P1 and Pt, three or more types of programs P1 #P, , P,
By storing . For example, by inserting an address adder circuit between the address latch and the address decoder, and changing the magnitude of one input of the adder circuit depending on the program being used, the program to be used can be selected (C2). One of the inputs (2r offset r-ta) of the above-mentioned adder circuit can be given at the manufacturing stage of the microcomputer (2). It is sufficient to connect one of them to the circuit, or alternatively, when used, a selection input is given from an external pin, and a plurality of input generation circuits in the chip are selected according to this selection input C2, and the address addition circuit is connected to the address addition circuit. A circuit means may be provided in the chip to provide the selection input as one input of C2, it is also possible to provide two independently operable input circuits within the chip for each function.

また、複数のプログラム区二共通のサブルーチンを特定
のアドレス領域へ格納するよう≦二してもよい。
Further, subroutines common to a plurality of program sections may be stored in a specific address area.

上述したような1テツプマイコンによれば、同一チップ
で複数の用途のうち所望の用途(二対応でき、■用途当
たりの生産量が少なくても各用途の合計量としては所要
の生産量となり、大量生産C二より安価C:提供できる
ようC二なる。そして、このようなlチップマイコンを
データメモリサイズによりファミリ展開を行なう場合、
従来のようC1用途毎【二7アミリー展開を行なう場合
の7アミヲ数の密計こ比べて少なI/)ファミリ数で済
む。なお、プログラムメモリ(二複数種類のプログラム
を格納、することは、1種類のプログラムのみを格納す
るのに比べてグログラムメモリサイズを大きくする(あ
るいは大きなグログラムメモリサイズの汎用のlテップ
マイコンCニブログラムを書き込んで専用化する。)必
要が生じる場合もあるが、この場合Cニテップサイズが
多少犠牲C二なったとしても現在のLSI生産技術f二
よればこれC二伴なうコストアップは僅かである。
According to the one-step microcontroller described above, the same chip can support two or more desired applications, and even if the production volume per application is small, the total production volume for each application is the required production volume, and large quantities can be achieved. The production C2 is cheaper than the C2.In order to be able to provide the C2, the C2 is cheaper than the C2 produced.And when such l-chip microcontrollers are expanded into families depending on the data memory size,
As in the past, the number of I/) families for each C1 application is smaller than the 7 amily number required for 27 amily expansions. Note that storing multiple types of programs in program memory requires a larger program memory size than storing only one type of program (or a general-purpose L-step microcomputer with a large program memory size). In some cases, it may be necessary to write a Niprogram and make it special, but in this case, even if the C Nitep size is sacrificed to some extent, the cost increase associated with this C2 is small according to the current LSI production technology f2. be.

〔発明の効果〕〔Effect of the invention〕

上述したよう(二本発明の1テツ!マイコンC二よれば
、1つの用途当たりの生産量が少なくても比較的に経済
的C;生産することができ、最近の商品の多品種少量化
傾向−適応している。
As mentioned above, the microcomputer C2 of the present invention is relatively economical even if the production volume per application is small; - Adapted.

【図面の簡単な説明】[Brief explanation of drawings]

@1図は従来のlチッグマイコン(二おけるプログラム
メモリのプログラム格納状態を示す図、第2図は本発明
C;係る1テツグマイコンの一実施例の要部を示す構成
説明図、第3図は第2図のプログラムメモリのプログラ
ム格納状態の一例を本図である。 IO・・・プログラムメモリ、12・・・アドレスマル
チブレフサ、14°・・コントロールライン、15・・
・パッド端子、P、、P、・・・プログラム。
@ Figure 1 is a diagram showing the state of program storage in the program memory of a conventional 1-chip microcomputer (2); This figure shows an example of the program storage state of the program memory in Figure 2. IO...Program memory, 12...Address multi-branch, 14°...Control line, 15...
・Pad terminal, P,,P,...program.

Claims (3)

【特許請求の範囲】[Claims] (1)グロダラムメモリ、データメモリ、演算装置、入
出力装置等が1個の半導体テップ上に集積されてなるl
デツプマイクロコンピュータにおいて、前記プログラム
メモリは複数種類のプログラムが格納されており、この
プログラムメモリのアドレス回路部に設けられ前記複数
のプログラムのつちの1個を選択指定する選択回路手段
と、この選択回路手段に選択制御入力を導く選択入力手
段とを具備することを特徴とするIfッグマイクロコン
♂二一タ。
(1) Integrated memory, data memory, arithmetic unit, input/output device, etc. on one semiconductor chip.
In the deep microcomputer, the program memory stores a plurality of types of programs, and a selection circuit means provided in an address circuit section of the program memory for selectively designating one of the plurality of programs; An Ifg microcomputer characterized by comprising selection input means for introducing a selection control input to the circuit means.
(2)  前記選択入力手段は、外部ビンに外部から与
えられる選択信号をそのままあるいは信号処理したのち
前記選択回路手段C二環くことを特徴とする特許 1テツグマイクロコンピユータ。
(2) The selection input means is characterized in that the selection input means inputs a selection signal externally applied to an external bin directly or after signal processing to the selection circuit means C.
(3)  前記プログラムメモリには、アドレスのrO
J番地側から第1プログラムP8が格納され、アドレス
の最大番地側から第2グログラムP,が格納されており
、前記選択回路手段は選択制御入力の論理レベル【;応
じ℃アドレス信号入力をそのままもしくは反転させて通
過させることを特徴とする前記特許請求の範FM第1i
!i記載の1チツプマイクロコンピユータ。
(3) The program memory has an address rO
A first program P8 is stored from the J address side, and a second program P8 is stored from the highest address side, and the selection circuit means selects the address signal input as it is or according to the logic level of the selection control input. Claim FM No. 1i, characterized in that it is passed through inverted.
! The one-chip microcomputer described in i.
JP57097302A 1982-06-07 1982-06-07 One-chip microcomputer Pending JPS58213362A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57097302A JPS58213362A (en) 1982-06-07 1982-06-07 One-chip microcomputer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57097302A JPS58213362A (en) 1982-06-07 1982-06-07 One-chip microcomputer

Publications (1)

Publication Number Publication Date
JPS58213362A true JPS58213362A (en) 1983-12-12

Family

ID=14188687

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57097302A Pending JPS58213362A (en) 1982-06-07 1982-06-07 One-chip microcomputer

Country Status (1)

Country Link
JP (1) JPS58213362A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6159564A (en) * 1984-08-30 1986-03-27 Mitsubishi Electric Corp Semiconductor integrated circuit
JPS61161559A (en) * 1985-01-10 1986-07-22 Nec Corp Microcomputer
JPS6228999A (en) * 1985-07-29 1987-02-06 Casio Comput Co Ltd Sound recording device
JPS6269317A (en) * 1985-09-20 1987-03-30 Matsushita Electric Ind Co Ltd Microprocessor
JPH06103157A (en) * 1992-06-03 1994-04-15 Internatl Business Mach Corp <Ibm> Method of memory space management

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6159564A (en) * 1984-08-30 1986-03-27 Mitsubishi Electric Corp Semiconductor integrated circuit
JPS61161559A (en) * 1985-01-10 1986-07-22 Nec Corp Microcomputer
JPS6228999A (en) * 1985-07-29 1987-02-06 Casio Comput Co Ltd Sound recording device
JPS6269317A (en) * 1985-09-20 1987-03-30 Matsushita Electric Ind Co Ltd Microprocessor
JPH06103157A (en) * 1992-06-03 1994-04-15 Internatl Business Mach Corp <Ibm> Method of memory space management

Similar Documents

Publication Publication Date Title
US4315321A (en) Method and apparatus for enhancing the capabilities of a computing system
US5832251A (en) Emulation device
JP4226085B2 (en) Microprocessor and multiprocessor system
JP2845433B2 (en) Integrated circuit device
JPS58213362A (en) One-chip microcomputer
JPH03209543A (en) Personal computer
JPS55115155A (en) One chip multi-microcomputer
JPH053015B2 (en)
JPS6362778B2 (en)
JPS58158759A (en) Information processing device
JPH08307246A (en) Method for configuring integrated circuit device and logic circuit
JP2004070461A (en) Method of controlling memory access
JPS60130153A (en) Semiconductor ic device
US5864691A (en) Central processing unit with a selector that bypasses circuits where processing is not required
JPS6126699B2 (en)
JP2570438B2 (en) Interrupt controller
JPH01304563A (en) Single chip microcomputer
JPH0232435A (en) Address control device
JPS6348688A (en) Memory device
JPS63115252A (en) Microcomputer constituting method
JPS6230658B2 (en)
JPS6148195A (en) One chip microcomputer
JPH07306807A (en) Computer system device
JPS5999551A (en) Address generating circuit
JPS62279441A (en) Memory system for microcomputer